JP2002367890A - パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体 - Google Patents
パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体Info
- Publication number
- JP2002367890A JP2002367890A JP2001171676A JP2001171676A JP2002367890A JP 2002367890 A JP2002367890 A JP 2002367890A JP 2001171676 A JP2001171676 A JP 2001171676A JP 2001171676 A JP2001171676 A JP 2001171676A JP 2002367890 A JP2002367890 A JP 2002367890A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- reticle
- exposure
- substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 基板上に露光される露光パターンを作成する
ことにより、設計精度の向上、設計期間の短縮、設計ミ
スの低減が可能となったパターンレイアウト方法を提供
する。 【解決手段】 各レチクルパターン15毎に遮光帯パター
ン16と重ならない部分を抜き出して、露光機によって基
板上に露光される露光パターン23を作る。遮光帯パター
ン16がレチクルパターン15に重なるような不具合がある
と、この露光パターン23から直ちにこの不具合を検出で
きる。設計精度の向上、設計期間の短縮、設計ミスの低
減が可能となる。
ことにより、設計精度の向上、設計期間の短縮、設計ミ
スの低減が可能となったパターンレイアウト方法を提供
する。 【解決手段】 各レチクルパターン15毎に遮光帯パター
ン16と重ならない部分を抜き出して、露光機によって基
板上に露光される露光パターン23を作る。遮光帯パター
ン16がレチクルパターン15に重なるような不具合がある
と、この露光パターン23から直ちにこの不具合を検出で
きる。設計精度の向上、設計期間の短縮、設計ミスの低
減が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、パターンレイアウ
トを作成する際に用いられるパターンレイアウト方法、
その装置およびパターンレイアウトプログラムを記録し
た媒体に関する。
トを作成する際に用いられるパターンレイアウト方法、
その装置およびパターンレイアウトプログラムを記録し
た媒体に関する。
【０００２】
【従来の技術】近年、液晶を用いた表示装置として、テ
レビジョン表示やグラフィックディスプレイなどを指向
した大型で高密度の液晶表示装置が開発されている。こ
のような液晶表示装置の製造に際しては、ガラス基板上
にアレイパターンをステッパ露光装置などによって形成
している。
レビジョン表示やグラフィックディスプレイなどを指向
した大型で高密度の液晶表示装置が開発されている。こ
のような液晶表示装置の製造に際しては、ガラス基板上
にアレイパターンをステッパ露光装置などによって形成
している。
【０００３】ところで、最近の液晶表示装置は前述のよ
うに大型化しており、ガラス基板に露光されるアレイパ
ターンなどのデバイスサイズが、露光装置の露光マスク
サイズより大きくなっている。このため、デバイスを適
当な大きさに分割し、露光マスク上に収まるように配置
しなければならない。
うに大型化しており、ガラス基板に露光されるアレイパ
ターンなどのデバイスサイズが、露光装置の露光マスク
サイズより大きくなっている。このため、デバイスを適
当な大きさに分割し、露光マスク上に収まるように配置
しなければならない。
【０００４】また、液晶表示装置は主に携帯用コンピュ
ータの表示装置として開発されている。携帯用コンピュ
ータは形状や大きさが多様であり、要求される液晶表示
装置にも多様な形状や大きさが必要となる。このため、
液晶表示装置では部品としての規格化が進んでおらず、
対応するコンピュータ毎に分割されたデバイスによる新
しい配置が必要となる。
ータの表示装置として開発されている。携帯用コンピュ
ータは形状や大きさが多様であり、要求される液晶表示
装置にも多様な形状や大きさが必要となる。このため、
液晶表示装置では部品としての規格化が進んでおらず、
対応するコンピュータ毎に分割されたデバイスによる新
しい配置が必要となる。
【０００５】図５に示すように、パターン設計に際して
は、まず、必要な仕様として、モジュール外形、液晶セ
ルとして構成されるセルサイズ、液晶セルの画面サイ
ズ、画面周辺の額縁状部分のサイズ、ＯＬＢ実装サイ
ズ、Ｘ方向およびＹ方向に配置されるＩＣの出力数とそ
のサイズなどの製品仕様や、製造ラインとそのラインに
固有の制約条件などを決定する（ステップ１）。
は、まず、必要な仕様として、モジュール外形、液晶セ
ルとして構成されるセルサイズ、液晶セルの画面サイ
ズ、画面周辺の額縁状部分のサイズ、ＯＬＢ実装サイ
ズ、Ｘ方向およびＹ方向に配置されるＩＣの出力数とそ
のサイズなどの製品仕様や、製造ラインとそのラインに
固有の制約条件などを決定する（ステップ１）。
【０００６】次に、基板上に形成しようとする概略のア
レイ基板全体パターンを紙面上などで想定する（ステッ
プ２）。そして、この概略のアレイ基板全体パターン
は、たとえば図６に示すように、表示領域11やＩＣ12の
配置位置、表示領域11とＩＣ12との間の斜め配線領域13
などを設定したもので、詳細なパターンについては作成
されていない。すなわち、仮想の全体図を作成したもの
である。
レイ基板全体パターンを紙面上などで想定する（ステッ
プ２）。そして、この概略のアレイ基板全体パターン
は、たとえば図６に示すように、表示領域11やＩＣ12の
配置位置、表示領域11とＩＣ12との間の斜め配線領域13
などを設定したもので、詳細なパターンについては作成
されていない。すなわち、仮想の全体図を作成したもの
である。
【０００７】さらに、概略のアレイ基板全体パターンと
マスクサイズなどの露光装置の性能とを基に、レチクル
の分割ラインを決定する（ステップ３）。たとえば、図
７に示すように、分割ライン14は斜め配線領域13を避
け、同じレチクルで繰返しショットができるように考慮
する。すなわち、仮想の全体図に仮想の分割ライン14を
想定している。
マスクサイズなどの露光装置の性能とを基に、レチクル
の分割ラインを決定する（ステップ３）。たとえば、図
７に示すように、分割ライン14は斜め配線領域13を避
け、同じレチクルで繰返しショットができるように考慮
する。すなわち、仮想の全体図に仮想の分割ライン14を
想定している。
【０００８】次に、設定された分割ライン14を基に各レ
チクルパターンを、それぞれをＣＡＤ上に詳細に作成し
ていく（ステップ４）。たとえば図８に示すように分割
ライン14内のレチクルパターン15をＣＡＤ上に作成す
る。すなわち、仮想の分割ライン14から実際のレチクル
パターン15を作成する。さらに、不要な領域を露光しな
いように、図９に示すようにレチクルパターン以外の領
域を遮光帯パターン16で覆う（ステップ５）。なお、実
際に露光機によってガラス基板上に露光されるパターン
の形状は、レチクルパターン15と遮光帯パターン16と露
光機のシャッタ位置とによって決まる。
チクルパターンを、それぞれをＣＡＤ上に詳細に作成し
ていく（ステップ４）。たとえば図８に示すように分割
ライン14内のレチクルパターン15をＣＡＤ上に作成す
る。すなわち、仮想の分割ライン14から実際のレチクル
パターン15を作成する。さらに、不要な領域を露光しな
いように、図９に示すようにレチクルパターン以外の領
域を遮光帯パターン16で覆う（ステップ５）。なお、実
際に露光機によってガラス基板上に露光されるパターン
の形状は、レチクルパターン15と遮光帯パターン16と露
光機のシャッタ位置とによって決まる。
【０００９】さらに、完成した各レチクルパターンをシ
ョット順に並べ、実際のパターンによって、たとえば図
１０に示すように、詳細なアレイ基板全体パターンをＣ
ＡＤ上に構成する（ステップ６）。このようにして作成
した詳細なアレイ基板全体パターンを用いて、各レチク
ルパターンおよび各レチクル間の関係を認識し、所定通
り各レチクルパターンが構成されているかを判断する
（ステップ７）。すなわち、レチクルパターン15を並べ
て全体図を作成しチェックする。その結果、パターンミ
スなどの問題がある場合は、該当部分を修正する。たと
えばレチクルパターン15を修正したり（ステップ８）、
分割ライン14を再設定したり（ステップ９）、概略のア
レイ基板全体パターンを変更したり（ステップ10）す
る。
ョット順に並べ、実際のパターンによって、たとえば図
１０に示すように、詳細なアレイ基板全体パターンをＣ
ＡＤ上に構成する（ステップ６）。このようにして作成
した詳細なアレイ基板全体パターンを用いて、各レチク
ルパターンおよび各レチクル間の関係を認識し、所定通
り各レチクルパターンが構成されているかを判断する
（ステップ７）。すなわち、レチクルパターン15を並べ
て全体図を作成しチェックする。その結果、パターンミ
スなどの問題がある場合は、該当部分を修正する。たと
えばレチクルパターン15を修正したり（ステップ８）、
分割ライン14を再設定したり（ステップ９）、概略のア
レイ基板全体パターンを変更したり（ステップ10）す
る。
【００１０】このステップ７からステップ８およびステ
ップ５のループ、ステップ９およびステップ４のルー
プ、または、ステップ10およびステップ３のループを繰
返し、最終チェックで問題がなければ作成した各レチク
ルパターンをハードディスク上に保存する（ステップ1
1）。
ップ５のループ、ステップ９およびステップ４のルー
プ、または、ステップ10およびステップ３のループを繰
返し、最終チェックで問題がなければ作成した各レチク
ルパターンをハードディスク上に保存する（ステップ1
1）。
【００１１】
【発明が解決しようとする課題】このような液晶表示装
置のアレイ設計は、すべての設計工程が手作業であるう
えに、想定された概略アレイ基板全体パターンと、それ
に対して設定されたレチクル分割ラインとから詳細なレ
チクルパターンを、実際の露光位置を考慮しながら作成
しなければならず、多大な作業時間を必要とする。
置のアレイ設計は、すべての設計工程が手作業であるう
えに、想定された概略アレイ基板全体パターンと、それ
に対して設定されたレチクル分割ラインとから詳細なレ
チクルパターンを、実際の露光位置を考慮しながら作成
しなければならず、多大な作業時間を必要とする。
【００１２】また、図１０に示すように、レチクルパタ
ーンを並べてアレイ基板全体パターンを作成し、所定通
り各レチクルパターンが作成されているかを確認してい
る。しかし、実際にガラス基板上に露光されるパターン
形状は、レチクルパターン15、遮光帯パターン16とシャ
ッタ位置とによって決まる。このため、設計ミスなどに
よって、遮光帯パターン16がレチクルパターン15に対し
て重なった図１１に示すような不具合状態であっても、
図１２に示すように、レチクルパターン15だけを並べた
アレイ基板全体パターンによっては、図１１に示すよう
な遮光帯パターン16の不具合を発見することができな
い。
ーンを並べてアレイ基板全体パターンを作成し、所定通
り各レチクルパターンが作成されているかを確認してい
る。しかし、実際にガラス基板上に露光されるパターン
形状は、レチクルパターン15、遮光帯パターン16とシャ
ッタ位置とによって決まる。このため、設計ミスなどに
よって、遮光帯パターン16がレチクルパターン15に対し
て重なった図１１に示すような不具合状態であっても、
図１２に示すように、レチクルパターン15だけを並べた
アレイ基板全体パターンによっては、図１１に示すよう
な遮光帯パターン16の不具合を発見することができな
い。
【００１３】このように設計ミスがあっても、これらす
べてを発見できず、隣接レチクル間、遮光帯間での確認
作業に膨大な時間がかかるとともに設計ミスの要因とな
る問題を有している。
べてを発見できず、隣接レチクル間、遮光帯間での確認
作業に膨大な時間がかかるとともに設計ミスの要因とな
る問題を有している。
【００１４】本発明は、上記問題点に鑑みなされたもの
で、設計精度の向上、設計期間の短縮、設計ミスの低減
が可能となったパターンレイアウト方法、その装置およ
びパターンレイアウトプログラムを記録した媒体を提供
することを目的とする。
で、設計精度の向上、設計期間の短縮、設計ミスの低減
が可能となったパターンレイアウト方法、その装置およ
びパターンレイアウトプログラムを記録した媒体を提供
することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、基板上に形成
しようとする全体パターンを複数に分割して各分割領域
毎のレチクルパターンおよびこのレチクルパターン以外
の領域を覆う遮光帯パターンをデータとしてＣＡＤ上に
形成し、前記各レチクルパターンを順次呼び出し、この
呼び出した各レチクルパターン毎に遮光帯と重ならない
部分を抜き出して露光パターンを作成し、前記各レチク
ルパターンを前記基板上のどの位置にショットするかを
示す前記露光用データにより露光パターンを基板上の該
当位置に配置して基板パターンとするもので、各レチク
ルパターン毎に遮光帯パターンと重ならない部分を抜き
出して、露光機によって基板上に露光される露光パター
ンを作るので、遮光帯パターンがレチクルパターンに重
なるような不具合があると、この露光パターンから直ち
にこの不具合を検出できる。
しようとする全体パターンを複数に分割して各分割領域
毎のレチクルパターンおよびこのレチクルパターン以外
の領域を覆う遮光帯パターンをデータとしてＣＡＤ上に
形成し、前記各レチクルパターンを順次呼び出し、この
呼び出した各レチクルパターン毎に遮光帯と重ならない
部分を抜き出して露光パターンを作成し、前記各レチク
ルパターンを前記基板上のどの位置にショットするかを
示す前記露光用データにより露光パターンを基板上の該
当位置に配置して基板パターンとするもので、各レチク
ルパターン毎に遮光帯パターンと重ならない部分を抜き
出して、露光機によって基板上に露光される露光パター
ンを作るので、遮光帯パターンがレチクルパターンに重
なるような不具合があると、この露光パターンから直ち
にこの不具合を検出できる。
【００１６】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。
面を参照して説明する。
【００１７】図１に示すように、21は露光用データファ
イルで、この露光用データファイル21には各レチクルパ
ターンを露光機によって基板上の所定位置に露光させる
ための露光用データが記載されている。この露光用デー
タとは、格子状に分割された各レチクルのどの部分を基
板上のどの位置にショットするかを表す位置データや、
露光用シャッタ位置のデータである。また、各レチクル
パターン15および遮光帯パターン16は、コンピュータ上
の記憶領域に保存されている。
イルで、この露光用データファイル21には各レチクルパ
ターンを露光機によって基板上の所定位置に露光させる
ための露光用データが記載されている。この露光用デー
タとは、格子状に分割された各レチクルのどの部分を基
板上のどの位置にショットするかを表す位置データや、
露光用シャッタ位置のデータである。また、各レチクル
パターン15および遮光帯パターン16は、コンピュータ上
の記憶領域に保存されている。
【００１８】パターンレイアウトをするに際しては、ま
ず、露光用データファイル21から露光用データを読み込
む（ステップ21）。また、コンピュータの記憶領域から
レチクルパターン15を読み込む（ステップ22）。
ず、露光用データファイル21から露光用データを読み込
む（ステップ21）。また、コンピュータの記憶領域から
レチクルパターン15を読み込む（ステップ22）。
【００１９】次に、これら露光用データとレチクルパタ
ーン15とから、全ショット分の露光パターン23を作成す
る（ステップ23）。このステップ23の処理を図２を参照
して説明する。
ーン15とから、全ショット分の露光パターン23を作成す
る（ステップ23）。このステップ23の処理を図２を参照
して説明する。
【００２０】図２に示すように、まず、基板上に露光す
るショット数ｎをｎ＝１に設定する（ステップ31）。そ
して、露光用データから１番目のショットにおけるレチ
クル上の露光機シャッタ位置を読み込む（ステップ3
2）。次に、この１番目ショットのシャッタ領域内にあ
るレチクルパターン15で、遮光帯パターン16と重ならな
い部分を１番目ショットのｎショットの露光パターンと
して、デザインルールチェック機能を利用して抜き出す
（ステップ33）。すなわち、レチクルパターン15および
遮光帯パターン16と露光用データであるシャッタ位置と
から、デザインルールチェック機能による画像処理によ
りｎショット露光パターンを作成する。
るショット数ｎをｎ＝１に設定する（ステップ31）。そ
して、露光用データから１番目のショットにおけるレチ
クル上の露光機シャッタ位置を読み込む（ステップ3
2）。次に、この１番目ショットのシャッタ領域内にあ
るレチクルパターン15で、遮光帯パターン16と重ならな
い部分を１番目ショットのｎショットの露光パターンと
して、デザインルールチェック機能を利用して抜き出す
（ステップ33）。すなわち、レチクルパターン15および
遮光帯パターン16と露光用データであるシャッタ位置と
から、デザインルールチェック機能による画像処理によ
りｎショット露光パターンを作成する。
【００２１】このステップ32およびステップ33の処理を
全ショットについてしたかを確認し（ステップ34）、全
てではない場合はｎ＝ｎ＋１の処理をし（ステップ3
5）、ステップ32およびステップ33の処理を繰り返す。
この結果、すべてのｎショットの露光パターンを作成し
たなら、全ショット分の露光パターン23をコンピュータ
の記憶領域に保存する（ステップ36）。
全ショットについてしたかを確認し（ステップ34）、全
てではない場合はｎ＝ｎ＋１の処理をし（ステップ3
5）、ステップ32およびステップ33の処理を繰り返す。
この結果、すべてのｎショットの露光パターンを作成し
たなら、全ショット分の露光パターン23をコンピュータ
の記憶領域に保存する（ステップ36）。
【００２２】図１に戻って、全ショット露光パターン23
から、露光用データを用いて、ガラス基板上に露光され
る基板パターン24を作成する（ステップ４）。このステ
ップ４の処理を図３を参照して説明する。
から、露光用データを用いて、ガラス基板上に露光され
る基板パターン24を作成する（ステップ４）。このステ
ップ４の処理を図３を参照して説明する。
【００２３】図３に示すように、まず、ｎ＝１として
（ステップ41）、露光用データから、１ショット目のガ
ラス基板上での座標データの露光位置を読み込む（ステ
ップ42）。次に、ガラス基板上の１ショット目が露光さ
れる座標に、全ショット露光パターン23から取り出した
１番目ショットの露光パターンを配置する（ステップ4
3）。
（ステップ41）、露光用データから、１ショット目のガ
ラス基板上での座標データの露光位置を読み込む（ステ
ップ42）。次に、ガラス基板上の１ショット目が露光さ
れる座標に、全ショット露光パターン23から取り出した
１番目ショットの露光パターンを配置する（ステップ4
3）。
【００２４】そして、これらステップ42およびステップ
43の処理を全ショットについてしたかを確認し（ステッ
プ44）、全てではない場合はｎ＝ｎ＋１の処理をし（ス
テップ45）、ステップ42およびステップ43の処理を繰り
返す。この結果、すべてのｎショット露光パターンをガ
ラス基板上の露光位置に配置したならば、これを基板パ
ターン24としてコンピュータの記憶領域22に保存する
（ステップ46）。
43の処理を全ショットについてしたかを確認し（ステッ
プ44）、全てではない場合はｎ＝ｎ＋１の処理をし（ス
テップ45）、ステップ42およびステップ43の処理を繰り
返す。この結果、すべてのｎショット露光パターンをガ
ラス基板上の露光位置に配置したならば、これを基板パ
ターン24としてコンピュータの記憶領域22に保存する
（ステップ46）。
【００２５】ここで、ｎショットの露光パターンは、レ
チクルパターン15および遮光帯パターン16と露光用シャ
ッタ位置とから得られるパターンであり、図１１に示す
ように、遮光帯パターン16がレチクルパターン15に重な
るような作成ミスが生じていると、このような遮光帯パ
ターン16の作成ミスは対応するｎショット露光パターン
に反映される。そして、基板パターン24は、図４で示す
ように、これらｎショット露光パターンを基板上の指定
された露光位置に位置決めして集合させたものであるた
め、上述の作成ミスは基板パターン24上にも反映され
る。このため、容易に設計ミスを発見できる。
チクルパターン15および遮光帯パターン16と露光用シャ
ッタ位置とから得られるパターンであり、図１１に示す
ように、遮光帯パターン16がレチクルパターン15に重な
るような作成ミスが生じていると、このような遮光帯パ
ターン16の作成ミスは対応するｎショット露光パターン
に反映される。そして、基板パターン24は、図４で示す
ように、これらｎショット露光パターンを基板上の指定
された露光位置に位置決めして集合させたものであるた
め、上述の作成ミスは基板パターン24上にも反映され
る。このため、容易に設計ミスを発見できる。
【００２６】この実施の形態によると、隣接レチクル
間、遮光帯間での確認作業が、従来８時間かかっていた
ものを、１／３の２時間３０分に短縮することができ、
しかも設計ミスの低減が達成できた。
間、遮光帯間での確認作業が、従来８時間かかっていた
ものを、１／３の２時間３０分に短縮することができ、
しかも設計ミスの低減が達成できた。
【００２７】
【発明の効果】本発明によれば、基板上に露光される露
光パターンを作成するので遮光帯パターンの作成ミス等
をダイレクトに反映させることができ、設計ミス等を容
易に発見できると共に設計期間が大幅に短縮され、設計
効率の向上が図れる。
光パターンを作成するので遮光帯パターンの作成ミス等
をダイレクトに反映させることができ、設計ミス等を容
易に発見できると共に設計期間が大幅に短縮され、設計
効率の向上が図れる。
【図１】本発明のパターンレイアウト方法の一実施の形
態を示すフローチャートである。
態を示すフローチャートである。
【図２】同上一ステップを説明するフローチャートであ
る。
る。
【図３】同上他のステップを説明するフローチャートで
ある。
ある。
【図４】同上動作を示す基板パターンの概念図である。
【図５】同上液晶表示装置の製造に用いるレチクル上の
パターンを設計する一例を示すフローチャートである。
パターンを設計する一例を示すフローチャートである。
【図６】同上仮想全体パターンを示す概念図である。
【図７】同上全体パターンに仮想の分割ラインを想定し
て示す概念図である。
て示す概念図である。
【図８】同上仮想の分割ラインからレチクルパターンを
作成して示す概念図である。
作成して示す概念図である。
【図９】同上遮光帯パターンを示す概念図である。
【図１０】同上レチクルパターンを並べて全体パターン
を作成して示す概念図である。
を作成して示す概念図である。
【図１１】同上遮光帯パターンの作成ミスを示す概念図
である。
である。
【図１２】同上遮光帯の作成ミスを発見できない全体パ
ターンを示す概念図である。
ターンを示す概念図である。
15 レチクルパターン 16 遮光帯パターン 21 露光用データファイル 23 露光パターン 24 基板パターン
Claims (3)
- 【請求項１】 基板上に形成しようとする全体パターン
を複数に分割して各分割領域毎のレチクルパターンおよ
びこのレチクルパターン以外の領域を覆う遮光帯パター
ンをデータとしてＣＡＤ上に形成し、 前記各レチクルパターンを順次呼び出し、この呼び出し
た各レチクルパターン毎に遮光帯と重ならない部分を抜
き出して露光パターンを作成し、 前記各レチクルパターンを前記基板上のどの位置にショ
ットするかを示す前記露光用データにより露光パターン
を基板上の該当位置に配置して基板パターンとすること
を特徴とするパターンレイアウト方法。 - 【請求項２】 基板上に形成しようとする全体パターン
を複数に分割して各分割領域毎の各レチクルパターンお
よびこのレチクルパターン以外の領域を覆う遮光帯パタ
ーンをデータとして形成するＣＡＤと、 前記各レチクルパターンを前記基板上のどの位置にショ
ットするかが記載された露光用データファイルと、 前記各レチクルパターンを順次呼び出し、この呼び出し
た各レチクルパターン毎に遮光帯と重ならない部分を抜
き出して露光パターンを作成する露光パターン作成手段
と、 前記露光パターンを前記露光用データにより基板上の該
当位置に配置して基板パターンを作成する基板パターン
作成手段とを具備したことを特徴とするパターンレイア
ウト装置。 - 【請求項３】 基板上に形成しようとする全体パターン
を複数に分割した各分割領域毎の各レチクルパターンお
よびこのレチクルパターン以外の領域を覆う遮光帯パタ
ーンをデータとして形成したＣＡＤから前記各レチクル
パターンを順次呼び出すステップと、 この呼び出した各レチクルパターン毎に遮光帯と重なら
ない部分を抜き出して露光パターンを作成するステップ
と、 前記露光パターンを、前記各レチクルパターンが前記基
板上のどの位置にショットされるかが記載された露光用
データにより、基板上の該当位置に配置して基板パター
ンを作成するステップとを具備したコンピュータ読取可
能なパターンレイアウトプログラムを記録した媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171676A JP2002367890A (ja) | 2001-06-06 | 2001-06-06 | パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171676A JP2002367890A (ja) | 2001-06-06 | 2001-06-06 | パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002367890A true JP2002367890A (ja) | 2002-12-20 |
Family
ID=19013404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001171676A Pending JP2002367890A (ja) | 2001-06-06 | 2001-06-06 | パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002367890A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7073163B2 (en) | 2003-02-10 | 2006-07-04 | Toshiba Matsushita Display Technology Co., Ltd. | Method of simulating patterns, computer program therefor, medium storing the computer program and pattern-simulating apparatus |
| JP2007103711A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Matsushita Display Technology Co Ltd | パターンシミュレーション方法、そのプログラム、そのプログラムを記憶した媒体、およびその装置 |
-
2001
- 2001-06-06 JP JP2001171676A patent/JP2002367890A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7073163B2 (en) | 2003-02-10 | 2006-07-04 | Toshiba Matsushita Display Technology Co., Ltd. | Method of simulating patterns, computer program therefor, medium storing the computer program and pattern-simulating apparatus |
| CN1316316C (zh) * | 2003-02-10 | 2007-05-16 | 东芝松下显示技术有限公司 | 图案模拟方法 |
| JP2007103711A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Matsushita Display Technology Co Ltd | パターンシミュレーション方法、そのプログラム、そのプログラムを記憶した媒体、およびその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1932058B1 (en) | Model-based sraf insertion | |
| US20050229131A1 (en) | Intermediate layout for resolution enhancement in semiconductor fabrication | |
| JP4047725B2 (ja) | レチクル／マスク書き込みのためのデータ管理方法 | |
| US20070031738A1 (en) | Method and system for printing lithographic images with multiple exposures | |
| US6907596B2 (en) | Mask data generating apparatus, a computer implemented method for generating mask data and a computer program for controlling the mask data generating apparatus | |
| US20120167020A1 (en) | Pre-OPC Layout Editing For Improved Image Fidelity | |
| US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
| CN106707681A (zh) | 一种增强opc处理精度的方法 | |
| JPH021107A (ja) | マスク又はレチクル用パターン自動検証装置 | |
| US7073163B2 (en) | Method of simulating patterns, computer program therefor, medium storing the computer program and pattern-simulating apparatus | |
| US20090077519A1 (en) | Displacement Aware Optical Proximity Correction For Microcircuit Layout Designs | |
| WO2007048442A1 (en) | Method for forming a semiconductor device using optical proximity correction for the optical lithography | |
| JP2002367890A (ja) | パターンレイアウト方法、その装置およびパターンレイアウトプログラムを記憶した媒体 | |
| US20120295186A1 (en) | Double patterning mask set and method of forming thereof | |
| JP2006189674A (ja) | プロセスパターンの配置方法及びプロセスパターンデータ作成装置 | |
| JP2007103711A (ja) | パターンシミュレーション方法、そのプログラム、そのプログラムを記憶した媒体、およびその装置 | |
| US20090293038A1 (en) | Method and correction apparatus for correcting process proximity effect and computer program product | |
| CN112949242B (zh) | 遮光带版图绘制方法、光罩版图绘制方法及光罩版图 | |
| JP2004265386A (ja) | パターンシミュレーション方法、そのプログラム、そのプログラムを記憶した媒体、およびその装置 | |
| JP5020003B2 (ja) | レチクル検証システム及びプログラム | |
| JP2006317529A (ja) | パターンレイアウト方法、その装置およびそのプログラム | |
| JP5459647B2 (ja) | パターンシミュレーション方法、その装置、および、そのプログラム | |
| US20210248301A1 (en) | Puzzle-based pattern analysis and classification | |
| JP2008216646A (ja) | パターンシミュレーション方法、その装置、そのプログラムおよびこれを記録した媒体 | |
| JP2005300999A (ja) | パターンシミュレーション方法、そのプログラム、そのプログラムを記録した媒体、およびその装置 |