JPH10214770A - 分割露光におけるパターン転写の際の繋ぎ部の検証方法及び同装置 - Google Patents
分割露光におけるパターン転写の際の繋ぎ部の検証方法及び同装置Info
- Publication number
- JPH10214770A JPH10214770A JP1620197A JP1620197A JPH10214770A JP H10214770 A JPH10214770 A JP H10214770A JP 1620197 A JP1620197 A JP 1620197A JP 1620197 A JP1620197 A JP 1620197A JP H10214770 A JPH10214770 A JP H10214770A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- exposure
- pattern
- data
- joint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 比較的容易に、実転写を要することなく、分
割露光におけるパターン転写の際の繋ぎ部の検証方法を
開発して、分割露光でチップ等を形成する場合もその開
発期間を短縮でき、製造スケジュールの遅延を防止で
き、かつ、製造ラインの停止は不要で、適性な製造ライ
ンの運用を可能とする、分割露光におけるパターン転写
の際の繋ぎ部の検証方法及びその装置を提供する。 【解決手段】 繋ぎ部付近を領域的に抜き出すデータ抽
出部Ｉと、抽出した領域を繋ぐデータ構築部ＩＩと、露
光装置でのパターン形成を再現するため図形的演算を行
う図形演算部ＩＩＩとを備える検証手段（検証装置）４
を用いて、分割露光におけるパターン転写の際の繋ぎ部
を検証する。
割露光におけるパターン転写の際の繋ぎ部の検証方法を
開発して、分割露光でチップ等を形成する場合もその開
発期間を短縮でき、製造スケジュールの遅延を防止で
き、かつ、製造ラインの停止は不要で、適性な製造ライ
ンの運用を可能とする、分割露光におけるパターン転写
の際の繋ぎ部の検証方法及びその装置を提供する。 【解決手段】 繋ぎ部付近を領域的に抜き出すデータ抽
出部Ｉと、抽出した領域を繋ぐデータ構築部ＩＩと、露
光装置でのパターン形成を再現するため図形的演算を行
う図形演算部ＩＩＩとを備える検証手段（検証装置）４
を用いて、分割露光におけるパターン転写の際の繋ぎ部
を検証する。
Description
【０００１】
【発明の属する技術分野】本発明は、分割露光における
パターン転写の際の繋ぎ部の検証方法及び同装置に関す
る。本発明はたとえば、１枚または複数枚のマスクを用
いて、複数に分割された被露光パターンを露光装置を用
いて転写して繋ぎ合わせて、パターン形成を行う場合の
繋ぎ目における検証方法及び検証装置として、利用する
ことができ、特に、半導体装置製造の際の分割露光にお
けるパターン転写の際の繋ぎ部を検証する場合に、好適
に利用することができるものである。
パターン転写の際の繋ぎ部の検証方法及び同装置に関す
る。本発明はたとえば、１枚または複数枚のマスクを用
いて、複数に分割された被露光パターンを露光装置を用
いて転写して繋ぎ合わせて、パターン形成を行う場合の
繋ぎ目における検証方法及び検証装置として、利用する
ことができ、特に、半導体装置製造の際の分割露光にお
けるパターン転写の際の繋ぎ部を検証する場合に、好適
に利用することができるものである。
【０００２】
【従来の技術】半導体デバイス等の作成のため、マスク
に必要なパターンを形成して、これを半導体ウェハー等
に転写して、パターンを形成することが行われている。
一般に、拡大パターンイメージ（たとえば必要なパター
ンを５倍に拡大したパターンイメージ）をもつマスクを
作成し、半導体露光装置としてステッパー（逐次露光装
置。縮小投影たとえば１／５の縮小投影露光が可能なよ
うに構成されている）を用いて、パターンをウェハーへ
転写している。
に必要なパターンを形成して、これを半導体ウェハー等
に転写して、パターンを形成することが行われている。
一般に、拡大パターンイメージ（たとえば必要なパター
ンを５倍に拡大したパターンイメージ）をもつマスクを
作成し、半導体露光装置としてステッパー（逐次露光装
置。縮小投影たとえば１／５の縮小投影露光が可能なよ
うに構成されている）を用いて、パターンをウェハーへ
転写している。
【０００３】この場合に、複数回の露光を行って、パタ
ーン転写を完成させる場合がある。たとえば、露光装置
（ステッパー）の領域的制限のために、転写すべきパタ
ーンを複数に分割し、それぞれを露光機によりパターン
転写する場合がある。一般に、露光装置（ステッパー）
には領域的制限があり、被露光サイズがこれを越えてし
まうようなチップサイズの場合、領域に収まるようなサ
イズに分割して各パターンを形成したマスクを作成し、
ウェハーへの転写時に繋ぎ合わせを行っている。このよ
うな被露光チップの分割を行う場合、１枚のマスクに分
割した各パターンを形成してこのマスクを用いて各パタ
ーンの逐次の露光を行うように構成することができる。
また、場合によっては、複数のマスクを用いて、各マス
クに単一の、あるいは複数のパターンを形成して、これ
らパターンを逐次露光して、転写パターンを完成させる
ように構成することができる。
ーン転写を完成させる場合がある。たとえば、露光装置
（ステッパー）の領域的制限のために、転写すべきパタ
ーンを複数に分割し、それぞれを露光機によりパターン
転写する場合がある。一般に、露光装置（ステッパー）
には領域的制限があり、被露光サイズがこれを越えてし
まうようなチップサイズの場合、領域に収まるようなサ
イズに分割して各パターンを形成したマスクを作成し、
ウェハーへの転写時に繋ぎ合わせを行っている。このよ
うな被露光チップの分割を行う場合、１枚のマスクに分
割した各パターンを形成してこのマスクを用いて各パタ
ーンの逐次の露光を行うように構成することができる。
また、場合によっては、複数のマスクを用いて、各マス
クに単一の、あるいは複数のパターンを形成して、これ
らパターンを逐次露光して、転写パターンを完成させる
ように構成することができる。
【０００４】
【発明が解決しようとする課題】チップを分割する場
合、マスクパターン作成の元となるレイアウトデータの
作成が難しくなり、半導体チップ等のチップ開発期間
が、どうしても長くなる傾向があった。
合、マスクパターン作成の元となるレイアウトデータの
作成が難しくなり、半導体チップ等のチップ開発期間
が、どうしても長くなる傾向があった。
【０００５】かつ、このようにマスクパターン作成の元
となるレイアウトデータの作成が難しいので、レイアウ
トデータ作成ミスが発生し、繋ぎ部にズレが生じたり、
重なる部分でパターンが消失するなどのケースがあっ
た。このため、検証を目的としてマスク層毎にウェハー
へ実転写し、繋ぎ部を確認する必要があった。
となるレイアウトデータの作成が難しいので、レイアウ
トデータ作成ミスが発生し、繋ぎ部にズレが生じたり、
重なる部分でパターンが消失するなどのケースがあっ
た。このため、検証を目的としてマスク層毎にウェハー
へ実転写し、繋ぎ部を確認する必要があった。
【０００６】この場合に、上記のようにしてマスク作成
後、露光装置（ステッパー）を用いてマスク層毎にウェ
ハーへ実転写し、レイアウトデータの検証を行うと、下
記のような問題があった。 上記実転写による検証は、製造ラインの露光装置（ス
テッパー）を利用して行うことが多く、したがって検証
を行っているときは、ラインの停止が必要であった。 検証が製造直前であるため、エラーがあった場合やり
直しの影響が大きく、製造スケジュールが遅れることが
多い。この点でも、期間が長くなるという問題が生じて
いた。 マスク層分のウェハーを作成していたため、コストが
かかる。
後、露光装置（ステッパー）を用いてマスク層毎にウェ
ハーへ実転写し、レイアウトデータの検証を行うと、下
記のような問題があった。 上記実転写による検証は、製造ラインの露光装置（ス
テッパー）を利用して行うことが多く、したがって検証
を行っているときは、ラインの停止が必要であった。 検証が製造直前であるため、エラーがあった場合やり
直しの影響が大きく、製造スケジュールが遅れることが
多い。この点でも、期間が長くなるという問題が生じて
いた。 マスク層分のウェハーを作成していたため、コストが
かかる。
【０００７】本発明は、上記問題点に鑑みてなされたも
ので、比較的容易に、しかも実転写を要することなく、
分割露光におけるパターン転写の際の繋ぎ部の検証方法
を開発することによって、分割露光でチップ等を形成す
る場合もその開発期間を短縮でき、製造スケジュールの
遅延を防止でき、かつ、製造ラインの停止は不要で、適
性な製造ラインの運用を可能とする、分割露光によるパ
ターン転写の際の繋ぎ部の検証方法及びその装置を提供
することを目的としている。
ので、比較的容易に、しかも実転写を要することなく、
分割露光におけるパターン転写の際の繋ぎ部の検証方法
を開発することによって、分割露光でチップ等を形成す
る場合もその開発期間を短縮でき、製造スケジュールの
遅延を防止でき、かつ、製造ラインの停止は不要で、適
性な製造ラインの運用を可能とする、分割露光によるパ
ターン転写の際の繋ぎ部の検証方法及びその装置を提供
することを目的としている。
【０００８】
【課題を解決するための手段】本発明に係る分割露光に
おけるパターン転写の際の繋ぎ部の検証方法は、露光装
置により複数回の露光を行うとともに、露光装置による
転写時に繋ぎ合わせを行って各露光における転写パター
ンを繋ぎ合わせたパターン転写を行う場合の繋ぎ部の検
証方法であって、データ構築部により繋ぎ部付近の領域
を繋ぎ、図形的演算を行う図形演算部により露光装置で
のパターン形成を再現する検証工程により、各露光にお
ける転写パターンの元となるデータに対してデータ処理
を行うことによって転写のシミュレーションを行う構成
としたことを特徴とするものである。
おけるパターン転写の際の繋ぎ部の検証方法は、露光装
置により複数回の露光を行うとともに、露光装置による
転写時に繋ぎ合わせを行って各露光における転写パター
ンを繋ぎ合わせたパターン転写を行う場合の繋ぎ部の検
証方法であって、データ構築部により繋ぎ部付近の領域
を繋ぎ、図形的演算を行う図形演算部により露光装置で
のパターン形成を再現する検証工程により、各露光にお
ける転写パターンの元となるデータに対してデータ処理
を行うことによって転写のシミュレーションを行う構成
としたことを特徴とするものである。
【０００９】本発明に係る分割露光におけるパターン転
写の際の繋ぎ部の検証装置は、露光装置により複数回の
露光を行うとともに、露光装置による転写時に繋ぎ合わ
せを行って各露光における転写パターンを繋ぎ合わせた
パターン転写を行う場合の繋ぎ部の検証装置であって、
繋ぎ部付近の領域を繋ぐデータ構築部と、露光装置での
パターン形成を再現するため図形的演算を行う図形演算
部とを備え、各露光における転写パターンの元となるデ
ータに対してデータ処理を行うことによって転写のシミ
ュレーションを行う構成としたことを特徴とするもので
ある。
写の際の繋ぎ部の検証装置は、露光装置により複数回の
露光を行うとともに、露光装置による転写時に繋ぎ合わ
せを行って各露光における転写パターンを繋ぎ合わせた
パターン転写を行う場合の繋ぎ部の検証装置であって、
繋ぎ部付近の領域を繋ぐデータ構築部と、露光装置での
パターン形成を再現するため図形的演算を行う図形演算
部とを備え、各露光における転写パターンの元となるデ
ータに対してデータ処理を行うことによって転写のシミ
ュレーションを行う構成としたことを特徴とするもので
ある。
【００１０】本発明は、たとえば半導体装置製造のため
の分割露光に適用して、たとえば、各マスクパターン作
成の元となるレイアウトデータに対しデータ処理を行う
ことで、転写のシュミレーションを可能としたものであ
る。本発明は、１枚のマスクに被露光パターンを分割し
て形成して、各パターンを分割露光する場合に用いるこ
とができ、あるいは、複数のマスクを用いて、各マスク
に単一の、あるいは複数のパターンを形成して、これら
パターンを分割露光する場合に用いることができる。
の分割露光に適用して、たとえば、各マスクパターン作
成の元となるレイアウトデータに対しデータ処理を行う
ことで、転写のシュミレーションを可能としたものであ
る。本発明は、１枚のマスクに被露光パターンを分割し
て形成して、各パターンを分割露光する場合に用いるこ
とができ、あるいは、複数のマスクを用いて、各マスク
に単一の、あるいは複数のパターンを形成して、これら
パターンを分割露光する場合に用いることができる。
【００１１】本発明によれば、比較的容易な手法で、実
転写を要することなく、シミュレーションにより、分割
露光におけるパターン転写の際の繋ぎ部の検証を行うこ
とができる。本発明によれば、実転写が不要であり、か
つシミュレーションが比較的容易に実施できるので、分
割露光でチップ等を形成する場合もその開発期間を短縮
でき、製造スケジュールの遅延を防止できる。また、ウ
ェハー等への実転写が不要であるので、製造ラインの停
止は不要で、適正な製造ラインの運用が可能となる。
転写を要することなく、シミュレーションにより、分割
露光におけるパターン転写の際の繋ぎ部の検証を行うこ
とができる。本発明によれば、実転写が不要であり、か
つシミュレーションが比較的容易に実施できるので、分
割露光でチップ等を形成する場合もその開発期間を短縮
でき、製造スケジュールの遅延を防止できる。また、ウ
ェハー等への実転写が不要であるので、製造ラインの停
止は不要で、適正な製造ラインの運用が可能となる。
【００１２】
【発明の実施の形態】以下本発明の好ましい実施の形態
の具体例について図面を参照して説明する。但し当然の
ことではあるが、本発明は図示実施の形態例に限定され
るものではない。
の具体例について図面を参照して説明する。但し当然の
ことではあるが、本発明は図示実施の形態例に限定され
るものではない。
【００１３】実施の形態例１ この実施の形態例は、本発明を、半導体デバイス製造の
際のパターン転写を、分割露光で行う場合の、パターン
転写の際の繋ぎ部の検証に具体化したものである。な
お、本実施の形態例は、１枚のマスクに転写すべきパタ
ーンを複数に分割して形成し、この１枚のマスクを用い
て複数回の露光を行う場合の例であるが、複数のマスク
を用いて、複数回の露光を行う場合にも同様に実施で
き、マスク枚数にかかわらず、複数回の露光でパターン
転写が完成されて、チップが形成される場合にはいずれ
にも適用できる例である。
際のパターン転写を、分割露光で行う場合の、パターン
転写の際の繋ぎ部の検証に具体化したものである。な
お、本実施の形態例は、１枚のマスクに転写すべきパタ
ーンを複数に分割して形成し、この１枚のマスクを用い
て複数回の露光を行う場合の例であるが、複数のマスク
を用いて、複数回の露光を行う場合にも同様に実施で
き、マスク枚数にかかわらず、複数回の露光でパターン
転写が完成されて、チップが形成される場合にはいずれ
にも適用できる例である。
【００１４】図１は、本実施の形態例に係るパターン転
写の際の繋ぎ部の検証の構成を、フローチャートで示し
たものである。
写の際の繋ぎ部の検証の構成を、フローチャートで示し
たものである。
【００１５】いま、図２のように、マスクのイメージ同
様に分割チップを配置したレイアウトデータから、図３
のようなチップを製造する場合を例に説明する。図２
中、符号１で第１のレイアウトデータを示し、符号２で
第２のレイアウトデータを示し、符号３で第３のレイア
ウトデータを示す。図３中、符号１０で、第１のレイア
ウトデータ１によりパターン形成されたチップ部分を示
し、符号２０で、第２のレイアウトデータ２によりパタ
ーン形成されたチップ部分を示し、符号３０で、第３の
レイアウトデータ３によりパターン形成されたチップ部
分を示す。ここではこの３つのレイアウトデータ１〜３
によって、１列に並んだパターンのチップ部分１０，２
０，３０が形成されることを例にとったが、実際には、
さらに複雑なパターン転写を行う場合に適用できるもの
である。
様に分割チップを配置したレイアウトデータから、図３
のようなチップを製造する場合を例に説明する。図２
中、符号１で第１のレイアウトデータを示し、符号２で
第２のレイアウトデータを示し、符号３で第３のレイア
ウトデータを示す。図３中、符号１０で、第１のレイア
ウトデータ１によりパターン形成されたチップ部分を示
し、符号２０で、第２のレイアウトデータ２によりパタ
ーン形成されたチップ部分を示し、符号３０で、第３の
レイアウトデータ３によりパターン形成されたチップ部
分を示す。ここではこの３つのレイアウトデータ１〜３
によって、１列に並んだパターンのチップ部分１０，２
０，３０が形成されることを例にとったが、実際には、
さらに複雑なパターン転写を行う場合に適用できるもの
である。
【００１６】図１を参照する。図１に符号Ｒで示すの
は、レイアウトデータであり、ここでは、図２のような
パターンレイアウトデータ１〜３である。本例における
検証装置４は、繋ぎ部付近を領域的に抜き出すデータ抽
出部Ｉと、抽出した領域を繋ぐデータ構築部ＩＩと、露
光装置でのパターン形成を再現するため図形的演算を行
う図形演算部ＩＩＩとを備えている。
は、レイアウトデータであり、ここでは、図２のような
パターンレイアウトデータ１〜３である。本例における
検証装置４は、繋ぎ部付近を領域的に抜き出すデータ抽
出部Ｉと、抽出した領域を繋ぐデータ構築部ＩＩと、露
光装置でのパターン形成を再現するため図形的演算を行
う図形演算部ＩＩＩとを備えている。
【００１７】データ抽出部Ｉでは、繋ぎ部付近を、図４
で示した点線のような領域で、データ抽出をする。すな
わちデータ抽出部Ｉでは、検証に要する繋ぎ部付近のみ
を抽出して、不要な部分は排除する。この抽出により、
検証に不要な部分を削除することで、最終的な管面での
確認時の見落としがなくなる。抽出した繋ぎ部付近の領
域を、符号１ａ，２ａ，３ａ，３ｂで示す。なお、本実
施の形態例ではこのデータ抽出部Ｉによるデータ抽出を
行ったが、たとえば検証に不要な部分を残しても特に確
認時の見落とし等の問題が無いときなどは、必ずしもこ
のデータ抽出は必要ではない。
で示した点線のような領域で、データ抽出をする。すな
わちデータ抽出部Ｉでは、検証に要する繋ぎ部付近のみ
を抽出して、不要な部分は排除する。この抽出により、
検証に不要な部分を削除することで、最終的な管面での
確認時の見落としがなくなる。抽出した繋ぎ部付近の領
域を、符号１ａ，２ａ，３ａ，３ｂで示す。なお、本実
施の形態例ではこのデータ抽出部Ｉによるデータ抽出を
行ったが、たとえば検証に不要な部分を残しても特に確
認時の見落とし等の問題が無いときなどは、必ずしもこ
のデータ抽出は必要ではない。
【００１８】本例において、データ構築部ＩＩでは、抽
出した領域１ａ，２ａ，３ａ，３ｂを、露光装置と同じ
条件で、図５に示すように繋ぎあわせる。
出した領域１ａ，２ａ，３ａ，３ｂを、露光装置と同じ
条件で、図５に示すように繋ぎあわせる。
【００１９】図形演算部ＩＩＩでは、次のような操作が
行われ、図形的ＡＮＤ処理、または図形的ＯＲ処理がな
される。すなわち、図６に示すように、繋ぎ部に重な
り領域５があり、かつネガレジストによりレチィクル作
成する場合、及び、図６に示すように、繋ぎ部に重な
り領域５があり、かつポジレジストを用いたリバース描
画によりレチィクル作成する場合は、その重なり領域５
において、同一層のパターン同士で図形的ＡＮＤ処理を
行う。上記，以外の場合は、図形的ＯＲ処理を行
う。
行われ、図形的ＡＮＤ処理、または図形的ＯＲ処理がな
される。すなわち、図６に示すように、繋ぎ部に重な
り領域５があり、かつネガレジストによりレチィクル作
成する場合、及び、図６に示すように、繋ぎ部に重な
り領域５があり、かつポジレジストを用いたリバース描
画によりレチィクル作成する場合は、その重なり領域５
において、同一層のパターン同士で図形的ＡＮＤ処理を
行う。上記，以外の場合は、図形的ＯＲ処理を行
う。
【００２０】上記図形演算部ＩＩＩの処理結果を、出力
データＯとし、これを管面や図形６に出力して、所望す
るパターンになっているかを確認する。
データＯとし、これを管面や図形６に出力して、所望す
るパターンになっているかを確認する。
【００２１】本実施の形態例によれば、上述した構成に
より、比較的容易な手法で、実転写を要することなく、
シミュレーションを行える。これにより、分割露光にお
けるパターン転写の際の繋ぎ部の検証が行え、よって、
実転写が不要で、かつシミュレーションが比較的容易に
実施できるので、分割露光でチップ等を形成する場合も
その開発期間を短縮でき、製造スケジュールの遅延を防
止できる。また、ウェハー等への実転写が不要であるの
で、製造ラインの停止は不要で、適性な製造ラインの運
用が可能となる。
より、比較的容易な手法で、実転写を要することなく、
シミュレーションを行える。これにより、分割露光にお
けるパターン転写の際の繋ぎ部の検証が行え、よって、
実転写が不要で、かつシミュレーションが比較的容易に
実施できるので、分割露光でチップ等を形成する場合も
その開発期間を短縮でき、製造スケジュールの遅延を防
止できる。また、ウェハー等への実転写が不要であるの
で、製造ラインの停止は不要で、適性な製造ラインの運
用が可能となる。
【００２２】
【発明の効果】本発明に係る分割露光におけるパターン
転写の際の繋ぎ部の検証方法及び同装置によれば、比較
的容易に、しかも実転写を要することなく、分割露光に
おけるパターン転写の際の繋ぎ部の検証が可能であり、
よって、分割露光でチップ等を形成する場合もその開発
期間を短縮でき、製造スケジュールの遅延を防止でき、
かつ、製造ラインの停止は不要で、適性な製造ラインの
運用を可能にできるという効果を得ることができる。
転写の際の繋ぎ部の検証方法及び同装置によれば、比較
的容易に、しかも実転写を要することなく、分割露光に
おけるパターン転写の際の繋ぎ部の検証が可能であり、
よって、分割露光でチップ等を形成する場合もその開発
期間を短縮でき、製造スケジュールの遅延を防止でき、
かつ、製造ラインの停止は不要で、適性な製造ラインの
運用を可能にできるという効果を得ることができる。
【図１】 本発明の実施の形態例１に係る分割露光にお
けるパターン転写の際の繋ぎ部の検証の構成を示すフロ
ー図である。
けるパターン転写の際の繋ぎ部の検証の構成を示すフロ
ー図である。
【図２】 本発明の実施の形態例１におけるレイアウト
データを示す図である。
データを示す図である。
【図３】 本発明の実施の形態例１において、繋ぎ合わ
せて完成されたチップを示すものである。
せて完成されたチップを示すものである。
【図４】 本発明の実施の形態例１において、繋ぎ部付
近の抽出を説明する図である。
近の抽出を説明する図である。
【図５】 本発明の実施の形態例１において、抽出領域
の繋ぎ合わせを説明する図である。
の繋ぎ合わせを説明する図である。
【図６】 本発明の実施の形態例１において、図形演算
部の作用を説明する図であり、繋ぎ部を拡大して示すも
のである。
部の作用を説明する図であり、繋ぎ部を拡大して示すも
のである。
Ｉ・・・データ抽出部、ＩＩ・・・データ構築部、ＩＩ
Ｉ・・・図形演算部、１・・・第１のレイアウトデー
タ、２・・・第２のレイアウトデータ、３・・・第３の
レイアウトデータ、１０・・・第１のレイアウトデータ
１によりパターン形成されたチップ部分、２０・・・第
２のレイアウトデータ２によりパターン形成されたチッ
プ部分、３０・・・第３のレイアウトデータ３によりパ
ターン形成されたチップ部分、４・・・検証装置、５・
・・重なり領域、６・・・管面，図面（出力データ）。
Ｒ・・・レイアウトデータ、Ｏ・・・出力データ。
Ｉ・・・図形演算部、１・・・第１のレイアウトデー
タ、２・・・第２のレイアウトデータ、３・・・第３の
レイアウトデータ、１０・・・第１のレイアウトデータ
１によりパターン形成されたチップ部分、２０・・・第
２のレイアウトデータ２によりパターン形成されたチッ
プ部分、３０・・・第３のレイアウトデータ３によりパ
ターン形成されたチップ部分、４・・・検証装置、５・
・・重なり領域、６・・・管面，図面（出力データ）。
Ｒ・・・レイアウトデータ、Ｏ・・・出力データ。
Claims (6)
- 【請求項１】露光装置により複数回の露光を行うととも
に、露光装置による転写時に繋ぎ合わせを行って各露光
における転写パターンを繋ぎ合わせたパターン転写を行
う場合の繋ぎ部の検証方法であって、 データ構築部により繋ぎ部付近の領域を繋ぎ、 図形的演算を行う図形演算部により露光装置でのパター
ン形成を再現する検証工程により、 各露光における転写パターンの元となるデータに対して
データ処理を行うことによって転写のシミュレーション
を行う構成としたことを特徴とする分割露光におけるパ
ターン転写の際の繋ぎ部の検証方法。 - 【請求項２】露光装置により複数回の露光を行うととも
に、露光装置による転写時に繋ぎ合わせを行って各露光
における転写パターンを繋ぎ合わせたパターン転写を行
う場合の繋ぎ部の検証方法であって、 繋ぎ部付近を領域的に抜き出すデータ抽出部によりデー
タを抽出し、 抽出した領域を繋ぐデータ構築部により抽出した領域を
繋ぎ、 図形的演算を行う図形演算部により露光装置でのパター
ン形成を再現する検証工程により、 各露光における転写パターンの元となるデータに対して
データ処理を行うことによって転写のシミュレーション
を行う構成としたことを特徴とする請求項１に記載の分
割露光におけるパターン転写の際の繋ぎ部の検証方法。 - 【請求項３】上記パターン転写が、半導体装置製造のた
めのパターン転写であることを特徴とする請求項１に記
載の分割露光におけるパターン転写の際の繋ぎ部の検証
方法。 - 【請求項４】露光装置により複数回の露光を行うととも
に、露光装置による転写時に繋ぎ合わせを行って各露光
における転写パターンを繋ぎ合わせたパターン転写を行
う場合の繋ぎ部の検証装置であって、 繋ぎ部付近の領域を繋ぐデータ構築部と、露光装置での
パターン形成を再現するため図形的演算を行う図形演算
部とを備え、 各露光における転写パターンの元となるデータに対して
データ処理を行うことによって転写のシミュレーション
を行う構成としたことを特徴とする分割露光におけるパ
ターン転写の際の繋ぎ部の検証装置。 - 【請求項５】露光装置により複数回の露光を行うととも
に、露光装置による転写時に繋ぎ合わせを行って各露光
における転写パターンを繋ぎ合わせたパターン転写を行
う場合の繋ぎ部の検証装置であって、 繋ぎ部付近を領域的に抜き出すデータ抽出部と、抽出し
た領域を繋ぐデータ構築部と、露光装置でのパターン形
成を再現するため図形的演算を行う図形演算部とを備
え、 各露光における転写パターンの元となるデータに対して
データ処理を行うことによって転写のシミュレーション
を行う構成としたことを特徴とする請求項４に記載の分
割露光におけるパターン転写の際の繋ぎ部の検証装置。 - 【請求項６】上記パターン転写が、半導体装置製造のた
めのパターン転写であることを特徴とする請求項４に記
載の分割露光によるパターン転写の際の繋ぎ部の検証装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1620197A JPH10214770A (ja) | 1997-01-30 | 1997-01-30 | 分割露光におけるパターン転写の際の繋ぎ部の検証方法及び同装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1620197A JPH10214770A (ja) | 1997-01-30 | 1997-01-30 | 分割露光におけるパターン転写の際の繋ぎ部の検証方法及び同装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10214770A true JPH10214770A (ja) | 1998-08-11 |
Family
ID=11909906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1620197A Pending JPH10214770A (ja) | 1997-01-30 | 1997-01-30 | 分割露光におけるパターン転写の際の繋ぎ部の検証方法及び同装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10214770A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103711A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Matsushita Display Technology Co Ltd | パターンシミュレーション方法、そのプログラム、そのプログラムを記憶した媒体、およびその装置 |
| WO2007113941A1 (ja) * | 2006-04-05 | 2007-10-11 | Sharp Kabushiki Kaisha | 表示パネル用の基板、この基板を備える表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法 |
| JP2009063653A (ja) * | 2007-09-04 | 2009-03-26 | Jedat Inc | レチクル検証システム及びプログラム |
-
1997
- 1997-01-30 JP JP1620197A patent/JPH10214770A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103711A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Matsushita Display Technology Co Ltd | パターンシミュレーション方法、そのプログラム、そのプログラムを記憶した媒体、およびその装置 |
| WO2007113941A1 (ja) * | 2006-04-05 | 2007-10-11 | Sharp Kabushiki Kaisha | 表示パネル用の基板、この基板を備える表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法 |
| US8553195B2 (en) | 2006-04-05 | 2013-10-08 | Sharp Kabushiki Kaisha | Substrate for a display panel, a display panel having the substrate, a method of producing the substrate, and a method of producing the display panel |
| JP2009063653A (ja) * | 2007-09-04 | 2009-03-26 | Jedat Inc | レチクル検証システム及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3751762B2 (ja) | 半導体装置の製造方法および原板 | |
| US20050229130A1 (en) | Method and apparatus for selective, incremental, reconfigurable and reusable semiconductor manufacturing resolution-enhancements | |
| JP2004502973A (ja) | モデルベース光近接補正用収束技術 | |
| US7617476B2 (en) | Method for performing pattern pitch-split decomposition utilizing anchoring features | |
| JP3223718B2 (ja) | マスクデータの作成方法 | |
| JP2000040654A (ja) | 半導体露光装置のパラメータ編集方法 | |
| US6383847B1 (en) | Partitioned mask layout | |
| JPH021107A (ja) | マスク又はレチクル用パターン自動検証装置 | |
| JPH10214770A (ja) | 分割露光におけるパターン転写の際の繋ぎ部の検証方法及び同装置 | |
| TW200537591A (en) | Method for repairing a phase shift mask | |
| JP2000260879A (ja) | レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体 | |
| US20100318956A1 (en) | Method of integrated circuit chip fabrication and program product therefor | |
| JP3045114B2 (ja) | 荷電粒子線描画用データ作成方法並びに描画用パターンデータ作成プログラムを記録した記録媒体 | |
| JP2003297742A (ja) | 多重露光法及び多重露光法プログラムを記録したコンピュータ読み込み可能な記録媒体 | |
| JPH05217834A (ja) | マスク上のｌｓｉチップレイアウト方法 | |
| JP2008122928A (ja) | アンカーリングフィーチャを利用したパターンピッチ分割分解を行うための方法 | |
| US9274410B2 (en) | Method and system for automated generation of masks for spacer formation from a desired final wafer pattern | |
| JPH0629176A (ja) | 半導体素子の露光方法 | |
| US6449758B1 (en) | Apparatus for and method of automatically placing and routing | |
| JP3848795B2 (ja) | 半導体装置の配線形成方法 | |
| JP2004117741A (ja) | 描画データの作成方法 | |
| JP2535411B2 (ja) | 図形処理方法 | |
| JP2676572B2 (ja) | フォトマスク | |
| JP2008009353A (ja) | フォトマスクの製造方法 | |
| JPH06103335A (ja) | データ分割ファイルの合成検証方法 |