JP2535411B2 - 図形処理方法 - Google Patents
図形処理方法Info
- Publication number
- JP2535411B2 JP2535411B2 JP1155144A JP15514489A JP2535411B2 JP 2535411 B2 JP2535411 B2 JP 2535411B2 JP 1155144 A JP1155144 A JP 1155144A JP 15514489 A JP15514489 A JP 15514489A JP 2535411 B2 JP2535411 B2 JP 2535411B2
- Authority
- JP
- Japan
- Prior art keywords
- graphic
- well
- enlarged
- adjacent
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置のレイアウト検証に用いられる図形処理方
法に関し、 拡大図形による隣接図形への影響を排除し、レイアウ
ト検証の信頼性を改善することを目的とし、 図形Ａに内包される図形Ｂを一定幅ｄだけ拡大して図
形Ｂと図形Ａとの関係を検証する図形処理方法におい
て、前記図形Ａに隣接する他の図形に重ならない程度に
前記図形Ｂを拡大する第１のステップと、該拡大された
図形Ｂと前記図形ＡとのAND論理をとる第２のステップ
と、該AND論理の結果を所定幅拡大した後再び図形Ａと
のAND論理をとる第３のステップと、を含み、図形Ｂの
拡大幅が前記一定幅ｄに一致するまで第３のステップを
繰り返すように構成している。
法に関し、 拡大図形による隣接図形への影響を排除し、レイアウ
ト検証の信頼性を改善することを目的とし、 図形Ａに内包される図形Ｂを一定幅ｄだけ拡大して図
形Ｂと図形Ａとの関係を検証する図形処理方法におい
て、前記図形Ａに隣接する他の図形に重ならない程度に
前記図形Ｂを拡大する第１のステップと、該拡大された
図形Ｂと前記図形ＡとのAND論理をとる第２のステップ
と、該AND論理の結果を所定幅拡大した後再び図形Ａと
のAND論理をとる第３のステップと、を含み、図形Ｂの
拡大幅が前記一定幅ｄに一致するまで第３のステップを
繰り返すように構成している。
本発明は、図形処理方法に関し、特に、半導体装置の
レイアウト検証（デザイン・ルール・チェック:DRC）に
用いられる図形処理方法に関する。
レイアウト検証（デザイン・ルール・チェック:DRC）に
用いられる図形処理方法に関する。
一般に、少品種多量生産型LSIの設計は、汎用対話型
設計システムによるマニュアル（手動）設計を主体にし
て行われる。設計者の熟練や高度な判断力により、設計
の自由度を十分に生かしてきわめて完成度の高いレイア
ウトを実現できる反面、マニュアル設計固有の誤りの混
入が避けられない。LSI製造においては、設計ミスによ
る損失が多大であるため、試作前にレイアウト結果を検
証して誤りを排除しておくことが重要である。また、自
動レイアウト・システムを用いた場合でも、設計が未完
成であれば、マニュアル設計による修正が加わることに
なり、同様にして誤りを検出する必要がある。こうした
レイアウト設計の検証のひとつとして幾何学的検査、す
なわち設計規則（デザイン・ルール）に対するパターン
寸法等の違反を検出するDRCがある。
設計システムによるマニュアル（手動）設計を主体にし
て行われる。設計者の熟練や高度な判断力により、設計
の自由度を十分に生かしてきわめて完成度の高いレイア
ウトを実現できる反面、マニュアル設計固有の誤りの混
入が避けられない。LSI製造においては、設計ミスによ
る損失が多大であるため、試作前にレイアウト結果を検
証して誤りを排除しておくことが重要である。また、自
動レイアウト・システムを用いた場合でも、設計が未完
成であれば、マニュアル設計による修正が加わることに
なり、同様にして誤りを検出する必要がある。こうした
レイアウト設計の検証のひとつとして幾何学的検査、す
なわち設計規則（デザイン・ルール）に対するパターン
寸法等の違反を検出するDRCがある。
幾何学的検査は、設計されたマスク・パターン等を構
成する多数のパターン群、例えばトランジスタのウエル
や基板コンタクトなどを表す多数の図形について、その
配置や大きさ等が正しいか否かを検査するもので、その
一例としてウエルに内包された複数の基板コンタクトの
間隔を検証することがある。電源印加用の基板コンタク
ト間隔が規定よりも離れていた場合には、基板コンタク
ト間のウエル抵抗が上がる結果、当該ウエルで作られる
トランジスタのラッチアップの原因となるからで、この
ため、基板コンタクトの間隔はラッチアップを発生しな
い程度の距離に規定されており、検証は、複数の基板コ
ンタクトの間隔が規定距離以内にあるか否かを検証す
る。
成する多数のパターン群、例えばトランジスタのウエル
や基板コンタクトなどを表す多数の図形について、その
配置や大きさ等が正しいか否かを検査するもので、その
一例としてウエルに内包された複数の基板コンタクトの
間隔を検証することがある。電源印加用の基板コンタク
ト間隔が規定よりも離れていた場合には、基板コンタク
ト間のウエル抵抗が上がる結果、当該ウエルで作られる
トランジスタのラッチアップの原因となるからで、この
ため、基板コンタクトの間隔はラッチアップを発生しな
い程度の距離に規定されており、検証は、複数の基板コ
ンタクトの間隔が規定距離以内にあるか否かを検証す
る。
第３図は基板コンタクト間隔の検証を説明する図で、
この図において、１はウエル、2a、2bは基板コンタクト
である。まず、基板コンタクト2a、2bを一定幅ｄに拡大
して破線で示す図形2a′、2b′を得る。ここで、一定幅
ｄは、第４図に示すように、基板コンタクトの印加電圧
によりウエル１の電位が固定される範囲ｘを考慮して決
められる。次に、ウエル１から拡大図形2a′、2b′を減
算する。この減算の結果、残りの図形がなくなれば、２
つの基板コンタクト2a、2bの間隔は（２×ｄ）以内であ
り、間隔が正しいことが検査される。
この図において、１はウエル、2a、2bは基板コンタクト
である。まず、基板コンタクト2a、2bを一定幅ｄに拡大
して破線で示す図形2a′、2b′を得る。ここで、一定幅
ｄは、第４図に示すように、基板コンタクトの印加電圧
によりウエル１の電位が固定される範囲ｘを考慮して決
められる。次に、ウエル１から拡大図形2a′、2b′を減
算する。この減算の結果、残りの図形がなくなれば、２
つの基板コンタクト2a、2bの間隔は（２×ｄ）以内であ
り、間隔が正しいことが検査される。
一方、第５図に示すように、基板コンタクト2a、2bを
一定幅ｄ拡大した図形2a′、2b′を、ウエル１から減算
した結果、ハッチングで示す図形が残ったとすると、こ
の場合は２つの基板コンタクト2a、2bの間隔が（２×
ｄ）を越えていることから、間隔が正しくないすなわち
エラーが検出される。また、第６図に示すように、基板
コンタクト2a、2bを拡大した図形2a′、2b′よりもウエ
ル１が大きい場合には、基板コンタクトの印加電圧によ
って電位が固定されない領域（ハッチングで示す領域）
を生じるので、これもエラーとして検出される。
一定幅ｄ拡大した図形2a′、2b′を、ウエル１から減算
した結果、ハッチングで示す図形が残ったとすると、こ
の場合は２つの基板コンタクト2a、2bの間隔が（２×
ｄ）を越えていることから、間隔が正しくないすなわち
エラーが検出される。また、第６図に示すように、基板
コンタクト2a、2bを拡大した図形2a′、2b′よりもウエ
ル１が大きい場合には、基板コンタクトの印加電圧によ
って電位が固定されない領域（ハッチングで示す領域）
を生じるので、これもエラーとして検出される。
このように、基板コンタクトを一定幅ｄ拡大し、この
拡大図形をウエル図形から減算した結果、残余の図形が
生じなければエラーなし、また、残余の図形が生じれば
エラーありとして検証されることになる。
拡大図形をウエル図形から減算した結果、残余の図形が
生じなければエラーなし、また、残余の図形が生じれば
エラーありとして検証されることになる。
しかしながら、このような従来の検証方法にあって
は、基板コンタクトを一度に一定幅ｄ拡大するものであ
ったため、例えば、複数のウエルが極近接している場合
でかつ特定のレイアウト条件のときに、正しい検査が行
われないことがあった。
は、基板コンタクトを一度に一定幅ｄ拡大するものであ
ったため、例えば、複数のウエルが極近接している場合
でかつ特定のレイアウト条件のときに、正しい検査が行
われないことがあった。
すなわち、第７図において、１つのウエル１に他のウ
エル３が隣接し、かつ、ウエル１内の基板コンタクト1a
から他のウエル３までの距離Ｌが一定幅ｄに満たない特
定のレイアウト条件では、基板コンタクト1aを一定幅ｄ
拡大した図形1a′が、隣接ウエル３に重なってしまい、
この重なり部分（クロスハッチングで示す部分）でも減
算が行われる結果、隣接ウエル３のクロスハッチングの
部分が失われることになる。したがって、仮に隣接ウエ
ル３に内包される基板コンタクト（図示せず）の間隔を
検証する場合には、隣接ウエル３の図形が正しくないの
で（クロスハッチングの部分が失われている）、例え
ば、隣接ウエル３の図形が隣接ウエル３に内包する基板
コンタクトの一定幅ｄ拡大図形よりも大きい場合で、こ
の大きい部分がクロスハッチング部分に該当するときに
は、これをエラーとして検出することができないといっ
た問題点があった。
エル３が隣接し、かつ、ウエル１内の基板コンタクト1a
から他のウエル３までの距離Ｌが一定幅ｄに満たない特
定のレイアウト条件では、基板コンタクト1aを一定幅ｄ
拡大した図形1a′が、隣接ウエル３に重なってしまい、
この重なり部分（クロスハッチングで示す部分）でも減
算が行われる結果、隣接ウエル３のクロスハッチングの
部分が失われることになる。したがって、仮に隣接ウエ
ル３に内包される基板コンタクト（図示せず）の間隔を
検証する場合には、隣接ウエル３の図形が正しくないの
で（クロスハッチングの部分が失われている）、例え
ば、隣接ウエル３の図形が隣接ウエル３に内包する基板
コンタクトの一定幅ｄ拡大図形よりも大きい場合で、こ
の大きい部分がクロスハッチング部分に該当するときに
は、これをエラーとして検出することができないといっ
た問題点があった。
本発明は、このような問題点に鑑みてなされたもの
で、拡大図形による隣接図形への影響を排除し、レイア
ウト検証の信頼性を改善することを目的としている。
で、拡大図形による隣接図形への影響を排除し、レイア
ウト検証の信頼性を改善することを目的としている。
本発明に係る図形処理方法は上記目的を達成するた
め、図形Ａに内包される図形Ｂを一定幅ｄだけ拡大して
図形Ｂと図形Ａとの関係を検証する図形処理方法におい
て、前記図形Ａに隣接する他の図形に重ならない程度に
前記図形Ｂを拡大する第１のステップと、該拡大された
図形Ｂと前記図形ＡとのAND論理をとる第２のステップ
と、該AND論理の結果を所定幅拡大した後再び図形Ａと
のAND論理をとる第３のステップと、を含み、図形Ｂの
拡大幅が前記一定幅ｄに一致するまで第３のステップを
繰り返すように構成している。
め、図形Ａに内包される図形Ｂを一定幅ｄだけ拡大して
図形Ｂと図形Ａとの関係を検証する図形処理方法におい
て、前記図形Ａに隣接する他の図形に重ならない程度に
前記図形Ｂを拡大する第１のステップと、該拡大された
図形Ｂと前記図形ＡとのAND論理をとる第２のステップ
と、該AND論理の結果を所定幅拡大した後再び図形Ａと
のAND論理をとる第３のステップと、を含み、図形Ｂの
拡大幅が前記一定幅ｄに一致するまで第３のステップを
繰り返すように構成している。
本発明では、図形Ｂが所定幅に拡大されたあと、この
拡大図形と図形ＡとのAND論理がとられ、そして、AND論
理によって得られた図形と図形ＡとのAND論理が再びと
られて、これが繰り返される。
拡大図形と図形ＡとのAND論理がとられ、そして、AND論
理によって得られた図形と図形ＡとのAND論理が再びと
られて、これが繰り返される。
したがって、AND論理を繰り返す度に、拡大図形Ｂが
図形Ａに内包されるように変形していき、最終的な拡大
図形による隣接図形への影響が排除される。
図形Ａに内包されるように変形していき、最終的な拡大
図形による隣接図形への影響が排除される。
以下、本発明を図面に基づいて説明する。
第１〜３図は本発明に係る図形処理方法の一実施例を
説明する図である。
説明する図である。
第１図は検証対象のパターンレイアウトを示す図で、
10は図形Ａとしてのウエルであり、10a、10bはウエル10
に内包された図形Ｂとしての基板コンタクトである。な
お、G1は基板コンタクト10a、10bの間隔、G2はウエル10
に対する基板コンタクト10bの内包距離である。一方、1
1はウエル10から距離G3を隔てて隣接する他の図形とし
てのウエルで、このウエル11には基板コンタクト11a、1
1bが内包されている。これらのウエル10、11および基板
コンタクト10a、10b、11a、11bの図形は論理“1"で表さ
れている。
10は図形Ａとしてのウエルであり、10a、10bはウエル10
に内包された図形Ｂとしての基板コンタクトである。な
お、G1は基板コンタクト10a、10bの間隔、G2はウエル10
に対する基板コンタクト10bの内包距離である。一方、1
1はウエル10から距離G3を隔てて隣接する他の図形とし
てのウエルで、このウエル11には基板コンタクト11a、1
1bが内包されている。これらのウエル10、11および基板
コンタクト10a、10b、11a、11bの図形は論理“1"で表さ
れている。
なお、以下では、簡単のために、基板コンタクト10b
を拡大し、検証する場合について説明する。
を拡大し、検証する場合について説明する。
第２図は基板コンタクト10bの拡大処理を説明するた
めの図である。この図において、まず、基板コンタクト
10bを所定幅拡大して図形Ｆを作る。このときの所定幅
は、基板コンタクト10bの内包距離G2にウエル10とウエ
ル11との離隔距離G3を加えた値以下に設定する。次に、
図形Ｆとウエル10とのAND論理をとって図形Ｇを得る。
図形Ｇは、図形Ｆを変形して得られるもので、ウエル10
に内包されない部分を図形Ｆから除いた図形に相当す
る。次に、図形Ｇを所定幅拡大して図形Ｈを作り、この
図形Ｈとウエル10とのAND論理をとって図形Ｉを得る。
図形Ｉは、図形Ｈを変形して得られるもので、ウエル10
に内包されない部分を図形Ｈから除いた図形に相当す
る。そして、図形Ｉを再び所定幅拡大し、AND論理をと
るといった動作を繰り返し、この繰り返しは、最終的に
得られる図形の拡大幅が、基板コンタクト10a、10bの間
隔G1の半分、詳しくは、ウエル電位を固定する範囲ｘ
（第４図参照）から導かれる一定幅ｄ（従来例の一定幅
ｄに相当）に一致するまで続けられる。
めの図である。この図において、まず、基板コンタクト
10bを所定幅拡大して図形Ｆを作る。このときの所定幅
は、基板コンタクト10bの内包距離G2にウエル10とウエ
ル11との離隔距離G3を加えた値以下に設定する。次に、
図形Ｆとウエル10とのAND論理をとって図形Ｇを得る。
図形Ｇは、図形Ｆを変形して得られるもので、ウエル10
に内包されない部分を図形Ｆから除いた図形に相当す
る。次に、図形Ｇを所定幅拡大して図形Ｈを作り、この
図形Ｈとウエル10とのAND論理をとって図形Ｉを得る。
図形Ｉは、図形Ｈを変形して得られるもので、ウエル10
に内包されない部分を図形Ｈから除いた図形に相当す
る。そして、図形Ｉを再び所定幅拡大し、AND論理をと
るといった動作を繰り返し、この繰り返しは、最終的に
得られる図形の拡大幅が、基板コンタクト10a、10bの間
隔G1の半分、詳しくは、ウエル電位を固定する範囲ｘ
（第４図参照）から導かれる一定幅ｄ（従来例の一定幅
ｄに相当）に一致するまで続けられる。
このように、本実施例では、隣接するウエル11に重な
らない程度に基板コンタクト10bを拡大し、この拡大し
た図形Ｆとウエル10のAND論理をとってウエル10に内包
する図形Ｇを得、そして、図形Ｇを再び拡大して図形Ｈ
を作り、この図形Ｈとウエル10のAND論理をとってウエ
ル10に内包する図形Ｉを得て、この図形を再び拡大する
動作を繰り返しているので、各段階の拡大図形Ｆ、Ｇ、
Ｈ、Ｉ……や最終的な拡大図形の隣接図形（すなわち、
ウエル11）への重なりを排除することができ、レイアウ
ト検証の信頼性を改善して正確なデザイン・ルール・チ
ェック（DRC）の結果を得ることができる。
らない程度に基板コンタクト10bを拡大し、この拡大し
た図形Ｆとウエル10のAND論理をとってウエル10に内包
する図形Ｇを得、そして、図形Ｇを再び拡大して図形Ｈ
を作り、この図形Ｈとウエル10のAND論理をとってウエ
ル10に内包する図形Ｉを得て、この図形を再び拡大する
動作を繰り返しているので、各段階の拡大図形Ｆ、Ｇ、
Ｈ、Ｉ……や最終的な拡大図形の隣接図形（すなわち、
ウエル11）への重なりを排除することができ、レイアウ
ト検証の信頼性を改善して正確なデザイン・ルール・チ
ェック（DRC）の結果を得ることができる。
本発明によれば、拡大図形による隣接図形への影響を
排除することができ、レイアウト検証の信頼性を改善す
ることができる。
排除することができ、レイアウト検証の信頼性を改善す
ることができる。
第１、２図は本発明に係る図形処理方法の一実施例を示
す図であり、 第１図はその検証対象のパターンを示す図、 第２図はその検証対象のパターンの要部を示す図、 第３〜７図は従来例を示す図であり、 第３図はそのエラーのない検証結果を示す図、 第４図はその基板コンタクトの印加電圧によって電位が
固定される範囲を示す図、 第５図はそのエラーのある検証結果を示す図、 第６図はそのエラーのある他の検証結果を示す図、 第７図は拡大図形が隣接図形に影響を与える様子を示す
図である。 10……ウエル（図形Ａ）、 11……ウエル（図形Ａに隣接する他の図形）、 10a、10b……基板コンタクト（図形Ｂ）。
す図であり、 第１図はその検証対象のパターンを示す図、 第２図はその検証対象のパターンの要部を示す図、 第３〜７図は従来例を示す図であり、 第３図はそのエラーのない検証結果を示す図、 第４図はその基板コンタクトの印加電圧によって電位が
固定される範囲を示す図、 第５図はそのエラーのある検証結果を示す図、 第６図はそのエラーのある他の検証結果を示す図、 第７図は拡大図形が隣接図形に影響を与える様子を示す
図である。 10……ウエル（図形Ａ）、 11……ウエル（図形Ａに隣接する他の図形）、 10a、10b……基板コンタクト（図形Ｂ）。
フロントページの続き (56)参考文献 特開 昭60−176261（ＪＰ，Ａ) 特開 昭58−209141（ＪＰ，Ａ)
Claims (1)
- 【請求項１】図形Ａに内包される図形Ｂを一定幅ｄだけ
拡大して図形Ｂと図形Ａとの関係を検証する図形処理方
法において、 前記図形Ａに隣接する他の図形に重ならない程度に前記
図形Ｂを拡大する第１のステップと、 該拡大された図形Ｂと前記図形ＡとのAND論理をとる第
２のステップと、 該AND論理の結果を所定幅拡大した後再び図形ＡとのAND
論理をとる第３のステップと、を含み、 図形Ｂの拡大幅が前記一定幅ｄに一致するまで第３のス
テップを繰り返すことを特徴とする図形処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155144A JP2535411B2 (ja) | 1989-06-15 | 1989-06-15 | 図形処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1155144A JP2535411B2 (ja) | 1989-06-15 | 1989-06-15 | 図形処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319264A JPH0319264A (ja) | 1991-01-28 |
| JP2535411B2 true JP2535411B2 (ja) | 1996-09-18 |
Family
ID=15599503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1155144A Expired - Lifetime JP2535411B2 (ja) | 1989-06-15 | 1989-06-15 | 図形処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535411B2 (ja) |
-
1989
- 1989-06-15 JP JP1155144A patent/JP2535411B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319264A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7010775B2 (en) | Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication | |
| US20090193385A1 (en) | Method of checking and correcting mask pattern | |
| JP2002328459A (ja) | ウエーハ転写検証方法 | |
| US20020078427A1 (en) | Integrated circuit layout and verification method | |
| JP3223718B2 (ja) | マスクデータの作成方法 | |
| JP2002122978A (ja) | マスクデータの検証方法および検証プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP4133047B2 (ja) | 補正マスクパターン検証装置および補正マスクパターン検証方法 | |
| JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
| CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
| TWI588595B (zh) | 光學鄰近修正方法 | |
| US8122387B2 (en) | Optimizing integrated circuit chip designs for optical proximity correction | |
| JP2535411B2 (ja) | 図形処理方法 | |
| JPH11174659A (ja) | マスクパタン検証装置とその方法、および、マスクパタン補正装置とその方法 | |
| US9747404B2 (en) | Method for optimizing an integrated circuit layout design | |
| JPH11338122A (ja) | 露光原版の作製方法 | |
| CN112949242B (zh) | 遮光带版图绘制方法、光罩版图绘制方法及光罩版图 | |
| JPH10209289A (ja) | Ｖｌｓｉ回路設計における素子長補償方法およびシステム | |
| JP3223919B2 (ja) | マスクデータ作成方法 | |
| CN116245067A (zh) | 一种优化不同尺寸晶体管电性参数的opc方法 | |
| JP2010135638A (ja) | 電子線露光方法 | |
| JP2008262162A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計装置、記録媒体、およびマスク製造方法 | |
| CN106154736B (zh) | 提升图案精密度的方法 | |
| US20060093961A1 (en) | Method of verifying electron beam data | |
| JP2544813B2 (ja) | マスクレイアウト対回路図照合の方法 | |
| JP3104339B2 (ja) | 集積回路レイアウト設計装置 |