JP2000260879A - レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体 - Google Patents

レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体

Info

Publication number
JP2000260879A
JP2000260879A JP6706599A JP6706599A JP2000260879A JP 2000260879 A JP2000260879 A JP 2000260879A JP 6706599 A JP6706599 A JP 6706599A JP 6706599 A JP6706599 A JP 6706599A JP 2000260879 A JP2000260879 A JP 2000260879A
Authority
JP
Japan
Prior art keywords
correction
layout
layout pattern
verification
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6706599A
Other languages
English (en)
Inventor
Kazumune Watanabe
和宗 渡辺
Eiji Tsujimoto
英二 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6706599A priority Critical patent/JP2000260879A/ja
Publication of JP2000260879A publication Critical patent/JP2000260879A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 レイアウトパターンに対する補正結果と、こ
の補正の検証結果とをレイアウトパターン設計者自身が
設計中に逐次確認できるレイアウト設計支援装置、コン
ピュータ読み取り可能な記録媒体を提供する。 【解決手段】 縮小投影露光に使われるレチクルパター
ンを作成する設計支援装置であって、レイアウトパター
ンを作成するためのレイアウトエディタ1と、レイアウ
トパターンに対して補正および検証を行うためのOPC
補正・検証装置2と、レイアウトパターン、補正および
検証のデータを格納するためのデータベース3などから
構成され、レイアウトエディタ1は、設計者がユーザイ
ンタフェースを通して操作することが可能とされ、レイ
アウトパターンを作成するための機能の他に、OPC補
正・検証装置2の補正および検証を行うための機能を支
援するために、画面上のメニューに補正・検証コマンド
が追加されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、レイアウト設計支
援技術に関し、特にLSI設計者による設計から補正・
検証までを可能とするレイアウト設計支援装置、コンピ
ュータ読み取り可能な記録媒体に適用して有効な技術に
関する。
【0002】
【従来の技術】たとえば、本発明者が検討した技術とし
て、LSIのレイアウトパターン設計においては、最小
加工寸法が微細化するに伴い、縮小投影露光に使われる
レチクルパターンと実際にウェハ上に転写されるパター
ンとの違いが、物理的制約により大きくなっている。そ
こで、目的のパターンをウェハ上に実現するために、転
写によるパターン変形を予めレチクル上で補正しておく
光近接効果補正(OPC)を導入した技術などが考えら
れる。
【0003】このようなOPC方法を用いた技術として
は、たとえば特開平10−326010号公報に記載さ
れるフォトマスクのパターン補正技術、特開平9−31
9067号公報に記載されるOPC技術、特開平10−
240783,10−239826,10−23248
4号公報に記載されるフォトマスクパターン設計技術な
どが挙げられる。
【0004】
【発明が解決しようとする課題】ところで、前記各公報
のOPC方法を用いた技術においては、いずれも個々の
パターン形状に対する補正方法、および高速に補正処理
を実行する方法など、与えられたパターンに対して、個
々の部分について行う補正方法について記載している
が、レイアウトパターン設計工程と補正・検証の処理工
程との結びつきについては考慮されていない。
【0005】たとえば、近年では、露光時の影響だけで
なく、現像・エッチング工程を含むプロセス全体が形成
するパターンに与える影響を考慮した補正が実施される
ようになってきている。しかし、この補正は物理的制約
内でのパターン整形をするだけなので、補正しても実際
にはウェハ上に、そのパターンを形成できない場合もあ
る。このとき、元のレイアウトパターンをLSI設計者
が修正しなければならない。ところが、補正、補正結果
の検証の経験的技術、いわゆるノウハウはプロセス技術
者が持ち、レイアウトパターンはLSI設計者が作成し
ているので、互いの情報のやり取りに手間取り、製品開
発期間が増大することが考えられる。
【0006】そこで、本発明の目的は、プロセス技術者
が持つ補正、検証のノウハウに着目し、レイアウトパタ
ーン設計者が設計したレイアウトパターンに対する補正
結果と、この補正の検証結果とをレイアウトパターン設
計者自身が設計中に逐次確認することができるレイアウ
ト設計支援装置、コンピュータ読み取り可能な記録媒体
を提供するものである。
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0008】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0009】すなわち、本発明によるレイアウト設計支
援装置は、LSI設計者がレイアウトパターンデータを
作成するために使う作成手段に、パターン補正を行う補
正手段、補正結果の検証を行う検証手段を追加するもの
である。この補正手段、検証手段には、プロセス技術者
が持つノウハウをそれぞれ補正ルール、検証ルールとし
て与えることを可能とし、これにより、設計中のレイア
ウトデータに対して、設計者自身がレイアウト中に対象
パターンの補正・検証を実行可能とするものである。
【0010】その上、大規模データ一括適用のために、
補正手段内に与えられたデータを同じデータ量になるよ
うに分割し、指定された複数の処理手段を利用して各分
割されたデータを並列処理することも可能としている。
また、検証手段は、シミュレーション結果と補正前のレ
イアウトデータとを比較し、思うように形成できない部
分にエラー図形を生成して、作成手段の画面上で設計者
に知らせることも可能としている。
【0011】また、本発明によるコンピュータ読み取り
可能な記録媒体は、レイアウトパターンデータを作成す
るための工程に、パターン補正を行うための工程、補正
結果の検証を行うための工程を追加し、この補正工程、
検証工程ではプロセス技術者が持つノウハウによる補正
ルール、検証ルールに基づいてそれぞれ処理するような
レイアウト設計支援方法を、コンピュータに実行させる
ためのプログラムを記録したものである。
【0012】よって、前記レイアウト設計支援装置、コ
ンピュータ読み取り可能な記録媒体によれば、レイアウ
トパターン設計者が設計したレイアウトパターンに対す
る補正の結果と、その補正の正当性を確認する検証の結
果とをレイアウトパターン設計者自身が設計中に逐次確
認することができる。よって、TAT(Turn AroundTim
e)が向上する。この結果、製品開発期間のうち、レイ
アウトパターン設計期間を短縮することができる。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0014】図1は本発明の一実施の形態であるレイア
ウト設計支援装置を示す機能ブロック図、図2は本実施
の形態において、レイアウトパターン設計方法を示すフ
ロー図、図3はレイアウトパターン設計方法に対応する
画面表示を示す説明図、図4および図5は補正方法を示
すフロー図、図6および図7は検証方法を示すフロー図
である。
【0015】まず、図1により、本実施の形態のレイア
ウト設計支援装置の構成の一例を説明する。
【0016】本実施の形態のレイアウト設計支援装置
は、たとえばOPC方法を用い、縮小投影露光に使われ
るレチクルパターンを作成する設計支援装置とされ、レ
イアウトパターンを作成するためのレイアウトエディタ
1(作成手段)と、レイアウトパターンに対して補正お
よび検証を行うためのOPC補正・検証装置2と、レイ
アウトパターン、補正および検証などのデータを格納す
るためのデータベース3などから構成され、レイアウト
エディタ1およびOPC補正・検証装置2はデータベー
ス3と相互に接続され、またレイアウトエディタ1から
OPC補正・検証装置2に接続されている。
【0017】レイアウトエディタ1は、たとえば設計者
がユーザインタフェース(GUI)を通して操作するこ
とが可能とされ、レイアウトパターンを作成するための
機能の他に、補正および検証を行うための機能を支援す
るために、画面上のメニューに補正コマンド、検証コマ
ンドが追加されている。
【0018】OPC補正・検証装置2は、たとえば設計
者がレイアウトエディタ1を通して起動することが可能
とされ、起動されるときにレイアウトエディタ1から設
計者の指定したパラメータを受け取り、そのパラメータ
に従ってデータを処理する。このOPC補正・検証装置
2には、階層展開部21、図形演算部22、補正部2
3、図形演算部24、シミュレーション部25、比較検
証部26などが設けられている。この補正部23は補正
装置(補正手段)、シミュレーション部25および比較
検証部26は検証装置(検証手段)となる。
【0019】このOPC補正・検証装置2においては、
階層を持って設計されたレイアウトデータから補正・検
証対象のデータを抽出するため、まずレイアウトデータ
を階層展開部21で階層展開する。次に、レチクルパタ
ーンを生成するための図形演算を必要に応じて図形演算
部22で実行する。補正の場合は、この図形演算の結果
により生成されるパターンに対して設計者が指定した通
りに補正部23により補正を実行する。検証の場合に
は、この図形演算の結果により生成されるパターンに対
してプロセス技術者が提供するプロセスパラメータを用
いてシミュレーション部25によりシミュレーション
し、ウェハ上に形成されるパターンを得る。この計算結
果と、計算元のパターンとを比較検証部26で比較検証
し、許容値以内に収まっていなければエラー図形を生成
する。補正部23、比較検証部26の出力は必要に応じ
て図形演算部24により図形演算し、その結果をレイア
ウトデータのデータベース3に戻す。
【0020】データベース3には、たとえばレイアウト
設計工程の前の論理設計、回路設計工程などにより得ら
れた論理図のデータ、回路図のデータ、セル間の接続デ
ータなどとともに、これらのデータを元にレイアウトエ
ディタ1を使って作成したレイアウトパターンのデー
タ、このレイアウトパターンのデータを元にOPC補正
・検証装置2を使って作成した補正結果、検証結果のレ
イアウトパターンのデータなども格納される。
【0021】以上のように構成されるレイアウト設計支
援装置において、レイアウトエディタ1においてレイア
ウトパターンを作成するための機能、OPC補正・検証
装置2における階層展開部21、図形演算部22、補正
部23、図形演算部24、シミュレーション部25、比
較検証部26などの各機能は、たとえばCD−ROMな
どの記録媒体からレイアウトエディタ1などに内蔵され
る主記憶装置などにプログラムが読み出されて、コンピ
ュータからなるレイアウト設計支援装置でソフト的に実
行される。
【0022】次に、本実施の形態の作用について、図2
により、レイアウトパターン設計方法の一例を説明す
る。合わせて図3により、レイアウトエディタ1の画面
表示の一例を示す。このレイアウトパターンの設計は、
補正処理、検証処理を含めて全てレイアウトエディタ1
の画面上で行うことができる。
【0023】このレイアウトパターンの設計において
は、データベース3に格納されている論理図のデータ、
回路図のデータ、セル間の接続データなどを元に、まず
基本セルのレイアウトを行い(ステップ201)、その
後で基本セルのレイアウトパターンを組み合わせてチッ
プのレイアウトを行う(ステップ204)。
【0024】たとえば、この基本セル、チップのレイア
ウトにおいては、図3(a) に示すようなレイアウトパタ
ーンをレイアウトエディタ1の画面上に表示することが
できる。このレイアウトエディタ1の画面上には、レイ
アウト設計のメニューと、ウインドウに補正コマンド、
検証コマンドが追加されて、OPC補正・検証装置2に
おける任意のパターンに対して補正・検証を実施できる
ようになっている。
【0025】そして、レイアウト後の補正・検証は、ま
ずステップ201の基本セルのレイアウト中に実施し、
規模の小さいうちに問題点を洗い出し、修正する(ステ
ップ202,203)。この際に、基本セルのレイアウ
トパターンの補正がうまく実施できるまでステップ20
1からの処理を繰り返す。
【0026】たとえば、この基本セルレイアウトの補正
においては、図3(b) に示すようなレイアウトパターン
をレイアウトエディタ1の画面上に表示することができ
る。すなわち、補正コマンドを実行すると、レイアウト
パターンのデータベース3からの取得、補正処理、結果
のデータベース3への入力をして、結果パターンを表示
できる。また、結果は入力層とは別にすることで容易に
結果を確認できる。
【0027】一方、たとえば、検証においては、図3
(c) に示すようなレイアウトパターンをレイアウトエデ
ィタ1の画面上に表示することができる。すなわち、検
証コマンドを実行すると、レイアウトパターンのデータ
ベース3からの取得、検証処理、エラーパターンのデー
タベース3への入力をして、エラーパターンを表示でき
る。また、エラー箇所は、たとえば×印で指摘できる。
このエラー箇所とは、補正結果に忠実にレチクルを作成
してもウェハに転写するとショートまたはオープンにな
ると予測される部分をいう。
【0028】さらに、基本セルのレイアウトパターンの
補正がうまく実施できることを確認してから、ステップ
204のチップのレイアウトを行い、全体に対して補正
・検証を実施することで、今後は基本セル間で発生する
問題点を洗い出し、修正する(S205,206)。こ
の際に、チップのレイアウトパターンの補正がうまく実
施できるまでステップ204からの処理を繰り返す。ま
た、必要があればステップ201の基本セルのレイアウ
トを見直す。
【0029】たとえば、このチップレイアウトの補正に
おいても、前記図3(b) に示す画面上において、補正コ
マンドを実行することで、レイアウトパターンのデータ
ベース3からの取得、補正処理、結果のデータベース3
への入力をして結果パターンを表示できる。一方、検証
においても、前記図3(c) に示す画面上において、検証
コマンドを実行することで、レイアウトパターンのデー
タベース3からの取得、検証処理、エラーパターンのデ
ータベース3への入力をしてエラーパターンを表示でき
る。
【0030】このようにしてレイアウトパターンの設計
が終了し、レチクルの作成に移行する(ステップ20
7)。以上のように、インクリメンタルに処理すること
で、レイアウトパターン設計期間を短縮することができ
る。また、各段階での補正・検証処理は、レイアウトエ
ディタ1から直接実行し、レイアウトエディタ1の画面
上で結果を確認できるので、設計パターンの正当性の確
認に要する時間は、OPC補正・検証装置2の処理にか
かる時間だけとなる。
【0031】次に、図4および図5により、前記ステッ
プ202,205の補正方法の一例を詳細に説明する。
図4および図5において、右側の図は左側の各フローに
対応する処理の図である。ここでは、パターンのコーナ
ーに矩形の飛び出しを形成する、いわゆるセリフを付加
する補正例を示す。その他に、パターンのコーナーに矩
形の削れを形成する、いわゆるセリフを付加する補正、
パターン端に矩形を形成する、いわゆるハンマヘッドを
付加する補正、パターン間の幅を修正する、いわゆるリ
ニアリティ補正などがある。
【0032】まず、データベース3(DB)に収められ
た階層データを読み出す(ステップ401)。そして、
この階層データを、階層を保持してDBに付属の変換プ
ログラムでストリームフォーマット(SF)に変換する
(ステップ402)。このSFは一般的なフォーマット
であり、各DBにはSF変換プログラムが付属してい
る。
【0033】そして、階層展開部21において、階層デ
ータを階層展開プログラムで目的のセルを階層のないパ
ターンデータファイルに変換する(ステップ403)。
さらに、図形演算部22において、この変換したパター
ンデータを用いて、そのまま補正のために変換したり、
あるいは別のパターンデータを生成した後、これを補正
のために変換する図形演算を行う(ステップ404)。
【0034】その後、補正部23において、コーナーに
セリフを付加する補正を行う(ステップ405)。この
補正手順は後述する。そして、図形演算部24におい
て、補正されたパターンデータをSF用に図形演算する
(ステップ406)。この出力されたパターンデータを
SFに変換する(ステップ407)。
【0035】そして、DBに付属のSF変換プログラム
でDBに組み込み、目的のセルに配置する(ステップ4
08)。このように、目的のセルに配置すると、レイア
ウトエディタ1のウインドウに処理済みパターン形状が
表示されるので、オリジナルのパターンとともに結果を
確認することができる。
【0036】前記ステップ405のコーナーにセリフを
付加する補正手順は、コーナーを形成する頂点を抽出す
ることから始まる。パターンデータには、図形の頂点座
標が図形毎に接続される順に収められているので、先頭
から座標値を読み込んでいけば、ある頂点に接続する2
つの辺の長さ、その間の角度を計算により求めることが
できる。
【0037】まず、全ての頂点Pに対し、2辺の長さと
角度を求め、2辺の長さがL以上で角度が90度である
頂点Pを抽出する(ステップ4051)。そして、これ
らの頂点Pに、指定された大きさaの正方形を指定され
た位置bに置く(ステップ4052)。
【0038】このL,a,bなどの値がプロセス技術者
の持つ経験的なノウハウであり、他の形状についての補
正形状をこのようなライブラリに収めておくことで、レ
イアウトパターン設計者は、補正量を気にする必要がな
くなる。ただし、このノウハウは各基本パターンについ
て求めたもので、実際のパターンに現れる種々のパター
ンの組み合わせとしてのルールではないため、後述する
検証が必要になることもある。
【0039】そして、図形演算で枠取り処理をすること
で補正の出力パターンを得る(ステップ4053)。こ
の補正したパターンは、レイアウトエディタ1の画面上
に表示して確認できる。
【0040】この補正処理においては、大規模データの
場合に、補正処理の効率を考慮して、与えられたデータ
を同じデータ量になるように分割し、補正部23内の指
定された複数の処理手段を利用して各分割されたデータ
を並列的に処理することもできる。
【0041】次に、図6および図7により、前記ステッ
プ203,206の検証方法の一例を詳細に説明する。
図6および図7において、右側の図は左側の各フローに
対応する処理の図である。ここでは、前記補正方法によ
り得られたパターンの補正結果を検証する例を示す。
【0042】まず、DBに収められた、オリジナルと補
正済みの階層データを読み出す(ステップ601)。そ
して、この階層データを、階層を保持してDBに付属の
前記変換プログラムでSFに変換する(ステップ60
2)。
【0043】そして、階層展開部21において、階層デ
ータを階層展開プログラムで目的のセルを階層のないパ
ターンデータファイルに変換する(ステップ603)。
さらに、図形演算部22において、この変換したパター
ンデータを用いて、そのまま補正のために変換したり、
あるいは別のパターンデータを生成した後、これを補正
のために変換する図形演算を行う(ステップ604)。
【0044】その後、シミュレーション部25におい
て、補正後のパターンデータに対しプロセス条件を元に
シミュレーションし、リソグラフィシミュレータでウェ
ハ上の光強度分布、もしくはプロセスシミュレータで現
像後のレジスト厚み分布を求め、2次元配列データを出
力する(ステップ605)。
【0045】さらに、比較検証部26において、オリジ
ナルパターンとシミュレーション結果とを比較する検証
を行う(ステップ606)、そして、図形演算部24に
おいて、図形演算により基準を満たしていない部分にエ
ラーを示す図形を出力する(ステップ607)。この検
証手順は後述する。さらに、出力されたエラーデータを
SFに変換する(ステップ608)。
【0046】そして、DBに付属のSF変換プログラム
でDBに組み込み、目的のセルに配置する(ステップ6
09)。このように、目的のセルに配置すると、レイア
ウトエディタ1のウインドウにエラーパターンが表示さ
れるので、オリジナルのパターンとともに結果を確認す
ることができる。
【0047】前記ステップ606のエラー部抽出の検証
手順は、前記ステップ605において求めた、ウェハ上
の光強度分布、現像後のレジスト厚み分布、すなわち破
線で示した格子状の各格子点での光強度、レジスト厚み
の2次元データを用いる(ステップ6061)。
【0048】まず、前記光強度分布ファイルの2次元デ
ータからオリジナルパターンエッジ上の各点での値、傾
き最大の方向への分布の傾きを求める(ステップ606
2)。この傾きは2次元配列の上下左右(1次近似)、
斜め上下左右(2次近似)といった点の値の差を距離で
割れば求めることができる。
【0049】そして、指定された基準値を満たさない点
が存在した場合に、その位置にエラー図形を生成する
(ステップ6063)。このエラー図形は、レイアウト
エディタ1の画面上に表示して確認できる。
【0050】従って、本実施の形態のレイアウト設計支
援装置によれば、レイアウトパターンの補正結果、およ
び検証結果をそれぞれ確認するOPC補正・検証装置2
をレイアウトパターンを設計するレイアウトエディタ1
から実行できるので、レイアウトパターン設計者がレイ
アウトパターン設計に使っているツールをそのまま使用
することができる。もし、OPC補正・検証装置2がレ
イアウトエディタ1から実行できなければ、レイアウト
パターンデータを補正装置、検証装置が入力できる形に
変換し、補正・検証を実行し、結果をレイアウトパター
ンデータに変換する必要があるが、本実施の形態の構成
によりその必要がなくなる。よって、レイアウトパター
ン設計者が設計したレイアウトパターンに対する補正の
結果と、その補正の正当性を確認する検証の結果とをレ
イアウトパターン設計者自身が設計中に逐次確認するこ
とができる。
【0051】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。
【0052】たとえば、前記実施の形態において、OP
C補正・検証装置の検証装置だけを用いれば、レイアウ
ト設計者が設計したレイアウトパターンがウェハ上に転
写可能かどうかを判定することができる。また、補正手
順において、補正装置をスキップすれば、既存のレイア
ウトパターンから図形演算により任意のパターンを生成
することができる。
【0053】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0054】(1).レイアウトパターンデータを作成する
ために使う作成手段に、パターン補正を行う補正手段、
補正結果の検証を行う検証手段を追加することで、レイ
アウトパターン設計者が設計したレイアウトパターンに
対する補正の結果と、その補正の正当性を確認する検証
の結果とをレイアウトパターン設計者自身が設計中に逐
次確認することができるので、TATを向上させること
が可能となる。
【0055】(2).プロセス技術者が持つノウハウをそれ
ぞれ補正ルール、検証ルールとして与えることができる
ので、対象パターンの補正・検証の信頼性を向上させる
ことが可能となる。
【0056】(3).与えられたデータを同じデータ量にな
るように分割し、指定された複数の処理手段を利用して
各分割されたデータを並列処理することができるので、
大規模データの一括適用が可能となる。
【0057】(4).思うように形成できない部分にエラー
図形を生成して、作成手段の画面上で表示することがで
きるので、レイアウトパターン設計者は容易に不具合を
確認することが可能となる。
【0058】(5).前記(1) 〜(4) により、レイアウトパ
ターンの設計から補正・検証までの処理において、TA
Tが向上し、レイアウトパターン設計期間を短縮するこ
とができるので、製品開発期間の短縮化を実現すること
が可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるレイアウト設計支
援装置を示す機能ブロック図である。
【図2】本発明の一実施の形態において、レイアウトパ
ターン設計方法を示すフロー図である。
【図3】(a),(b),(c) は本発明の一実施の形態におい
て、レイアウトパターン設計方法に対応する画面表示を
示す説明図である。
【図4】本発明の一実施の形態において、補正方法を示
すフロー図である。
【図5】本発明の一実施の形態において、補正方法を詳
細に示すフロー図である。
【図6】本発明の一実施の形態において、検証方法を示
すフロー図である。
【図7】本発明の一実施の形態において、検証方法を詳
細に示すフロー図である。
【符号の説明】
1 レイアウトエディタ 2 OPC補正・検証装置 3 データベース 21 階層展開部 22 図形演算部 23 補正部 24 図形演算部 25 シミュレーション部 26 比較検証部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H095 BA02 BB01 5B046 AA08 BA04 JA00 JA04 5F064 DD04 HH07 HH09 HH10 HH12 HH14

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 レイアウトパターンを作成するための作
    成手段と、前記作成手段を通して起動し、前記作成手段
    により作成されたレイアウトパターンに対して補正を行
    うための補正手段と、前記作成手段を通して起動し、前
    記補正手段により補正されたレイアウトパターンに対し
    てシミュレーションを行い、前記補正されたレイアウト
    パターンと、対象物に形成されるべき目的のレイアウト
    パターンとの比較検証を行う検証手段とを含み、前記検
    証手段において、前記補正されたレイアウトパターン
    が、前記目的のレイアウトパターンに一致するまで、前
    記補正手段によりレイアウトパターンを補正することを
    特徴とするレイアウト設計支援装置。
  2. 【請求項2】 請求項1記載のレイアウト設計支援装置
    であって、前記補正手段は、プロセス技術者が持つ経験
    的技術を補正ルールとして有することを特徴とするレイ
    アウト設計支援装置。
  3. 【請求項3】 請求項1記載のレイアウト設計支援装置
    であって、前記検証手段は、プロセス技術者が持つ経験
    的技術を検証ルールとして有することを特徴とするレイ
    アウト設計支援装置。
  4. 【請求項4】 請求項1記載のレイアウト設計支援装置
    であって、前記補正手段は、複数の処理手段を有し、前
    記レイアウトパターンのデータを分割し、この各分割さ
    れたデータを指定された前記各処理手段を用いて並列処
    理することを特徴とするレイアウト設計支援装置。
  5. 【請求項5】 請求項1記載のレイアウト設計支援装置
    であって、前記補正手段および前記検証手段を前記作成
    手段の画面上でパラメータを与えて実行し、前記補正手
    段における補正処理・結果と、前記検証手段における検
    証処理・結果とを前記作成手段の画面上で確認すること
    を特徴とするレイアウト設計支援装置。
  6. 【請求項6】 請求項1、2、3、4または5記載のレ
    イアウト設計支援装置であって、前記レイアウト設計支
    援装置は、光近接効果補正手法を用いていることを特徴
    とするレイアウト設計支援装置。
  7. 【請求項7】 レイアウトパターンを作成するための作
    成工程と、前記作成工程を通して起動し、前記作成工程
    により作成されたレイアウトパターンに対して、プロセ
    ス技術者が持つ経験的技術による補正ルールに基づいて
    補正を行うための補正工程と、前記作成工程を通して起
    動し、前記補正工程により補正されたレイアウトパター
    ンに対して、プロセス技術者が持つ経験的技術による検
    証ルールに基づいてシミュレーションを行い、前記補正
    されたレイアウトパターンと、対象物に形成されるべき
    目的のレイアウトパターンとの比較検証を行う検証工程
    とを含み、前記検証工程において、前記補正されたレイ
    アウトパターンが、前記目的のレイアウトパターンに一
    致するまで、前記補正工程によりレイアウトパターンを
    補正するレイアウト設計支援方法を、コンピュータに実
    行させるためのプログラムを記録したことを特徴とする
    コンピュータ読み取り可能な記録媒体。
JP6706599A 1999-03-12 1999-03-12 レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体 Pending JP2000260879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6706599A JP2000260879A (ja) 1999-03-12 1999-03-12 レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6706599A JP2000260879A (ja) 1999-03-12 1999-03-12 レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体

Publications (1)

Publication Number Publication Date
JP2000260879A true JP2000260879A (ja) 2000-09-22

Family

ID=13334084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6706599A Pending JP2000260879A (ja) 1999-03-12 1999-03-12 レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体

Country Status (1)

Country Link
JP (1) JP2000260879A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029392A (ja) * 2001-07-11 2003-01-29 Dainippon Printing Co Ltd 描画用データの作成方法および描画方法
US6952818B2 (en) 2001-11-26 2005-10-04 Kabushiki Kaisha Toshiba Method and system for optical proximity correction
JP2006059348A (ja) * 2004-08-12 2006-03-02 Internatl Business Mach Corp <Ibm> 物理的設計システム及び方法
JP2006085175A (ja) * 2004-09-14 2006-03-30 Kla Tencor Technologies Corp レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
KR100649969B1 (ko) * 2000-12-26 2006-11-27 주식회사 하이닉스반도체 마스크 제작방법
WO2006127408A2 (en) * 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Method and system for increased accuracy for extraction of electrical parameters
US7254804B2 (en) 2003-11-27 2007-08-07 Kabushiki Kaisha Toshiba Method of verifying corrected photomask-pattern results and device for the same
JP2007536564A (ja) * 2004-04-02 2007-12-13 クリア・シェイプ・テクノロジーズ・インコーポレーテッド 集積回路の製造における超解像プロセスのモデル化
KR100887048B1 (ko) 2007-10-31 2009-03-04 주식회사 하이닉스반도체 Opc 자동화 장치 및 이를 이용한 반도체 소자의 제조방법
US7890908B2 (en) 2005-06-24 2011-02-15 Kabushiki Kaisha Toshiba Method for verifying mask pattern data, method for manufacturing mask, mask pattern verification program, and method for manufacturing semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649969B1 (ko) * 2000-12-26 2006-11-27 주식회사 하이닉스반도체 마스크 제작방법
JP2003029392A (ja) * 2001-07-11 2003-01-29 Dainippon Printing Co Ltd 描画用データの作成方法および描画方法
US6952818B2 (en) 2001-11-26 2005-10-04 Kabushiki Kaisha Toshiba Method and system for optical proximity correction
US7254804B2 (en) 2003-11-27 2007-08-07 Kabushiki Kaisha Toshiba Method of verifying corrected photomask-pattern results and device for the same
JP2007536564A (ja) * 2004-04-02 2007-12-13 クリア・シェイプ・テクノロジーズ・インコーポレーテッド 集積回路の製造における超解像プロセスのモデル化
JP4608392B2 (ja) * 2004-08-12 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 物理的設計システム及び方法
JP2006059348A (ja) * 2004-08-12 2006-03-02 Internatl Business Mach Corp <Ibm> 物理的設計システム及び方法
US8473885B2 (en) 2004-08-12 2013-06-25 International Business Machines Corporation Physical design system and method
US8219943B2 (en) 2004-08-12 2012-07-10 International Business Machines Corporation Physical design system and method
JP2006085175A (ja) * 2004-09-14 2006-03-30 Kla Tencor Technologies Corp レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
WO2006127408A3 (en) * 2005-05-20 2007-03-15 Cadence Design Systems Inc Method and system for increased accuracy for extraction of electrical parameters
WO2006127408A2 (en) * 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Method and system for increased accuracy for extraction of electrical parameters
US7890908B2 (en) 2005-06-24 2011-02-15 Kabushiki Kaisha Toshiba Method for verifying mask pattern data, method for manufacturing mask, mask pattern verification program, and method for manufacturing semiconductor device
US8141005B2 (en) 2007-10-31 2012-03-20 Hynix Semiconductor Inc. Apparatus for OPC automation and method for fabricating semiconductor device using the same
KR100887048B1 (ko) 2007-10-31 2009-03-04 주식회사 하이닉스반도체 Opc 자동화 장치 및 이를 이용한 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
JP4822330B2 (ja) 集積化検証および製造適応ツール
JP3343246B1 (ja) 補正の再使用による合理的なicマスク・レイアウトの光学的プロセス補正
US6425113B1 (en) Integrated verification and manufacturability tool
US7412676B2 (en) Integrated OPC verification tool
JP4979142B2 (ja) Icレイアウトの電気特性の計算
US20050076316A1 (en) Design-manufacturing interface via a unified model
US7194725B1 (en) System and method for design rule creation and selection
JP2002026126A (ja) デザインルール作成方法、デザインルール作成システム及び記録媒体
US8103984B1 (en) System and method for compressed design phase contour data
JP2000260879A (ja) レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体
JP2006053248A (ja) 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム
JPH11184064A (ja) フォトマスクパターン設計装置および設計方法ならびにフォトマスクパターン設計プログラムを記録した記録媒体
CN106707681A (zh) 一种增强opc处理精度的方法
JP2004294551A (ja) 光近接効果補正方法、光近接効果補正装置、及びプログラム
US6704695B1 (en) Interactive optical proximity correction design method
JPH10239826A (ja) フォトマスクパターン設計装置およびフォトマスクパターン設計方法
US8423925B1 (en) System and method for compressed post-OPC data
JP2000250960A (ja) 描画装置用データの検証方法およびフォトマスクの製造方法
JP2008250636A (ja) 論理設計支援システム及びプログラム
JP2010135638A (ja) 電子線露光方法
JP5499761B2 (ja) 露光方法及び半導体装置の製造方法
JP2008262162A (ja) 半導体集積回路の設計方法、半導体集積回路の設計装置、記録媒体、およびマスク製造方法
JP2001159809A (ja) マスクパターン設計装置、マスクパターン設計方法およびマスクパターン設計プログラムを格納したコンピュータ読取り可能な記録媒体
JP2786800B2 (ja) パターン配置指示情報の作成方法
JPH09148441A (ja) レイアウト検証方法および装置