JP2006059348A - 物理的設計システム及び方法 - Google Patents

Abstract

【課題】 より低い製造コスト及びリスクにおいて、設計の製造可能性を向上させる、即ち設計段階において意図された／想定された／モデル化された特性を被加工ウェハがより正確に満たせるような設計を与える設計ツール。
【解決手段】 複雑な集積回路（ＩＣ）を設計するための設計システム、ＩＣ設計方法、及びそのプログラム製品である。レイアウトユニットは、部分をグリッド及びグリフ形式で表す回路記述を受け取る。確認ユニットは、設計のグリッド及びグリフ部分を確認する。推敲ユニットは確認された設計から目標レイアウトを生成する。データ準備ユニットはマスク作成のために目標レイアウトを準備する。設計効率を向上させるために、パターン・キャッシング・ユニットは、設計の一部を以前にキャッシュされた結果に選択的に置き換える。
【選択図】 図１

Description

本発明は、集積回路（ＩＣ）及びチップ設計システムに関し、より具体的にはＩＣ及びＩＣチップを設計するためのコンピュータ支援設計（ＣＡＤ）システムに関する。

半導体技術及びチップ製造の進歩は、チップ構造サイズの着実な減少をもたらし、オンチップ回路のスイッチング周波数（回路性能）及びトランジスタの数（回路密度）を増大させてきた。典型的な半導体集積回路（ＩＣ）チップは、回路層が積層された多層ユニットであり、そこでは層構造が互いに重なり合って個々のデバイスを形成し、またデバイスを互いに接続させる。個々の層は通常、半導体製造に適用される周知のフォトリソグラフィ技術を用いて、リソグラフィ式にパターン形成される。通常、チップ設計者は新規なチップの電子的表現又は論理的表現を作成し、これをチップ／回路レイアウトに変換する。チップ／回路レイアウトはマスク形状に変換され、これがフォトリソグラフィ・マスク上にプリントされる。各々のフォトリソグラフィ・マスクは、半導体ウェハにパターン印刷するために用いて、局所的なウェハ特性又はチップ／回路層の１つを定めることができる。

従来、設計及び製造の両方は、設計されたレイアウト及び製造されたウェハ、並びに設計の幾何学的形態をウェハに転写するために用いられるフォトマスクの幾何学的形態が、互いに非常に似ているという想定に基づいて行われてきた。半導体技術が物理的プロセス及び材料の限界を拡張するのに伴って、この想定はもはや妥当性を失っている。結果として、設計、リソグラフィ・パターン処理、及び製造に向けた設計データフローの操作の上で、創造性、努力、及び費用面での増加が必要となってきている。幾つかの場合においては、製造コスト及びリスクのために、従来のレイアウト方法及び補助的なコンピュータ支援設計ツールは、製造可能な設計、即ちその設計において意図された／想定された／モデル化された特性を正確に満たす被加工ウェハを生産するのに適さないものとなってしまった。

従って、レイアウト生成及びレイアウト・チェックのコスト及びリスクを低減し、且つレイアウトデータ準備の効率性を向上させる設計ツールの必要性が存在する。具体的には、より低い製造コスト及びリスクにおいて、設計の製造可能性を向上させるような、即ち設計段階において意図され／想定され／モデル化された特性を被加工ウェハがより正確に満たせるような設計を与える設計ツールの必要性が存在する。

米国特許第５，５１９，６２８号

回路の物理的設計を簡略化することが本発明の１つの目的である。

レイアウト生成及びレイアウト・チェックのコスト及びリスクを低減することが本発明の更に別の目的である。

レイアウトデータ準備の効率性を向上させることが本発明の更に別の目的である。

より低い製造コスト及びリスクにおいて、意図され／想定され／モデル化された設計特性に最終的な被加工ウェハをより正確に一致させ、設計ターゲットを達成することが、本発明の更に別の目的である。

本発明は、複合集積回路（ＩＣ）を設計するための設計システム、ＩＣ設計方法、及びそのプログラムに関する。レイアウト・ユニットが、部分をグリッド及びグリフ形式で表す回路記述ないし回路データを受け取る。チェック・ユニットが、設計の部分のグリッド及びグリフをチェックする。仕上げ（Ｅｌａｂｏｒａｔｉｏｎ）ユニットが、チェックされた設計からターゲット・レイアウトを生成する。データ準備ユニットが、マスク作成のためにターゲット・レイアウトを準備する。設計格納効率を向上させるために、パターン・キャッシング・ユニットが、設計の一部を以前にキャッシュされた結果に選択的に置き換える。

上記の及び他の目的、態様、及び利点は、添付の図面への参照と共に、以下の好ましい実施形態の詳細な説明からより良好に理解されるであろう。

これより添付の図面を参照すると、より具体的には、図１は、本発明の１つの好ましい実施形態による、集積回路（ＩＣ）チップの、プロセスに依存しない物理的設計のフロー１００の簡略な例を示す。典型的な従来の回路設計は、主としてプロセスに依存しない、グリッド及びグリフ表現形式として、物理的設計であるレイアウト生成１１０に供与される。パターン・キャッシング・ユニット１２０は、物理的設計１１０からの特定のグリッド及びグリフ表現即ちレイアウト１３０が、プロセスに依存しない、チップの物理的設計のフロー１００全体を横断して、最適な処理及び作業負荷の低減のために、フロー１００をモニタし、分析する。好ましいレイアウト１３０は、ここではグリッド入りグリフ幾何オブジェクト（Ｌ３ＧＯ）を用いるレイアウトと呼ばれ、Ｌ３ＧＯレイアウトと呼ばれる形式になっている。Ｌ３ＧＯレイアウト１３０は、本質的には従来の設計の拡張である。従来の物理的設計レイアウトは、セル、レイヤーなどで構成され、精密な形状及び位置の指定のために通例として最小製造可能構造（例えば１ｎｍ）より遥かに小さい、１つ又はそれ以上のデータベース単位（ＤＢＵ）で表される座標を持った多角形形状のみによって変換され、表現される。しかしながらＬ３ＧＯレイアウトは、それより遥かに簡略であり、それより遥かに粗いグリッド上に、随意的な従来型の形状を僅かに有するが、主としてＬ３ＧＯ指定のコンポーネント即ちグリッド、グリフ、及び属性を有する。

物理的設計であるレイアウト生成１１０から完成されたＬ３ＧＯレイアウト１３０は、チェック・ユニット１４０において、Ｌ３ＧＯ指定規則の違反についてチェックされ、また他の典型的な物理的設計規則の違反についてチェックされる。チェックの後、チェック済のＬ３ＧＯレイアウトは、仕上げユニット１５０に渡され、該仕上げユニット１５０が、グリッド及びグリフ設計を拡大して特定の選択された技術に合わせた従来型レイアウト形状にし、ターゲット・レイアウト１６０を生成する。ターゲット・レイアウトは、例えば分解能向上技術（ＲＥＴ）及び光学近接効果補正（ＯＰＣ）のような典型的な集積回路（ＩＣ）設計マスク製造用データ準備技術を用いて設計形状を前処理する、データ準備ユニット１７０のようなデータ準備部に渡される。

ここでも、パターン・キャッシング・ユニット１２０は、各ユニット又はユニットの組み合わせについて既出のパターンがないかどうかをモニタし、全体の作業負荷を低減するために、可能である時はいつでも、以前に計算されたキャッシュ済みの結果を既出のパターンと置き換える。具体的には、パターン・キャッシング・ユニット１２０は、設計内のパターンの反復を活用して、特定のＬ３ＧＯレイアウトが要求する全体の計算量及び個々のユニットの計算量を減らすと共に、出力結果を表すのに必要なデータを減らす。特に大規模な設計においては、Ｌ３ＧＯ制約は、ネストされた階層的設計構造に内在する反復性に加えて、設計の多くの局所領域が同一となる可能性を高める。物理的設計は、通例、例えばＲｕｓｓｅｌｌ他に付与され、１９９６年５月２１日付で出願された、「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｆｏｒｍｕｌａｔｉｎｇ Ｓｕｂｓｅｔｓ ｏｆ ａ ｈｉｅｒａｒｃｈｉｃａｌ Ｃｉｒｃｕｉｔ」という名称の特許文献１のような数ある中の１つの既存の技術を用いて部分的にフラット化され、いずれかの階層的反復に対処する。フラット化された設計は、サブグリフのセットへと区分される１つ又はそれ以上のレイヤー上に、グリフの集合を多数持つ。グリフは、行われる計算での、相互作用半径（ＲＯＩ）までの距離におけるグリフ又はグリフの部分の相互作用に基づいて、サブグリフなどに区分することができる。例えばＯＰＣでは通例、ＲＯＩは光学的波長の２倍から３倍である。各サブグリフについて、結果として得られるＲＯＩ近傍のフラット化されたサブグリフ・セットの構成を含むパターンがエンコードされる。以前に処理されたパターンを収めたパターン辞書から各現行サブグリフのパターンを検索することによって、計算を減らすことができる。パターンが見つからなかった場合には、現行サブグリフ及びその周辺パターンの結果が、例えばＯＰＣを用いて計算される。新規パターン結果が、そのパターンをキーとしてパターン辞書に格納され、その結果は全体の出力に加えられる。そうではなくパターンが見つかった場合には、パターン辞書から以前に計算済みの結果が取られ、全体の出力に加えられる。反復頻度の高い反復パターンを、複数のインスタンスを持ったセルとして表すことで、出力データ量を減らすことができる。

図２は、図１のレイアウト作成１１０からの簡略なＬ３ＧＯレイアウト１８０の例を示す。一般に、典型的なＬ３ＧＯレイアウトは、点グリフ１８２（ここでは点とも呼ばれる）、棒グリフ１８４（ここでは棒とも呼ばれる）、及び矩形グリフ１８６（ここでは矩形とも呼ばれる）という主として３つの単純な幾何学様式の形状要素即ちグリフを含む。グリッドは、全てビルトインの製造用グリッドのサブセットである点１８８の規則的な矩形の列である。各グリフはグリッドとの関連で指定され、レイヤーに割当てられる。各グリフには、例えばポリシリコンレベルのグリフがタイミング重視のネットにあることを示すといった設計意図を含む任意の付加情報をもつ属性を割当てることもできる。典型的なＬ３ＧＯレイアウト１３０においては、グリッド及びグリフの各々は特定のセル及びレイヤーを占める。階層的グリフ複製の（例えばネスティングの）規則は、形状に関する通常の慣例に準じる。

点グリフ１８２はグリッド点にある無次元即ち０次元の点であり、通例、例えば接点及びバイアなどの垂直方向の相互接続部に用いられる。棒グリフ１８４は２つのグリッド点の間に引かれた１次元の線分である。通例、棒グリフ１８４はＦＥＴゲート又は相互接続部に用いられる。矩形グリフ１８６はグリッド点に頂点を持つ２次元の軸線が揃えられた矩形であり、通例、拡散領域に用いられる。各Ｌ３ＧＯグリフは、従来型レイアウトにおける多角形形状と同じく、その機能、ウェハ材料などを示す特定の設計レイヤー（例えばＰＯＬＹ、ＤＩＦＦ）上に常駐する。Ｌ３ＧＯレイアウトには、随意的に、より従来型の多角形形状で表される、グリッド及びグリフ制限に従わないコンポーネント（例えばメモリ・ビット・セル及びアナログデバイス）を含めることができる。

Ｌ３ＧＯレイアウト例えば１８０は、レイアウト・チェック１４０に渡される。レイアウトの幾何学的形態を制限することにより、レイアウトの指定及びチェックは、より従来型の設計手法に比べて著しく簡略化される。単純なパターン・マッチング、即ち許容される構成及び許容されない構成から成るパターン・ライブラリに局所グリフ構成をマッチングさせることを用いて、Ｌ３ＧＯレイアウトをチェックすることができる。Ｌ３ＧＯパターンとは、形状要素機能（グリフのタイプ、配向、及び大きさ）の連接的及び離接的な組み合わせである。パターン・マッチングは効率的なサブグラフ同形アルゴリズムを使うことができるという利点を持つ。伝統的な設計手法と異なり、設計規則は、多数の形状要素機能及び複合演算子に基づくこともある複雑で恣意的な幾何学計算により定義される必要はない。

仕上げユニット１５０は、Ｌ３ＧＯレイアウトを、より従来型のレイアウト形状に変換する。仕上げユニットは、最も簡略な形では、点グリフ１８２を、その特定の点グリフ１８２の設計レイヤーに合わせて決めることができる一定の大きさの正方形に変換し、棒グリフ１８４を、一定の幅及び棒グリフの始点グリッド及び終点グリッドに関するオーバーハングの矩形に変換し、矩形グリフ１８６を、頂点グリッド点に関する指定のオーバーハングを持つ矩形に変換する。更に、仕上げユニット１５０は、指定のコンテキストにおける単一のグリフ又は複数のグリフに関してより複雑な変形を行うことができる。例えば、棒グリフ１８４の終点オーバーハングの量は、その特定の棒グリフがポリシリコン・ゲートの終端を表すか、接続ワイヤを表すか、及び／又は他のレイヤー上のグリフ（例えば拡散部、バイア）を表すかに関わらず、同一レイヤー上の近隣グリフとの近接性に基づくものとすることができる。更に、グリフから従来型形状への変換は、重複した接点又はバイアの挿入、及び垂直接続部周辺へのランドパッドの追加といった、何らかの歩留まりを上げるための設計行為（ＤＦＹ）を含むことが可能である。

仕上げユニット１５０からのターゲット・レイアウト１６０は、通例、従来のレイアウト設計フローと適合する形状を含むが、これに仕上げユニット１５０による付加情報が伴う。この付加情報は幾何学的意図を伝え、例えば局所線幅、局所間隔、及び下流プロセスによって許容可能な角部の丸めのような幾何学的パラメータの可変性に対する許容範囲を含む。この幾何学的意図情報は、設計時にグリフの形でより直接的にエンコードされた設計意図を反映する。例えば、ポリシリコン・ゲートを表す棒グリフは、タイミング又はパワーの制約に基づき、許容可能なゲート長（Ｌ_ｅｆｆ）の可変性を伴って表記されることもあろう。この例においては、仕上げ（Ｅｌａｂｏｒａｔｉｏｎ）は、結果として得られる矩形のターゲット形状を表記する線幅の可変性許容範囲へとこれを変換する。下流のプログラム（例えばＯＰＣ）は、幾何学的意図情報を用いて、訂正の生成と表現に用いられる精密度レベルを決定し、マスク作成上の必要条件によって制約を受ける相互排除的な訂正の間のトレードオフを行う。幾つかの既存のＯＰＣプログラムには、間接的であるにせよ、そうした許容範囲情報を表し、利用するための備えがある。

ここでも、仕上げユニット１５０における仕上げの間にチェック１４０に対して、又はＲＥＴ及びＯＰＣと組み合わされた仕上げに対して、又は開始入力がＬ３ＧＯ設計である限りにおいて図１に示した機能のいずれかのシーケンスに対して、パターン・キャッシング・ユニット１２０を適用することが可能であることに注意されたい。よって、例えばＲＥＴ及びＯＰＣと組み合わされた仕上げに対して、そして更に後に続く、元のＬ３ＧＯレイアウト１１０に電気的媒介変数モデルを与えるためのプロセス・シミュレーション及び抽出に対して、パターン・キャッシング・ユニットを適用することが可能である。

図３は、図１の物理的設計フロー１００の例を参照して同一の特性に同一の表記がなされた、本発明の好ましい実施形態によるＬ３ＧＯ設計及び加工データフロー２００のより詳細な例を示す。レイアウト作成即ち設計入力及び編集１１０は、例えばＬ３ＧＯ設計規則２０２によるガイドを受けて好適な設計ツールを実行するいずれかの従来のワークステーション、コンピュータ端末、パーソナルコンピュータなどのグラフィカル・ユーザ・インターフェース（ＧＵＩ）を用いる対話型のものとすることができる。設計ツールは、例えばＬＩＳＰから派生し、Ｃａｄｅｎｃｅ Ｖｉｒｔｕｏｓｏ（商標）レイアウトエディタのために書かれたＳＫＩＬＬプログラミング言語で書かれた拡張機能のような、従来の標準的なレイアウトツールのアプリケーション拡張機能を含むことが好ましい。Ｌ３ＧＯレイアウト１３０は、Ｌ３ＧＯレイアウト１３０が生成される際に、Ｌ３ＧＯ設計規則２０２に対話形式で照らし合わせてチェックされる１４０。入力及び編集が完了すると、最終Ｌ３ＧＯレイアウト１３０がチェックされ１４０、仕上げユニット１５０に送られる。仕上げ規則２０４がＬ３ＧＯレイアウト１３０に適用されて、ターゲット設計１６０が生成される。ターゲット設計１６０は、幾何学的情報、属性、及び／又は特性として、例えばＯｐｅｎＡｃｃｅｓｓのような業界標準形式で供与されるか、或いはＧＤＳＩＩ又はＯＡＳＩＳのようなデータ交換形式で供与されることが好ましい。ターゲット設計１６０は、データ準備１７０に渡される。データ準備１７０は、マスク作成データを用いてターゲット設計形状を変換し、適切なマスク形状２０６にする。マスク形状データ２０６はまず加工装置２０７に送られ、フォトマスクに変換されて、その後ウェハをパターン処理するために用いられる。マスク形状データ２０６は、更にプリント・シミュレーション２０８に渡されて、その形状がどのようにプリントされることになるかを示すウェハ外形２１０を生成することが好ましい。ウェハ外形２１０は、物理的モデル抽出２１２に渡される。Ｌ３ＧＯレイアウトは、ターゲット設計１６０からモデル抽出２１２に至るまで、同じ形式で維持されることが好ましい。モデル抽出２１２はウェハ外形２１０から、設計の回路モデル２１４を生成する。いずれの設計についても、回路モデル２１４は、その設計がしかるべくプリントされるように、また設計タイミング２１６、パワー２１８などといった設計上の保全性を保証するために、検証を行うことができる。パターン・キャッシング・ユニット１２０は、特定の設計について、入力１１０から仕上げユニット１５０、データ準備１７０、シミュレーション２０８、それに続く分析２１４、２１６、２１８、及び最終的にはいずれかのそれに続く分析に至るエンドツーエンドの分析を行うことを可能にする。

主に、Ｌ３ＧＯ規則２０２は、Ｌ３ＧＯ幾何学的形態への設計を制約するグリフ指定の設計規則、グリフを従来型レイアウト形状に関連付ける規則、及び特定の設計に含まれるいずれかの従来型形状をチェックするための規則を含むことが好ましい。よって、Ｌ３ＧＯ規則とは、相対縁部の配置に関係する複雑な不等式に基づいて制約を指定するのではなく、例えばポリシリコン・ゲートは、少なくとも２つのポリシリコンゲート・グリッド点の間に渡る水平な棒でなければならず、且つ他のポリシリコンゲート・グリフからは少なくとも２グリッド・スペースだけ離間されなければならないといった、個々のグリフ及びグリフの局所構成に対する制約である。Ｌ３ＧＯ規則２０２は、従来の設計規則チェッカーによって用いられているようなテキストファイル又は実行セットとすることができる。定義された際には、Ｌ３ＧＯ規則２０２はチェック・ユニット１４０によって内部形式に変換することができる。グリフを、従来型レイアウト形状及び、従来型形状の従来型設計規則に関連付ける規則は、例えばＭｅｎｔｏｒ Ｇｒａｐｈｉｃｓ Ｃａｌｉｂｒｅ（商標）などの従来型形状チェッカーの規則表現を用いて実装することができる。

仕上げ規則２０４は、Ｌ３ＧＯ設計から従来型の形状ベースのターゲット設計１６０への変換を定義する。例えば、ポリシリコンゲート・グリフを単一方向に拡張して、グリフ長さを長さとし、重要なポリシリコンゲート・レベル線幅を幅とする矩形に変えるなどの単純な規則が単一のグリフに適用される。特定のコンテキストに従い、より複雑な規則をグリフ又はグリフの部分に適用することができる。例えば、２グリッド・スペース内に第１の金属レベル・グリフの交差がない場合には、第１の金属レベル線端を延長することができる。別の例においては、第１の金属レベル・グリフが２グリッド・スペース内で並行していない場合には、ドッグボーン型アンカーを追加することができる。更に、グリフ、グリフの部分、幾何学的関係、及び論理結合子のパターンについて、より複雑な規則を指定することができる。例えば、ポリシリコンゲート・グリフと金属レベル・グリフが接点グリフで出会うということが起こった場合のために、ポリシリコン・ゲート形状を第１の金属レベル線に沿って１グリッド分延長し、新たなポリシリコン・ゲート形状端に重複接点形状を追加するといった仕上げ規則を含めることができる。

Ｌ３ＧＯ指定の設計コンポーネントは、Ｌ３ＧＯ特性及び値を既存のデータモデルへと拡張するか、又は新規なタイプの設計オブジェクトを与えるという２つの手法のうち１つを用いて、エンコードされることが好ましい。よって、第１の好ましい手法により、Ｏｐｅｎ Ａｃｃｅｓｓ（ＯＡ）データモデル（特性及び値）の拡張可能メカニズムを用いて、ＯＡの永続的メモリ内記憶域に新規なオブジェクトタイプを追加することができる。これらのオブジェクトタイプは、Ｃ＋＋クラス又はＳＫＩＬＬ（ＬＩＳＰ）データと共にラップされ、操作される。第２の好ましい手法によれば、新しいタイプの設計オブジェクトは、特別な解釈を伴った従来型設計オブジェクトとして表現することができる。例えば、特定のセルにおける特定のレイヤーのグリッドは、そのセルのレイヤー上の直角三角形形状によって表すことができる。直角三角形の底辺はＸピッチであり、高さはＹピッチであり、直角部がグリッドの原点である。点グリフは、例えば１データベース単位の最小半径を持つ円で表すことができる。棒グリフは、例えば両端に２データベース単位の幅を持った線などの最小幅をもつパス又は線オブジェクトで表すことができる。矩形グリフは、グリッド点又は座標上に頂点を持つ従来型の矩形として直接表すことができる。具体的な手法は、Ｌ３ＧＯ設計入力及び編集１１０に用いられる具体的な設計ツールの能力に従って、選択される。

図４は設計入力及び編集１１０、及び具体的にはグリフの追加のフロー図の例を示す。編集１１０は通例、例えば適切に装備されたワークステーション、コンピュータ端末、又はＰＣにおいて、対話式に行われる。設計編集は、セルの選択１１０２で開始し、それが表示され１１０４、次いでセルの中のレイヤーを選択する１１０６。ステップ１１０８において、まだ定められていない場合には、選択されたレイヤーのグリッドが定められる。ステップ１１１０において、新規に定められた又は以前に定められているグリッドが表示される。グリフ・タイプが選択され、ステップ１１１２で付加される。点グリフが選択された場合には、ステップ１１１４ｐにおいてグリッド点が選択される。同様にして、棒タイプが選択された場合には、ステップ１１１４ｓにおいて２つの点が選択されて棒グリフが定められ、及び／又は矩形グリフが選択された場合には、１１１４ｒにおいて、相対する頂点を示す２つの点が選択される。次に、ステップ１１１６ｐ（又は１１１６ｓ又は１１１６ｒ）において、設計に点（棒又は矩形）グリフが付加され、ステップ１１１８においては、セル／レイヤーがＬ３ＧＯ規則２０４に照らしてチェックされる。付加されたグリフが規則チェック１１１８に適合しなかった場合には、除去される。次いで、設計者は、グリフ・タイプの選択１１１２に戻り、別の点グリフ１１１４ｐ、棒グリフ１１１４ｓ、又は矩形グリフ１１１４ｒを選択することが可能となる。そうでなく、１１１８においてグリフがＬ３ＧＯ規則チェックに適合した場合には、１１１２において同じレイヤーに更に多くのグリフを追加することができ、又は１１０６において設計者は編集する別のレイヤーを選択することができ、或いは１１０４において設計者は異なるセルを選択してもよい。加えて、設計者は、グリフの移動、修正、又は削除を含む他の編集アクション１１２０を選択することもできる。設計者がステップ１１０で設計データの入力及び編集を完了すると、Ｌ３ＧＯ設計はチェック１４０に送られる。

パターン・キャッシング・ユニット１２０は、特定の設計を、入力１１０から仕上げユニット１５０、データ準備ユニット１７０、シミュレーション２０８、後続の分析２１４、２１６、２１８、及び最終的には不良限定及び回路限定の歩留まりプログラムをチェックする後続の分析に至るまで、エンドツーエンドで処理することを可能にする。Ｌ３ＧＯチップ・レイアウトは限られたグリッド上の限られたグリフのセットとなることから、完全なエンドツーエンド・チップ処理にかかる追加費用は低減される。従って、Ｌ３ＧＯによって生成されたレイアウトは、（通例大量であるにせよ）有限個の局所構成セットに分解することができる。パターン・キャッシング・ユニット１２０は、Ｌ３ＧＯ設計から始まるいかなる順序のステップのバックグラウンドででも実行できるような一般的なメカニズムを与えるという利点を持つ。

パターン・キャッシング・ユニット１２０は、本質的には、パターン・マッチングにおいて既出の局所構成のＬ３ＧＯ変換キャッシュを、キャッシュ済みのパターン、及びその後の同一の局所構成と組み合わせるものである。よって、パターン・キャッシング・ユニット１２０は、各局所Ｌ３ＧＯ設計フロー／データフロー（例えば図１の１００、図３の２００）近傍動作、例えば仕上げユニット１５０、仕上げユニット１５０及びデータ準備ユニット１７０、データ準備ユニット１７０及びシミュレーション２０８を伴う仕上げユニット１５０などについて、特定の構成が以前に出てきたものであるかどうかを判断する。従って、いずれかの設計のＬ３ＧＯレイアウトは、既出のキャッシュ済みパターンをパターン・キャッシング・ユニットが認識するまで、また認識しない限り、正常に続行する。パターン・キャッシング・ユニット１２０がキャッシュ済みパターンを認識した場合には、全ての設計フロー１００を通過させるのではなく、キャッシュ済みパターンの結果が検索され、フローに組み込まれて、それに対応する近傍がバイパスされる。そうではない場合、パターン・キャッシング・ユニット１２０は、いずれかの未出のパターンを識別し、キャッシュして、局所パターン別に適切にトリムし、索引付けする。反復頻度及び異なるパターンの長さによっては、随意的に単純な使用回数統計を伴うキャッシュは、比較的小規模のものとすることができる。従って、一般に、パターン・キャッシング・ユニットが取る形式は、Ｌ３ＧＯデータフローにおいて用いられる１つ又はそれ以上の特定のツールによって決まる。

図５はパターン・キャッシング・ユニット１２０のために属性付けされた、局所領域２２０におけるグリフ・パターンの表現の例を示す。この実施例においては、局所構成及びパターン・マッチングは下にあるＬ３ＧＯグリッド２２２に基づく。各グリッド縁部例えば２２５は、隣接するグリッド点例えば２２４と２２６の間にわたって延びる。関係のある縁部には占有属性（例えば１又は０）が付加され、その縁部が例えばポリシリコン・ゲート・レイヤー上のＬ３ＧＯ棒グリフ２２８の一部によって占有されているかどうかを示す。占有属性が付加されると、関心ある領域（ＲＯＩ）内の１つの縁部に各ビットが対応する十二ビットのワードを用いてグリッド点２２６をラベル付けすることが可能である。パターン・キャッシング・ユニット１２０は、特定の近傍を通る２つの独立したパスにおいて実行することができ、マッチング・パスに置換パスが続く。近傍を通る第１のパスにおいては、設計内の各固有局所構成につき１つのインスタンスが識別される。近傍を通る第２のパスにおいては、第１のパス結果に実際の処理ステップが適用され、例えば仕上げ及びデータ準備がマスクレイアウトを作成するなどのように、出力が生成される。

図６−図７は、本発明の好ましい１つの実施形態として、この例においては単一の変換ユニット（例えば仕上げユニット１５０）である１つの近隣部に対する２つのパス１２００、１２５０によるパターン・キャッシングの例を示す。図６の第１のパス１２００は、ステップ１２０２において、例えば各入力値をゼロにリセットするなどして、各グリッド点につき、対応する入力に合わせてグリッドマーカー列を初期化することで開始される。次いで、ステップ１２０４において、例えば図５の２２６などの第１のグリッド点が列から選択される。ステップ１２０６において、１２個の周辺縁部に占有属性が割当てられ、選択済みグリッド点が、これらの属性を用いて、例えば１２ビットパターンワードＫとしてラベル付けされる。次にステップ１２０８において、現行パターンワードがキャッシュ済みパターンと比較され、現行パターンワードが既出であるかどうか、即ち現行パターンを表すワードがキャッシュ済みワードと合致するかどうかが判断される。現行パターンワードが合致した場合には、次いでその合致が、特定の近傍をエンコードする現行ビットパターンの結果となる。よって、ステップ１２０４に戻り、好ましくはスキャンライン順に次のグリッド点が選択される。ここでも、ステップ１２０６においていずれかのまだ割当てられていない入力に占有属性が割当てられ、ステップ１２０８において、パターンワードを求めてキャッシュ済みパターンがチェックされる。パターン・キャッシュ内にパターンワードが見つからない場合には、ステップ１２１０においてそのパターンが新規のものとしてマークされ、ステップ１２１２でキャッシュされる。次いで、ステップ１２０４に戻り、次の点が選択される。これはステップ１２０４において全てのグリッド点の検討が済むまで続く。

全てのグリッド点の検討が済むと、設計データを減らして、現行の近傍のマーク済みパターンのみ、即ちそれまでにキャッシュ内のいずれのパターンにも合致しなかったパターンのみにすることができる。従って、ステップ１２１４において開始し、グリッド縁部が選択され、ステップ１２１６において近くのマーカーがないかチェックされる。１つも見つからない場合には、次いでステップ１２１８において選択済み縁部が設計から消去され、ステップ１２１４に戻り、ここでも好ましくはスキャンライン順に次の縁部が選択される。ステップ１２１６においてマーカーが見つかった場合には、その縁部はそのままにしてステップ１２１４に戻り、次の縁部が選択される。ステップ１２１４において全ての縁部が検討された後、ステップ１２２０において編集済み設計が出力され、ステップ１２２２においてパターン・キャッシュが出力されて、近傍における通常の処理に充てられる。ステップ１２２０において編集済み設計を、ステップ１２２２においてキャッシュを出力した後で、マーク済みパターン部分は、それが近傍を横断して現れる際に、例えば仕上げユニット１５０の通常のグリフとして、又は２０８からの通常のウェハ外形として、通常通り処理される。マーカー配列に用いられた記憶域の量を低減するか又は最小化するために、ステップ１２０２−ステップ１２１２のグリッド・マーキングを設計編集ステップ１２１４−１２２２とパイプラインすることができることに注意されたい。

第１のパスに続き、ステップ２２０の結果である編集済み設計が、近傍への入力、即ち所望の１つ又はそれ以上の動作を伴う１つ又はそれ以上の指定のプログラムである。

図７の第２のパス１２５０は、ステップ１２５２において、元のＬ３ＧＯ設計を入力することで開始される。ステップ１２５４においては、指定の１つ又はそれ以上のプログラムにより処理された編集済み設計の結果が取得され、ステップ１２５６においてパターン・キャッシュが取得される。次いで、ステップ１２５８において、配列からグリッド点が選択される。ステップ１２６０において、選択済みグリッド点の１２ビットワードパターンが、グリッドマーカー配列から取得される。ステップ１２６２において、縁部（Ｉ，Ｊ）の近傍をエンコードするパターンＫについてパターン・キャッシュがチェックされる。結果入力から縁部（Ｉ，Ｊ）でＫが最初に発生したことが示された場合には、ステップ１２６４において、この結果は、縁部（Ｉ，Ｊ）の近傍が実際に処理された編集済み設計の一部であったことを示し、従って出力に変化はない。しかしながら、Ｋのキャッシュ参照が、Ｋが（Ｉ，Ｊ）以外の何らかの位置（Ｐ，Ｑ）で最初に発生したことを示した場合には、ステップ１２６６においてその（Ｐ，Ｑ）周辺の出力が（Ｉ，Ｊ）周辺の出力にコピーされる。そうではなく、選択済みワードパターンがキャッシュ済みパターンと合致した場合には、キャッシュ済みパターン結果が結果に挿入される。適切なパターン結果が、必要である場合にステップ１２６８の出力に挿入された際には、ステップ１２５８において、好ましくはスキャンライン順に次のグリッド点が選択される。ステップ１２５８において全てのグリッド点が選択された後で、設計はステップ１２７０において第２のパスを終了する。この実施例においては単一ユニットの近傍について図示され説明されたが、２つのパターン・キャッシング・ステップ１２００、１２５０は、例えばＮｉａｇａｒａのような数ある階層的形状処理メカニズムの中のいずれかと更に組み合わせることが可能であることに注意されたい。例えば上記Ｒｕｓｓｅｌｌ他を参照のこと。よって、そうした階層的設計におけるこうした反復パターンの存在はエンコードを最小にし、そのことにより、全ての固有の反復パターンの組み合わせに関するフラットな設計の最小セットとして、即ち本質的にはより高位の構造レベルのパターン・キャッシングとして、フラットな設計をエンコードすることが可能である。

図８は、本発明の好ましい実施形態により、Ｌ３ＧＯ設計のＬ３ＧＯ指定部分（即ちグリフ）をＬ３ＧＯ規則（例えば図３の２０２）に沿ってチェックすること１４０のフロー図の例を示す。チェック１４０は、設計グリフ・パターンと、随意的に近辺のコンテキスト・グリフとを、各規則のパターン部分に照らしてマッチングする。従って、算術上の頑強性に伴う問題が回避され、種々のアルゴリズム的検索構造及びハッシュ法を用いることでチェック効率を向上させることができる。よって、ステップ１４０２において開始し、選択された技術について、例えば記憶域からＬ３ＧＯ規則２０２が取得される。ステップ１４０４において、Ｌ３ＧＯ規則２０２はグリフ・レイヤーごとにソートされる。ステップ１４０６において、違反規則と任意規則とを区別するために、規則は更にソートされる。任意規則は、他の規則に関係なしに許可される局所パターンを指定する。ステップ１４０８において、各規則に関するコンテキスト・サイズ、即ち他のグリフへの違反又は支持を検出するためにレイアウトが検査されるべき所与のグリフを超える距離が判断される。まず、ステップ１４１０において、チェックのために設計のレイヤーが選択される。次にステップ１４１２において、そのレイヤー上の個々のグリフが選択される。次いで、ステップ１４１４において、規則のうちの最初のものが選択され、ステップ１４１６において、選択済みグリフについて、周辺グリフ及び選択済みグリフの直近にあるいずれかの他の伝統的な形状に対するコンテキストを収集することができる。ステップ１４１８において、選択済みグリフが選択済み規則に照らしてチェックされ、その規則が選択済みグリフ及びそのコンテキストに適用されるかどうかが判断される。適用されない場合、ステップ１４１４に戻り、次の規則が選択される。ステップ１４１８において特定の規則が選択済みグリフ及びそのコンテキストに合致することがわかった場合はいつでも、ステップ１４２０において、その規則がチェックされ、違反規則であるか任意規則であるかどうかが判断される。違反規則であった場合には、ステップ１４２２においてエラーが報告され、ステップ１４１２に戻り、別のグリフが選択される。任意規則であった場合には、ステップ１４１２において、そのコンテキストにおける選択済みグリフが有効と見なされ、チェックはステップ１４１４における次のグリフに進むことができる。

グリフのチェックが済むと、従来型の設計形状及びＬ３ＧＯ設計グリフにおけるそれらの対話は、いずれかの適切な従来型の設計規則チェック（ＤＲＣ）ツールを用いて行うことができる。従来型形状は、Ｌ３ＧＯ形状を棒状又は点状の従来型形状として処理することにより、従来型ＤＲＣツールにおいてＬ３ＧＯ設計グリフに照らしてチェックすることができる。或いは又、従来型形状に対してＬ３ＧＯ準拠表現を与えることもでき（例えば最も小さく閉じている矩形を外方にスナップして設計レベルに適したグリッドにする）、次いでＬ３ＧＯ指定チェックメカニズムを用いて、従来型形状表現がＬ３ＧＯ形状に照らしてチェックされる。例えば設計者が非任意即ち違反規則に抵触するグリフを入力することができないというような、構造レイアウト生成によるシームレスな訂正のために、チェック・ユニット１４０は、Ｌ３ＧＯ入力／編集ユニット１２０のサブユニットであることが好ましい。しかしながら、随意的に、チェック・ユニット１４０は独立したユニットとして動作することもできる。Ｌ３ＧＯレイアウトのチェックが済むと、それは仕上げユニット１５０での仕上げに回される。

図９は、本発明の好ましい実施形態による、仕上げユニット１５０におけるＬ３ＧＯ設計の仕上げ、即ちグリフ・ベースの幾何学的形態を従来型の幾何学的形態に変換するフロー図の例を示す。このことは、棒グリフに肉付けして矩形にし、点グリフを正方形にすることと同様に単純にするか、又は、例えばポリシリコン境界を接点グリフの周りに拡張することのように、より複雑なコンテキスト依存の幾何学的処理を含むことができる。まずステップ１５０２において、選択された技術について仕上げ規則２０４などの仕上げ規則（例えば図３の２０４）が取得され、例えば仕上げ規則２０４はリモートの記憶域にあるテキストファイルとすることができる。一般に、仕上げ規則２０２の各々はパターン及び関連アクションを含む。典型的なパターンは、ベース即ちグリフ又はグリフの一部（例えば端点の一方を含む棒グリフの一部）、及びコンテキスト即ちパターンが合致するためには存在していなければならないグリフ又はグリフの部分のセットを含むことができる。次に、ステップ１５０４において、仕上げ規則は、最も詳細なものから最も詳細でないものまで、パターンの詳細度ごとにソートされる。詳細な規則は、例えば、ポリシリコンゲート・棒グリフの端部が、少なくとも３グリッド・スペース長さに延長され、一致接点部レベル・グリフをもつ少なくとも４グリッド・スペース長さの垂直な第１金属レベル棒グリフと一致すること、などを必要とする場合がある。これと対照的に、最も詳細でない規則は、例えば拡散レイヤー・方形グリフの処理を指定する。ステップ１５０６において、最も詳細な規則が選択される。ステップ１５０８において、設計は、例えばパターン・マッチング・アルゴリズムを用いて、最も詳細なものから最も詳細でないものまでスキャンされ、ステップ１５１０において１つのパターンの１つのインスタンスが見つかるまで、パターンのインスタンスが識別される。ステップ１５１２において、各マッチングについて、対応するアクションが起動され、パターン（恐らくは自由変項）に合致する構造が仕上げられる。仕上げ済み形状が、ターゲット設計１６０の一部として出力され、ステップ１５１４において、パターンのベース部分に対応する、合致するグリフ又はサブグリフが処理済みとしてマークされる。

主として、ターゲット設計１６０は従来型設計と適合し、周知の従来の下流分析及びデータ準備へとシームレスに流れる。仕上げユニット１５０は、幾何学的意図情報を、従来型設計情報への拡張として付加することが好ましい。幾何学的意図情報は、ゲートレベル形状近辺の拡散レベル形状の内角の最大角部丸め半径、又は指定のゲートレベル幅の変動の許容範囲のような、個々の形状又は形状の部分に対する許容範囲及び／又は一般制約を指定する。例えば仕上げユニット１５０は、より高いレベルの設計者意図情報から翻訳された幾何学的意図情報を付加することが可能であり、例えば、ゲート形状を形成するポリシリコン・ゲート・レベル形状を重要でないとしてマークすることによって、対応する従来型のターゲット設計形状の許容範囲をより緩やかにし、公称線幅の増大をもたらすことが可能である。また、幾何学的意図情報は、業界標準属性及び／又は特性として、又はデータ交換形式で、供与されることが好ましい。こうした業界標準属性又はデータ交換形式を用いることにより、形状全体に適用される設計意図を直接指定することができ、例えばポリシリコン・ゲート・レベル形状のどの部分がゲートを形成し、どの部分がポリ相互接続部であるかを判断することがより容易となり得る。加えて、形状の部分についての設計意図をエンコードすることが可能であり、例えば或る形状の特定の縁部の幾何学的許容範囲は、その縁部に付けられた数的許容範囲として、その形状の縁部の連続順序によるか、又は例えば端点を定めることによって幾何学的に、のいずれかによって表すことができる。

データ準備１７０は、ターゲット形状及び設計意図情報からマスク形状を派生させる。パターン・キャッシング・ユニット１２０によって処理されないいずれかのパターンについて、形状変形アプリケーションの集合がターゲット形状に適用され、ターゲット技術プロセス及び材料の種々の側面を補正する。１つの好ましい実施形態においては、Ｍｅｎｔｏｒ Ｃａｌｉｂｒｅのような業界標準ソフトウェアツールが、例えば交互位相シフトマスク生成及び光学近接効果補正のような好適な周知のデータ準備技術を実装する。幾何学的情報は、マスク形状２０６を作るのに十分なだけ準備されたターゲット形状に、ここでも業界標準属性及び／又は特性として、或いは標準的データ交換形式で、付加される。マスク形状２０６の幾何学的情報は、ターゲット形状の幾何学的意図情報と同様のマスク意図情報を含むことが好ましい。マスク書き込み及び検査に要求される正確さがより低くなることから、マスク意図情報はマスク作成の時間とコストを低減する。

シミュレーション２０８は、物理的構造が最終的にどのように、指定のプロセスにより製造されるウェハ上に（ウェハ外形２１０として）プリントされるかを予測する。シミュレーション２０８においては通例、以前にシミュレートされたキャッシュ済みパターンが取得されるか、又は好ましくは同じ業界標準ソフトウェアツールを用いて新規のシミュレーションが作成される。シミュレーション２０８は、公称ウェハ形状を正確に予測し、またスルードーズ、スルーフォーカスの変化などのような、下にあるシステム効果変数への相関を含む、そうした形状の変化を予測する。ウェハ外形２１０は、例えば個々の形状に又は全レイヤーに結合させることができる特性を増補された標準的設計表現又はデータ交換形式を用いて、予期された最終被加工材料形状を表す幾何学的形状である。典型的なそうした増補特性は、各ウェハ外形形状のプロセス変動条件への対応を示す。この変化情報は、例えば公称外形及び許容範囲情報に一括されるのではなく明示的に維持されることが好ましい。よって、変化の間の詳細な相関は、下流の分析プログラムに利用可能である。

抽出２１２及び回路モデル２１４は、例えばスイッチング時間、出力損失２１８、不良及び雑音感度などの意味をなす電子的パラメータへとウェハ外形２１０（及びその変形）を変換して、レイアウト設計者に又はレイアウト作成プログラムの中で検討させる、多数の周知の分析プロセスの適用を含む。具体的には、抽出は、例えばデバイス・スイッチング時間及び相互接続伝搬時間２１６のような、派生された特定の１つ又はそれ以上のパラメータに従う回路モデル表現を与える。例えば、デバイス・スイッチング時間及び相互接続伝搬時間２１６は、ＡｓｓｕｒａＲＣＸ（商標）のような業界標準抽出ソフトウェアツールを用いて計算することができる。また、垂直相互接続不良感度などの他の特性については、業界標準の形状処理ソフトウェアツールに基づく、その目的のためのアプリケーションを用いてもよい。

Ｌ３ＧＯ設計規則は、グリッド及びグリフの許可されたパターン及び非許可のパターンの非常に単純なセットとして表現でき、規則をチェックするために用いられる機能に関するいかなる詳細も省略されるという利点を持つ。Ｌ３ＧＯレイアウトは、例えば細い経路（例えば最小値以下の線）で棒を、小型（例えば最小値以下）の正方形で点をというように従来型形状を用いてグリフを適切に表現することによって、従来型の設計ツールにより作成することができる。更に、殆どのレイアウトエディタはレイアウト編集環境のカスタマイズを供与しており、Ｌ３ＧＯレイアウトの入力を簡略にする。例えば、編集をカスタマイズして、従来通りの形状近似を使わずに、棒及び点の直接入力を可能にすることができる。また、レイアウト編集環境を選択して、強制的にグリフをレイアウトグリッドと適切に整合させることができる。随意的に、構築レイアウトによる訂正のために、レイアウト編集環境にパターンベースの設計規則チェックを組み込み、そのことにより独立したチェックステップを除去することができる。加えて、Ｌ３ＧＯレイアウトはグリフ及び粗いグリッドによって高度に制限されていることから、グリッド・ルーティングが相互接続部レイアウトを図式的ネットリストから自動生成するのとほぼ同じやり方で、図式的表現から直接Ｌ３ＧＯレイアウトを生成することができる。グリフに付与された特性はデバイス及び接続部に関する意図を伝えることから、結果として、他のやり方の場合には設計意図を曖昧にしかねない小型の幾何学的詳細を表現する必要はなくなる。

加えて、典型的な従来の技術に基づく設計システムとは異なり、Ｌ３ＧＯ設計は１つの技術から次の技術に移行するコストを減ずる。Ｌ３ＧＯ規則は小規模なプロセス変更の影響を受けず、多くの設計に関してグリッド及び棒レベルの表現もまたそうである。殆どの規模の小さなプロセス変更はいかなる対応するＬ３ＧＯ規則の変更も必要とせず、仕上げ及びその後の自動処理ステップに任せることが可能である。事実、Ｌ３ＧＯグリッド及び棒表現は１つの技術から次の技術へといかなる設計変更もなしにシームレスに移行することから、幾つかのＬ３ＧＯレイアウトは、完全に技術非依存とすることができる。技術間の移行による、設計に対するいずれかの物理的変更は、仕上げプロセス及びデータ準備に影響することがあり得る。シミュレーションは、単純に新規のプロセスモデルを使うことにより、アップデートが可能である。

また、パターン・キャッシング・ユニットは、非常に詳細なＬ３ＧＯレイアウトを、プロセス・シミュレーションとその結果得られるモデルの精密度に寄与する設計詳細レベルの分析とを通じて、効果的に処理する。いずれの反復パターンに関する計算結果も反復的に使用される一方、いずれのパターンの計算も一度しか行わなくてよいことから、パターン・キャッシング・ユニットはＬ３ＧＯレイアウト及び他の計算集約的ステップのデータ準備実行時間を劇的に減らす。このことはまた、出力データ量を減らし、同時にその後の計算（例えばマスク分割）をより効率的にする。別個のレイアウト（即ち設計空間）の数が非常に減らされることから、Ｌ３ＧＯ設計は大規模な設計に通常内在する不快な驚きを顕著に減らす。十分に設計空間を減らすことで、少なくとも特定の設計のＬ３ＧＯ部分に関しては、全ての局所レイアウト構成を検査して驚きを発見し、除去することができる。

本発明を好ましい実施形態との関係で説明してきたが、本発明は添付の特許請求の範囲の精神及び範囲内での修正を伴って実施できることを当業者は認識するであろう。

本発明の１つの好ましい実施形態による、集積回路（ＩＣ）チップの、プロセスに依存しない物理的設計のフローの簡略な例である。 例えばレイアウト作成からの簡略なＬ３ＧＯレイアウトである。 Ｌ３ＧＯ設計及び加工データフローのより詳細な例である。 設計入力及び編集、具体的にはグリフの付加のフロー図の例である。 パターン・キャッシング・ユニット用に属性付けされた、局所領域におけるグリフ・パターンの表現の例である。 仕上げユニットなどの単一の変換ユニットである１つの近傍に対する、２つのパスによるパターン・キャッシングの例である。 仕上げユニットなどの単一の変換ユニットである１つの近傍に対する、２つのパスによるパターン・キャッシングの例である。 Ｌ３ＧＯレイアウトのＬ３ＧＯ指定部分（即ちグリフ）を、Ｌ３ＧＯ規則に沿ってチェックするフロー図の例である。 仕上げユニットにおけるＬ３ＧＯレイアウトの仕上げ、即ちグリフ・ベースの幾何学的形態を従来型の幾何学的形態に変換するフロー図の例である。

符号の説明

１１０：レイアウト作成
１２０：パターン・キャッシング・ユニット
１３０：Ｌ３ＧＯレイアウト
１４０：チェック
１５０：仕上げユニット
１６０：ターゲット・レイアウト
１７０：データ準備

Claims (86)

1. 設計システムであって、
   集積回路（ＩＣ）設計の回路データを受け取り、かつ前記ＩＣ設計の部分をグリッド及びグリフ形式で表すレイアウト・ユニットと、
   前記部分のグリッド及びグリフをチェックするチェック・ユニットと、
   前記グリッド及びグリフのチェック済み部分の各々からターゲット・レイアウトを生成する仕上げユニットと、
   前記ターゲット・レイアウトをマスク作成用レイアウトとして準備するデータ準備ユニットと、
   以前に処理されてキャッシュ済みのパターンの結果を、前記グリッド及びグリフの少なくとも一部分で、選択的に置換するパターン・キャッシング・ユニットと
   を含む、設計システム。
2. 前記グリッド及びグリフ形式のグリフが、点グリフ、棒グリフ、及び方形グリフを含む、請求項１に記載の設計システム。
3. 前記チェック・ユニットが、
   グリッド及びグリフ設計規則を格納する規則記憶域と、
   前記グリッド及びグリフ設計規則をソートするソータと、
   チェックのためにグリフを選択するグリフ選択手段と、
   選択された前記グリフが選択された前記グリッド及びグリフ設計規則の１つと適合するか比較する規則チェッカーと、
   前記比較の結果を示すための手段と、
   を含む、請求項２に記載の設計システム。
4. 前記チェック・ユニットが、
   設計レイヤーを選択する手段と、
   前記選択された設計レイヤー上のグリフを選択する手段と、
   チェックのために前記グリッド及びグリフ設計規則の１つを選択する手段と、
   を含む、請求項３に記載の設計システム。
5. 前記比較の結果を示すための手段が、前記グリッド及びグリフ設計規則の選択された１つへの違反に応答するエラー表示を与える、請求項３に記載の設計システム。
6. 前記選択された１つが違反規則であり、前記エラー表示は、任意規則の違反については与えられない、請求項５に記載の設計システム。
7. 前記格納されたグリッド及びグリフ設計規則が、設計形状とのグリフ対話を支配する規則を含み、前記チェック・ユニットがさらに、
   前記グリッド及びグリフ設計規則の各々のコンテキスト・サイズを判断し、且つ周辺の設計形状を識別するためのコンテキスト判断手段と、
   前記選択されたグリフの前記コンテキスト・サイズを収集するコンテキスト収集手段と、
   をさらに含む、請求項３に記載の設計システム。
8. 前記チェック・ユニットが、設計形状とのグリフ対話を支配する前記規則に照らして、収集された前記コンテキストをチェックする、請求項７に記載の設計システム。
9. 前記仕上げユニットが、
   仕上げ規則を格納する規則記憶域と、
   前記仕上げ規則をソートする規則ソータと、
   グリフが前記仕上げ規則のいずれかと合致するかをチェックする規則チェッカーと、
   前記仕上げ規則の中の合致した１つに応答してグリフを拡張する手段と、
   を含む、請求項２に記載の設計システム。
10. 前記ソータが、前記仕上げ規則を最も詳細なものから最も詳細でないものまでソートする、請求項９に記載の設計システム。
11. 前記仕上げユニットがさらに、前記拡張されたグリフの各々及び拡張部分グリフを処理済みとしてマークするためのグリフ・マーキング手段を含む、請求項９に記載の設計システム。
12. 前記パターン・キャッシング・ユニットが、
    前記以前に処理済みのパターンの結果を格納するパターン記憶域と、
    前記ＩＣ設計の中の設計パターンを、前記以前に処理済みのパターンの１つに対応するものとして識別するキャッシュ済みパターン認識ユニットと、
    前記識別された設計パターンを前記格納された結果に置換する手段と、
    を含む、請求項２に記載の設計システム。
13. 前記キャッシュ済みパターン認識ユニットが、
    前記ＩＣ設計の各グリフの周辺の領域をスキャンして、前記以前に処理済みのパターンの１つと合致するパターンを探すためのパターン・スキャン手段と、
    合致しないパターンの各々のグリッド位置をマークするためのグリッド・マーキング手段と、
    前記ＩＣ設計を合致しないパターンに低減するための設計データ低減手段と、
    を含む、請求項１２に記載の設計システム。
14. 前記パターン・スキャン手段が、
    各グリッド点をスキャンし、前記各グリッド点におけるパターンをチェックするためのパターン突き止め手段と、
    前記突き止められたパターンの各々をエンコードするためのエンコード手段と、
    前記エンコードされたパターンの各々と前記以前に処理済みのパターンとの合致を比較するためのパターン・マッチング手段と、
    を含む、請求項１３に記載の設計システム。
15. 前記パターン・キャッシング・ユニットが、
    各グリッド縁部が合致しないパターンの直近にあるかどうかを判断するための縁部選択手段と、
    前記縁部選択手段に応答してグリッド縁部を選択的に除去する手段と、
    をさらに含む、請求項１４に記載の設計システム。
16. 回路設計を対話形式で受け取り、該回路設計を前記レイアウト・ユニットに与える対話型設計ユニットをさらに備え、前記対話型設計ユニットが、
    編集のためにセル・レイアウトを選択する手段と、
    選択された前記セル・レイアウトをグリッド環境の中に位置決めするための手段と、
    前記選択されたセル・レイアウトにグリフを付加する手段と、
    を含む、請求項２に記載の設計システム。
17. 前記編集のためにセル・レイアウトを選択する手段が、
    前記セル・レイアウトを選択する手段と、
    前記選択されたセル・レイアウトを表示する手段と、
    前記選択されたセル・レイアウトのレイヤーを選択する手段と、
    を含む、請求項１６に記載の設計システム。
18. 前記グリフを付加する手段が、
    グリフ・タイプを選択する手段と、
    グリッド点を選択し、該選択されたグリッド点に前記選択されたタイプのグリフを付加する手段と、
    を含む、請求項１６に記載の設計システム。
19. 前記対話型設計ユニットが、
    グリフ挙動規則を格納する規則記憶域と、
    前記付加されたグリフの各々が前記グリフ挙動規則と適合するかチェックするための規則チェッカーと、
    をさらに含む、請求項１６に記載の設計システム。
20. 準備された前記ターゲットレイアウトからマスク形状を生成するマスク形状生成ユニットと、
    生成された前記マスク形状からウェハ外形を生成するシミュレーション・ユニットと、
    生成された前記ウェハ外形から回路モデルを抽出する抽出ユニットと、
    前記回路モデルから、期待されるＩＣ電子的パラメータを生成するモデリング・ユニットと、
    をさらに含む、請求項１６に記載の設計システム。
21. 前記パターン・キャッシング・ユニットが、前記マスク形状生成ユニット、前記シミュレーション・ユニット、前記抽出ユニット、及び前記モデリング・ユニットを横断する前記ＩＣをさらにモニタする、請求項２０に記載の設計システム。
22. レイアウト設計から回路物理的分析まで設計フローについて集積回路（ＩＣ）設計をモニタし、前記ＩＣ設計の一部を、以前に処理されてキャッシュ済みのパターンの結果と選択的に置き換えるパターン・キャッシング・ユニットであって、
    以前に処理済みのパターンの結果を格納するパターン記憶域と、
    前記ＩＣ設計の中の設計パターンを、前記以前に処理済みのパターンのうちの少なくとも１つに対応するものとして識別するキャッシュ済みパターン認識手段と、
    前記識別された設計パターンを前記格納された結果に置換する手段と、
    を含むパターン・キャッシング・ユニット。
23. 前記キャッシュ済みパターン認識手段が、
    前記ＩＣ設計の各グリフの周辺の領域をスキャンして、前記以前に処理済みのパターンの１つと合致するパターンを探すためのパターン・スキャン手段と、
    合致しないパターンの各々のグリッド位置をマークするためのグリッド・マーキング手段と、
    前記ＩＣ設計を合致しないパターンに低減するための設計データ低減手段と、
    を含む、請求項２２に記載のパターン・キャッシング・ユニット。
24. 前記パターン・スキャン手段が、
    各グリッド点をスキャンし、該スキャンされた各グリッド点におけるパターンをチェックするためのパターン突き止め手段と、
    前記突き止められたパターンの各々をエンコードするためのエンコード手段と、
    前記エンコードされたパターンの各々と前記以前に処理済みのパターンとの合致があるか比較するためのパターン・マッチング手段と、
    を含む、請求項２３に記載のパターン・キャッシング・ユニット。
25. 各グリッド縁部が合致しないパターンの直近にあるかどうかを判断するための縁部選択手段と、
    前記縁部選択手段に応答してグリッド縁部を選択的に除去する手段と、
    をさらに含む、請求項２２に記載のパターン・キャッシング・ユニット。
26. 集積回路（ＩＣ）設計を対話形式で受け取る対話型設計ユニットであって、前記ＩＣ設計の部分はグリッド及びグリフ形式で表されており、
    編集のためにセル・レイアウトを選択する手段と、
    選択された前記セル・レイアウトをグリッド環境の中に位置決めするための手段と、
    前記選択されたセル・レイアウトにグリフを付加する手段と、
    を含む対話型設計ユニット。
27. 前記編集のためにセル・レイアウトを選択する手段が、
    前記セル・レイアウトを選択する手段と、
    前記選択されたセル・レイアウトを表示する手段と、
    前記選択されたセル・レイアウトのレイヤーを選択する手段と、
    を含む、請求項２６に記載の設計システム。
28. 前記選択されたセル・レイアウトを位置決めする手段が、
    前記グリッドを定める手段と、
    前記グリッド内の前記選択されたセルを表示する手段と、
    を含む、請求項２６に記載の設計システム。
29. 前記グリフを付加する手段が、
    グリフ・タイプを選択する手段と、
    グリッド点を選択し、該選択されたグリッド点に前記選択されたタイプのグリフを付加する手段と、
    を含む、請求項２６に記載の設計システム。
30. 前記対話型設計ユニットが、
    グリフ挙動規則を格納するグリフ挙動規則記憶域と、
    前記付加されたグリフの各々が前記グリフ挙動規則と適合するかチェックする手段と、
    をさらに含む、請求項２６に記載の設計システム。
31. 集積回路（ＩＣ）設計からグリッド及びグリフ形式で表されたターゲット・レイアウトを生成する仕上げユニットであって、
    仕上げ規則を格納する仕上げ規則記憶域と、
    前記仕上げ規則をソートする規則ソータと、
    グリフが前記仕上げ規則のいずれかと合致するかをチェックし、合致するグリフが前記仕上げ規則の中の合致した１つに応答して拡張されるチェック・ユニットと、
    を含む仕上げユニット。
32. 前記ソータが詳細度に基づいて前記仕上げ規則をソートする、請求項３１に記載の仕上げユニット。
33. 前記ソータが前記仕上げ規則を最も詳細なものから最も詳細でないものまでソートする、請求項３２に記載の仕上げユニット。
34. 前記仕上げが、前記拡張されたグリフの各々及び拡張部分グリフを処理済みとしてマークする、請求項３１に記載の仕上げユニット。
35. グリッド及びグリフ形式で表された集積回路（ＩＣ）の設計を対話形式でチェックし、前記ＩＣ設計をチェックするチェック・ユニットであって、
    グリッド及びグリフ設計規則を格納する設計規則記憶域と、
    前記グリッド及びグリフ設計規則をソートする規則ソータと、
    チェックのためにグリフを選択し、前記選択されたグリフが前記選択されたグリッド及びグリフ設計規則の少なくとも１つと適合するかをチェックする形状チェッカーと、
    前記形状チェッカーの結果に応答してチェック済みグリフをマークするグリフ・マーキング・ユニットと、
    を含むチェック・ユニット。
36. 前記規則ソータが前記グリッド及びグリフ設計規則をサブジェクトごとにソートする、請求項３５に記載のチェック・ユニット。
37. 前記形状チェッカーが、
    １つの設計レイヤー上の１つのグリフを選択するグリフ・セレクタと、
    チェックのために前記グリッド及びグリフ設計規則から少なくとも１つを選択する規則セレクタと、
    を含む、請求項３５に記載のチェック・ユニット。
38. 前記格納されたグリッド及びグリフ設計規則が違反規則及び任意規則を含み、前記グリフ・マーキング・ユニットが、前記違反規則の１つの違反についてのエラーを表示する、請求項３５に記載のチェック・ユニット。
39. 前記チェックユニットがさらに、前記グリッド及びグリフ設計規則の各々のコンテキスト・サイズを判断し、かつ前記選択されたグリフの各々の前記コンテキスト・サイズを収集する、コンテキスト収集機能を含む、請求項３５に記載のチェックユニット。
40. 前記格納されたグリッド及びグリフ設計規則が、設計形状とのグリフ対話を支配する規則を含み、前記コンテキスト収集機能が、周辺の設計形状を識別する、請求項３９に記載のチェック・ユニット。
41. 前記形状チェッカーが、設計形状とのグリフ対話を支配する前記規則に照らして、収集された前記コンテキストをチェックする、請求項４０に記載のチェック・ユニット。
42. 集積回路（ＩＣ）設計のためのコンピュータで実行可能なコンピュータ・プログラムであって、前記コンピュータ・プログラムは、コンピュータ可読プログラムコードを有し、前記コンピュータ可読プログラムコードは、
    集積回路（ＩＣ）設計の回路データを受け取り、前記ＩＣ設計の部分をグリッド及びグリフ形式で表すためのコンピュータ可読プログラムコード手段と、
    表された前記部分のグリッド及びグリフ部分をチェックするためのコンピュータ可読プログラムコード手段と、
    前記部分のチェック済みの各々１つからターゲット・レイアウトを生成するためのコンピュータ可読プログラムコード手段と、
    前記ターゲット・レイアウトをマスクに変換するためのコンピュータ可読プログラムコード手段と、
    前記部分を、以前に処理されてキャッシュ済みのパターンの結果でもって、選択的に置換するコンピュータ可読プログラムコード手段と
    含む、コンピュータ・プログラム。
43. 前記グリッド及びグリフ形式のグリフが、点グリフ、棒グリフ、及び方形グリフを含む、請求項４２に記載のコンピュータ・プログラム。
44. 前記チェックするためのコンピュータ可読プログラムコード手段が、
    格納されたグリッド及びグリフ設計規則を取得するためのコンピュータ可読プログラムコード手段と、
    前記グリッド及びグリフ設計規則をソートするためのコンピュータ可読プログラムコード手段と、
    チェックのためにグリフを選択するためのコンピュータ可読プログラムコード手段と、
    前記選択されたグリフが前記選択されたグリッド及びグリフ設計規則の１つと適合するか比較するためのコンピュータ可読プログラムコード手段と、
    前記比較の結果を示すためのコンピュータ可読プログラムコード手段と、
    を含む、請求項４２に記載のコンピュータ・プログラム。
45. 前記グリフを選択するための前記コンピュータ可読プログラムコード手段が
    設計レイヤーを選択するためのコンピュータ可読プログラムコード手段と、
    前記選択された設計レイヤー上のグリフを選択するためのコンピュータ可読プログラムコード手段と、
    チェックのために前記グリッド及びグリフ設計規則のうちの１つを選択するためのコンピュータ可読プログラムコード手段と、
    を含む、請求項４４に記載のコンピュータ・プログラム。
46. 前記比較の結果を示すためのコンピュータ可読プログラムコード手段が、１つの格納された前記グリッド及びグリフ設計規則に違反したと判断してエラーを示す、請求項４４に記載のコンピュータ・プログラム。
47. 前記比較の結果を示すためのコンピュータ可読プログラムコード手段が、前記グリッド及びグリフ設計任意規則の違反を選択的に無視する、請求項４６に記載のコンピュータ・プログラム。
48. 前記チェックするための前記コンピュータ可読プログラムコード手段が
    前記グリッド及びグリフ設計規則の各々のコンテキスト・サイズを判断するためのコンピュータ可読プログラムコード手段と、
    前記選択されたグリフの前記コンテキスト・サイズを収集するためのコンピュータ可読プログラムコード手段と
    をさらに含む、請求項４２に記載のコンピュータ・プログラム。
49. チェックするためのコンピュータ可読プログラムコード手段が、設計形状とのグリフ対話を支配する前記グリッド及びグリフ設計規則の１つに応答して、収集されたコンテキスト・サイズを設計形状とのグリフ対話を支配する前記規則に照らしてチェックし、前記コンテキスト・サイズを判断するためのコンピュータ可読プログラムコード手段が、周辺の設計形状を識別する、請求項４８に記載のコンピュータ・プログラム。
50. 前記ターゲット・レイアウトを生成するための前記コンピュータ可読プログラムコード手段が、
    格納された仕上げ規則を取得するためのコンピュータ可読プログラムコード手段と、
    前記取得された仕上げ規則をソートするためのコンピュータ可読プログラムコード手段と、
    グリフが選択された前記取得された仕上げ規則のいずれかと合致するかをチェックするためのコンピュータ可読プログラムコード手段と、
    前記仕上げ規則の中の合致したものに応答してグリフを拡張するためのコンピュータ可読プログラムコード手段と、
    を含む、請求項４２に記載のコンピュータ・プログラム。
51. ソートするためのコンピュータ可読プログラムコード手段が、前記仕上げ規則を最も詳細なものから最も詳細でないものまでソートする、請求項５０に記載のコンピュータ・プログラム。
52. 前記ターゲット・レイアウトを生成するための前記コンピュータ可読プログラムコード手段が、前記拡張されたグリフの各々を処理済みとしてマークするためのコンピュータ可読プログラムコード手段をさらに含む、請求項５０に記載のコンピュータ・プログラム。
53. 前記部分の１つを選択的に置き換えるための前記コンピュータ可読プログラムコード手段が、
    以前に処理済みのパターンの結果をパターン記憶域から取得するためのコンピュータ可読プログラムコード手段と、
    前記ＩＣ設計の中の設計パターンを、前記以前に処理済みのパターンの１つに対応するものとして識別するためのコンピュータ可読プログラムコード手段と、
    前記識別された設計パターンを前記処理済みのパターンの結果に置換するためのコンピュータ可読プログラムコード手段と、
    を含む、請求項４２に記載のコンピュータ・プログラム。
54. 前記設計パターンを識別するためのコンピュータ可読プログラムコード手段が、
    前記ＩＣ設計の各グリフの周辺の領域をスキャンして前記以前に処理済みのパターンの１つと合致するパターンを探すためのコンピュータ可読プログラムコード手段と、
    合致しないパターンの各々のグリッド位置をマークするためのコンピュータ可読プログラムコード手段と、
    前記ＩＣ設計を合致しないパターンに低減するためのコンピュータ可読プログラムコード手段と、
    を含む、請求項５３に記載のコンピュータ・プログラム。
55. 前記各グリフの周辺の領域をスキャンするためのコンピュータ可読プログラムコード手段が、
    各グリッド点をスキャンし、前記各グリッド点におけるパターンをチェックするためのコンピュータ可読プログラムコード手段と、
    突き止められた前記パターンの各々をエンコードするためのコンピュータ可読プログラムコード手段と、
    前記エンコードされたパターンの各々と前記以前に処理済みのパターンとの合致を比較するためのコンピュータ可読プログラムコード手段と、
    を含む、請求項５４に記載のコンピュータ・プログラム。
56. 前記部分の１つを選択的に置き換えるための前記コンピュータ可読プログラムコード手段が、
    合致しないパターンの直近にある各グリッド縁部をマークするためのコンピュータ可読プログラムコード手段と、
    マークされていないグリッド縁部を選択的に除去するためのコンピュータ可読プログラムコード手段と、
    を含む、請求項５５に記載のコンピュータ・プログラム。
57. 前記回路データを受け取るための前記コンピュータ可読プログラムコード手段が、回路設計を対話形式で受け取り、前記回路設計のグリッド及びグリフ表現を与えるためのコンピュータ可読プログラムコード手段を含む、請求項４２に記載のコンピュータ・プログラム。
58. 前記回路設計を対話形式で受け取るための前記コンピュータ可読プログラムコード手段が、
    編集のためにセル・レイアウト選択を受け取るためのコンピュータ可読プログラムコード手段と、
    グリッド選択を受け取るためのコンピュータ可読プログラムコード手段であって、前記グリッド選択の中で前記セル・レイアウト選択が選定されるコンピュータ可読プログラムコード手段と、
    前記セル・レイアウト選択にグリフを付加するためのコンピュータ可読プログラムコード手段と、
    を含む、請求項５７に記載のコンピュータ・プログラム。
59. 前記セル・レイアウト選択を受け取るための前記コンピュータ可読プログラムコード手段が、
    セル選択入力に応答して前記セル・レイアウトを選択するためのコンピュータ可読プログラムコード手段と、
    前記選択されたセル・レイアウトを表示させるためのコンピュータ可読プログラムコード手段と、
    前記選択されたセル・レイアウトのレイヤーを選択するためのコンピュータ可読プログラムコード手段と、
    を含む、請求項５８に記載のコンピュータ・プログラム。
60. グリフを付加するための前記コンピュータ可読プログラムコード手段がグリフ・タイプ及びグリッド点を選択する手段を含む、請求項５８に記載のコンピュータ・プログラム。
61. 前記回路データを受け取るための前記コンピュータ可読プログラムコード手段が、
    格納されたグリフ挙動規則を取得するためのコンピュータ可読プログラムコード手段と、
    付加されたグリフの各々が前記グリフ挙動規則と適合するかチェックするためのコンピュータ可読プログラムコード手段と、
    をさらに含む請求項５８に記載のコンピュータ・プログラム。
62. 前記ターゲット・レイアウトをマスクへと変換するための前記コンピュータ可読プログラムコード手段が、
    準備された前記ターゲット・レイアウトからマスク形状を生成するためのコンピュータ可読プログラムコード手段と、
    生成された前記マスク形状からウェハ外形を生成するためのコンピュータ可読プログラムコード手段と、
    生成された前記ウェハ外形から回路モデルを抽出するためのコンピュータ可読プログラムコード手段と、
    前記回路モデルから期待されるＩＣ電子的パラメータを生成するためのコンピュータ可読プログラムコード手段と、
    を含む請求項４２に記載のコンピュータ・プログラム。
63. 集積回路（ＩＣ）の設計方法であって、
    ａ）少なくとも１つの回路がグリッド入りグリフ幾何オブジェクト（Ｌ３ＧＯ）形式を用いたレイアウトであり、前記少なくとも１つの回路が前記Ｌ３ＧＯ形式のグリッド上に設置されたグリフとして表される、回路設計を入力するステップと、
    ｂ）前記回路設計のＬ３ＧＯ部分がＬ３ＧＯ規則と適合するか、及び回路が既出のＬ３ＧＯパターンに合致するかをチェックするステップと、
    ｃ）前記チェックされたＬ３ＧＯ部分からターゲット・レイアウトを生成し、キャッシュされたターゲット・レイアウト結果が前記既出のＬ３ＧＯパターンと合致する前記Ｌ３ＧＯ部分の１つに置換されるステップと、
    ｄ）前記ターゲット・レイアウトからマスクを生成し、それにキャッシュされたマスクパターン結果が含められるステップと、
    を含む、集積回路（ＩＣ）の設計方法。
64. 前記ａ）の回路設計を入力するステップが、
    ｉ）１つのＬ３ＧＯ回路のセル・レイヤーを選択するステップと、
    ｉｉ）選択された前記セル・レイヤーのグリッドを定めるステップと、
    ｉｉｉ）前記セル・レイヤーに付加されるグリフを選択するステップと
    ｉｖ）少なくとも１つのグリッド点を選択し、該少なくとも１つのグリッド点に前記選択されたグリフが付加され、前記付加されたグリフの各々が前記Ｌ３ＧＯ規則に照らしてチェックされるステップと、
    を含む、請求項６３に記載のＩＣ設計方法。
65. 前記ｉ）のセル・レイヤーを選択するステップが、
    Ａ）前記１つのＬ３ＧＯ回路を含むセルを選択するステップと、
    Ｂ）選択された前記セルを表示するステップと、
    Ｃ）表示された前記セルのレイヤーを選択するステップと、
    を含む、請求項６４に記載のＩＣ設計方法。
66. 前記グリッドが以前に定められている場合、その以前に定められているグリッドが、前記ｉｉ）のグリッドを定めるステップにおいて前記グリッドを定める、請求項６４に記載のＩＣ設計方法。
67. 前記ステップｉｉｉ）で選択される前記グリフが、点グリフ、棒グリフ、及び方形グリフからなるグリフの群から選択される、請求項６４に記載のＩＣ設計方法。
68. 前記ステップｉｉｉ）が、前記選択された点グリフの各々に関して単一のグリッド点を選択し、前記選択された棒グリフの各々及び前記選択された方形グリフの各々に関して２つのグリッド点を選択することを含む、請求項６７に記載のＩＣ設計方法。
69. ｖ）前記ステップｉ）のＣ）に戻り、全てのレイヤーが選択されるまで、前記表示されたセルから別のセル・レイヤーを選択するステップと、
    ｖｉ）全てのレイヤーが選択された時に、前記１つのＬ３ＧＯ回路として別のＬ３ＧＯ回路を選択し、前記ステップｉ）のＡ）に戻るステップと、
    をさらに含む、請求項６５に記載のＩＣ設計方法。
70. 前記ｂ）のＬ３ＧＯ部分をチェックするステップが、
    ｉ）前記Ｌ３ＧＯ規則の各々のコンテキスト・サイズを判断するステップと、
    ｉｉ）セル・レイヤーのグリフを選択するステップと、
    ｉｉｉ）前記グリフを、前記コンテキスト・サイズ内の前記Ｌ３ＧＯ規則の各々と合致するか、最後の前記Ｌ３ＧＯ規則がチェックされるまで繰り返しチェックするステップと、
    ｉｖ）前記最後のＬ３ＧＯ規則がチェックされた時に、前記最後のグリフが選択されるまで前記ステップｉｉ）に戻るステップと、
    ｖ）前記最後のグリフが選択された時に、別のセル・レイヤーを選択して前記ステップｉｉ）に戻るステップと、
    を含む、請求項６３に記載のＩＣ設計方法。
71. 前記ｉ）のコンテキスト・サイズを判断するステップの前に、
    ｉ１）前記Ｌ３ＧＯ規則をソートするステップ、
    をさらに含む、請求項７０に記載のＩＣ設計方法。
72. 前記ｉ１）の前記Ｌ３ＧＯ設計規則をソートするステップが、
    Ａ）前記Ｌ３ＧＯ規則をサブジェクトごとにソートするステップと、
    Ｂ）部分的にソートされた前記Ｌ３ＧＯ規則を違反の許容可能性ごとにソートするステップと、
    を含む、請求項７０に記載のＩＣ設計方法。
73. 前記ｉｉｉ）の繰り返しチェックするステップが、
    Ａ）ソートされた前記Ｌ３ＧＯ設計規則の１つをソート順に選択するステップと、
    Ｂ）前記コンテキスト・サイズを収集するステップと、
    Ｃ）前記選択されたＬ３ＧＯ設計規則と合致するか前記グリフをチェックするステップと、
    Ｄ）いずれかの合致する前記グリフをエラーとして又は許容可能としてマークするステップと、
    を含む、請求項７０に記載のＩＣ設計方法。
74. 前記ステップｉｉｉ）のステップＣ）で合致しないいずれかのグリフのために、前記ステップＡ）に戻って、前記ソートされたＬ３ＧＯ設計規則から次の１つを選択することを含む、請求項７３に記載のＩＣ設計方法。
75. 前記ｃ）のターゲット・レイアウトを生成するステップが、
    ｉ）グリフ拡張を支配する仕上げ規則を選択するステップと、
    ｉｉ）前記回路設計のグリフをスキャンして、前記選択された仕上げ規則の適用のためにグリフを識別するステップと、
    ｉｉｉ）前記選択された仕上げ規則を各識別された１つの前記グリフに適用するステップと、
    ｉｖ）各識別された１つの前記グリフを処理済みとしてマークするステップと、
    を含む、請求項６３に記載のＩＣ設計方法。
76. 前記ｉ）の仕上げ規則を選択するステップが、
    Ａ）仕上げ規則を最も詳細なものから最も詳細でないものまでソートすることと、
    Ｂ）前記仕上げ規則のうち最も詳細な１つを選択することと、
    を含む、請求項７５に記載のＩＣ設計方法。
77. 前記ｃ）のターゲット・レイアウトを生成するステップが、ステップｉ）−ステップｉｖ）を繰り返し、全ての仕上げ規則が選択され終わるまで、前記仕上げ規則の各々がソート順に選択されることを含む、請求項７６に記載のＩＣ設計方法。
78. 前記ｃ）のターゲット・レイアウトを生成するステップにおいて、前記グリフ及びサブグリフに前記仕上げ規則が適用される、請求項７７に記載のＩＣ設計方法。
79. 前記ｄ）のターゲット・レイアウトから前記マスクを生成するステップが、
    ｉ）マスク形状生成のために前記ターゲット・レイアウトを準備するステップと、
    ｉｉ）準備された前記ターゲット・レイアウトからマスク形状データを生成するステップと、
    ｉｉｉ）前記マスク形状データからウェハ外形を生成するステップと、
    ｉｖ）前記ウェハ外形から回路モデルを生成するステップと、
    を含む、請求項６３に記載のＩＣ設計方法。
80. 各ステップ（ａ）−ステップ（ｆ）において、前記既出のＬ３ＧＯパターンを含む既出のパターンがないか前記回路設計をモニタすることと、前記ステップの各々において、また前記ステップの組み合わせにおいて、前記既出のパターンが出てきた時にはいつでも既出のパターンの前記キャッシュ済み結果を与えることと、をさらに含む請求項７９に記載のＩＣ設計方法。
81. ａ）前記回路設計に既出のグリフ・パターンがないか、回路設計の中のグリフ・パターンをモニタすることと、
    ｂ）識別された前記既出のグリフ・パターンを以前に判断済みの結果と置き換えることと、
    を含むＩＣ設計方法。
82. 前記ａ）のグリフ・パターンをモニタするステップが
    ｉ）グリッド及びグリフ設計の中の各々のグリッド点について、グリフ占有を表示するグリフ・パターンをエンコードするステップと、
    ｉｉ）各エンコードされた前記表示を、前記グリフ・パターンに対応するキャッシュ済みのエンコードされた表示に照らしてチェックするステップと、
    ｉｉｉ）合致しない前記グリッド点の各々について隣接縁部の各々をマークするステップと、
    ｉｖ）前記グリッド及びグリフ設計から、マークされた前記グリッド点の隣接でないいずれかの縁部を除去するステップと、
    を含む、請求項８１に記載のＩＣ設計方法。
83. ｉ）のエンコードするステップが、グリフの隣接縁部との交点を示すパターンをエンコードすることを含む、請求項８２に記載のＩＣ設計方法。
84. 前記エンコードされたパターンが、選択された前記グリッド点における、１２の前記隣接縁部とのグリフの交点を示す１２ビット・パターンである、請求項８３に記載のＩＣ設計方法。
85. 前記ｂ）の識別された前記既出のグリフ・パターンを置き換えるステップが、
    ｉ）１つの前記グリッド点を選択するステップと、
    ｉｉ）選択された前記グリッド点の近傍にある残りの前記縁部について、前記選択されたグリッド点におけるパターンの前記エンコードが、以前に選択済みの前記グリッド点における以前にチェック済みのパターンと合致するかをチェックするステップと、
    ｉｉｉ）前記選択されたグリッド点における前記以前にチェック済みのパターンの結果と置換するステップと、
    を含む、請求項８２に記載のＩＣ設計方法。
86. 前記ステップｂ）のｉ）−（ｉｉｉ）を、全てのグリッド点が選択されるまで繰り返すことをさらに含む、請求項８５に記載のＩＣ設計方法。

Images