JP2004240801A - 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法 - Google Patents
半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法 Download PDFInfo
- Publication number
- JP2004240801A JP2004240801A JP2003030376A JP2003030376A JP2004240801A JP 2004240801 A JP2004240801 A JP 2004240801A JP 2003030376 A JP2003030376 A JP 2003030376A JP 2003030376 A JP2003030376 A JP 2003030376A JP 2004240801 A JP2004240801 A JP 2004240801A
- Authority
- JP
- Japan
- Prior art keywords
- parasitic capacitance
- wiring pattern
- dummy wiring
- pattern
- extracting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】フィルメタルを有する半導体集積回路に対して、回路解析精度を維持しつつ、回路解析時間の削減を図った半導体集積回路の寄生容量抽出装置を得る。
【解決手段】電磁界解析手段１１は最終的に、配線パターンライブラリ３２中のフィルメタルパターンを高誘電率の絶縁体に置換し、該絶縁体に付随する寄生容量の寄生容量値とフィルメタルパターンとを対応づけた寄生容量値情報を容量値データベース３３に蓄積する。回帰分析手段１２はフィルメタルパターン及びそれに関連する寸法情報から寄生容量値を導き出すための回帰式情報を回帰式データベース３６に蓄積する。寄生容量抽出手段１３は、レイアウトパターンデータ３４及び抽出ルール３５に基づき、フィルメタルパターンに関連した寸法情報に回帰式情報の回帰式を適用しながら、置換絶縁体に付随する寄生容量の寄生容量値を求め寄生容量情報３７を出力する。
【選択図】 図６
【解決手段】電磁界解析手段１１は最終的に、配線パターンライブラリ３２中のフィルメタルパターンを高誘電率の絶縁体に置換し、該絶縁体に付随する寄生容量の寄生容量値とフィルメタルパターンとを対応づけた寄生容量値情報を容量値データベース３３に蓄積する。回帰分析手段１２はフィルメタルパターン及びそれに関連する寸法情報から寄生容量値を導き出すための回帰式情報を回帰式データベース３６に蓄積する。寄生容量抽出手段１３は、レイアウトパターンデータ３４及び抽出ルール３５に基づき、フィルメタルパターンに関連した寸法情報に回帰式情報の回帰式を適用しながら、置換絶縁体に付随する寄生容量の寄生容量値を求め寄生容量情報３７を出力する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
この発明は半導体集積回路の寄生容量抽出方法に関し、特にダミー配線（以下、「フィルメタル」と称す）を有する半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法に関する。
【０００２】
【従来の技術】
フィルメタルを有する半導体集積回路の寄生容量抽出方法として特許文献１に開示された方法がある。この方法は、半導体集積回路レイアウトの配線混雑度を算出し、この配線混雑度と半導体集積回路の配線領域にダミー配線が配置される配線混雑度とを比較して、配線混雑度を算出した配線領域が、ダミー配線が配置される配線領域であるか否かを判定し、ダミー配線が配置されると判定された配線領域に対して、ダミー配線が配置された場合の回路レイアウトを想定し、この想定された回路レイアウトを含む半導体集積回路レイアウトから寄生容量を抽出する方法である。
【０００３】
【特許文献１】
特開２００２−１４９７３９号公報
【０００４】
【発明が解決しようとする課題】
従来の半導体集積回路の寄生容量抽出方法は以上のように行われているため、以下の（１），（２）で示す問題点があった。
【０００５】
（１） フィルメタルが挿入されたレイアウトから寄生容量を抽出した場合、回路網のノード数及び素子数の増大を招き、回路解析時間が増大する。
【０００６】
（２） フィルメタルを挿入した場合、フィルメタルの抽出時あるいは回路解析の前処理時において、フィルメタルのノードと接地レベルとの間に大きな抵抗を挿入することにより回路解析を可能としたが、現実には存在しないフィルメタルにおける電荷の流入及び流出により過渡解析の精度低下を招いていた。
【０００７】
この発明は上記問題点を解決するためになされたもので、フィルメタルを有する半導体集積回路を対象とし、回路解析精度を維持しつつ、回路解析時間の削減を図った半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る請求項１記載の寄生容量抽出装置は、ダミー配線パターンモデルを含む多層構造の配線パターンを規定した配線パターンライブラリから前記ダミー配線パターンモデルを抽出し、該ダミー配線パターンモデルを置換絶縁体に置換し、前記置換絶縁体に付随する寄生容量の寄生容量値を前記ダミー配線パターンモデルに対応させた寄生容量値情報を求める寄生容量値情報算出手段を備え、前記置換絶縁体は、前記ダミー配線パターンモデルから他の層の配線パターンを絶縁分離する層間絶縁膜の誘電率よりも高い誘電率を有し、寄生容量抽出対象の半導体集積回路を規定するレイアウトパターンデータ及び前記ダミー配線パターン抽出用の抽出ルールを受け、前記レイアウトパターンデータから前記ダミー配線パターンを抽出し、前記寄生容量値情報に関連した情報に基づき、抽出した前記ダミー配線パターンに対応する寄生容量値を抽出する寄生容量抽出手段をさらに備えている。
【０００９】
この発明に係る請求項６記載の半導体集積回路の寄生容量抽出方法は、（ａ） 多層構造の配線パターン及びダミー配線パターンを含む寄生容量抽出対象の半導体集積回路のレイアウト構造を規定したレイアウトパターンデータを受け、該レイアウトパターンデータから前記ダミー配線パターンを抽出するステップと、（ｂ） 前記ダミー配線パターンを置換絶縁体に置換するステップとを備え、前記置換絶縁体は、前記ダミー配線パターンから他の層の配線パターンを絶縁分離する層間絶縁膜の誘電率よりも高い誘電率を有し、（ｃ） 前記置換絶縁体に置き換えられた前記レイアウトパターンデータによって規定される回路に基づき、前記置換絶縁体に付随する寄生容量の寄生容量値を抽出するステップをさらに備えている。
【００１０】
【発明の実施の形態】
＜前提技術＞
まず、本発明の理解を容易にするため、前提技術であるフィルメタル挿入について説明する。半導体集積回路へのフィルメタル挿入は、マスク作成の前段階において配線密度の均一化等を目的として行われる。このフィルメタルは、高集積化された半導体集積回路内の個別素子と異なり、他の素子から電気的に分離されている。このフィルメタルには、配線容量及び配線抵抗等に代表される寄生素子が付随する。
【００１１】
図１４はフィルメタル多層構造を示す断面図である。同図の例では、３層構造の最上層に配線要素Ｌ１、最下層に配線要素Ｌ２、中間層にダミーの配線要素であるフィルメタル要素ｆ１〜ｆ３を形成している。
【００１２】
図１５は図１４の構造による寄生容量形成状況を示す説明図である。図１６は図１５で示した寄生容量を含めた配線要素Ｌ１，Ｌ２間の等価回路を示す回路図である。これらの図に示すように、配線要素Ｌ１とフィルメタル要素ｆ１〜ｆ３（図１６ではノードとして示す）それぞれとの間に寄生容量Ｃ１１〜Ｃ１３が形成され、配線要素Ｌ２とフィルメタル要素ｆ１〜ｆ３それぞれとの間に寄生容量Ｃ２１〜Ｃ２３が形成される。また、フィルメタル要素ｆ１，ｆ２間に寄生容量ＣＣ１２が形成され、フィルメタル要素ｆ２，ｆ３間に寄生容量ＣＣ２３が形成される。
【００１３】
このように、配線間にフィルメタルを挿入することにより、多くの寄生容量が発生するため、前述した（１）の問題点が生じる。フィルメタルは配線混雑度の低い箇所に数μ角で非常に多数配置（数十万〜数百万個）されている。
【００１４】
したがって、全てのフィルメタルに付随する寄生容量を抽出し、フィルメタルにこれらの寄生容量を含めた回路網が最終的に生成されることになる。この回路網をＳＰＩＣＥ等の回路シミュレーションで過渡解析を行う場合、（１）の問題点は非常に大きなものとなっている。
【００１５】
図１７はフィルメタル要素の抵抗補間処理例を示す説明図である。同図に示すように、フィルメタル要素ｆ１〜ｆ３は接地レベルへ直流で導通する経路をもたないため、ＳＰＩＣＥ系の過渡解析を行えない。この問題を回避すべく、フィルメタル要素ｆ１〜ｆ３と接地レベル間に抵抗値の大きな抵抗Ｒ１〜Ｒ３を挿入している。しかしながら、抵抗Ｒ１〜Ｒ３を挿入した場合、フィルメタルにおける電荷の流入及び流出により、過渡解析の精度低下を招くという（２）の問題点が生じていた。すなわち、フィルメタルと接地レベルとの間に値の大きな抵抗を挿入すると実際の半導体集積回路よりも過大に寄生容量を見積もってしまうため、実際の半導体集積回路の精度を正確に見積もれないという問題があった。また、抵抗Ｒ１〜Ｒ３を挿入する分、前述した（１）の問題点を増長させてしまう。
【００１６】
＜実施の形態１＞
図１はフィルメタル部分と配線との間に寄生容量の状態を示す説明図である。フィルメタル要素ｆ１は配線要素Ｌ１，Ｌ２と絶縁分離すべく、フィルメタル要素ｆ１，配線要素Ｌ１間に絶縁層１が介挿され、フィルメタル要素ｆ１，配線要素Ｌ２間に絶縁層２が介挿される。
【００１７】
したがって、前提技術で説明したように、配線要素Ｌ１，絶縁層１及びフィルメタル要素ｆ１によって寄生容量Ｃ１１が形成され、配線要素Ｌ２，絶縁層２及びフィルメタル要素ｆ１によって寄生容量Ｃ１２が形成される。なお、絶縁層１の誘電率が誘電率ε１、絶縁層２の誘電率が誘電率ε２であり、寄生容量Ｃ１１，Ｃ１２の寄生容量値は誘電率ε１，誘電率ε２等によって決定される（以降、説明の都合上、寄生容量Ｃ１１，Ｃ１２の容量値をそのままＣ１１，Ｃ１２とする。）。その結果、配線要素Ｌ１，Ｌ２間の容量ＣＬ１の容量値は、｛Ｃ１１＋Ｃ１２｝となる。フィルメタル挿入時は前述したように接地レベルとの間に抵抗値の大きな抵抗をさらに挿入するため、上記（２）の問題が生じるのは既に述べた通りである。
【００１８】
一方、フィルメタル要素ｆ１は導体である配線材料で形成されるため内部は等電位であり、フィルメタル要素ｆ１の電場Ｅｆの大きさは“０”となる。
【００１９】
図２は実施の形態１による半導体集積回路の寄生容量抽出方法におけるフィルメタル置換処理を示す説明図である。同図に示すように、図１のフィルメタル要素ｆ１を置換絶縁体３に置き換えている。その結果、寄生容量Ｃ１１，Ｃ１２に代わって、配線要素Ｌ１，配線要素Ｌ２間に絶縁層１，置換絶縁体３，及び絶縁層２が介挿された寄生容量ＣＬ２が構成される。
【００２０】
置換絶縁体３は、絶縁層１，２の誘電率ε１，ε２に比べて十分大きい誘電率ε３（比誘電率が１００以上）を有している。したがって、置換絶縁体３は金属と同様に電界を打ち消す作用が大きいため、フィルメタル要素ｆ１の場合に比べて電束密度εＥの保存により、置換絶縁体３中の電場Ｅ３はほぼ“０”となり、実質的にフィルメタルが存在した場合と等価な電界が得られる。
【００２１】
すなわち、絶縁層１、絶縁層２及び絶縁層３の誘電率をε１ ，ε２，及びε３、電場をＥ１，Ｅ２及びＥ３としたとき、ε１Ｅ１＝ε２Ｅ２＝ε３Ｅ３の関係が成立し、ε３＞＞ε１，ε２が成立するため、電場Ｅ３がほぼ“０”となる。
【００２２】
その結果、図３の等価回路に示すように、フィルメタル要素ｆ１を置換絶縁体３に置き換えた後は、配線要素Ｌ１，Ｌ２のノードＮ１，Ｎ２間に１つの寄生容量ＣＬ２のみが形成されることになり、寄生容量ＣＬ２の容量値は（Ｃ１１＋Ｃ１２）となる。
【００２３】
図４は図１の寄生容量Ｃ１１，Ｃ１２からなる等価回路を示す回路図である。同図に示すように、配線要素Ｌ１，Ｌ２のノードＮ１，Ｎ２間に寄生容量Ｃ１１，Ｃ１２が直列に接続され、寄生容量Ｃ１１，Ｃ１２間のノードＮ３がフィルメタル要素ｆ１となる。
【００２４】
図３と図４との比較から明らかなように両者は回路的に等価である。さらに、フィルメタル要素ｆ１を置換絶縁体３に置き換えることによりフィルメタル要素ｆ１が存在しなくなるため、寄生容量数を２から１に減少させるとともに、ノード数も３から２に減少させることができる。
【００２５】
また、置換絶縁体３に置換後の構成は、図１７で示したような高抵抗値の抵抗の挿入は必要なくなるため、その分、回路解析精度が向上する。
【００２６】
図５は実施の形態１による半導体集積回路の寄生容量抽出方法を示すフローチャートである。
【００２７】
同図を参照して、ステップＳ１で半導体集積回路を規定するレイアウトパターン等の情報からフィルメタルパターン（ダミー配線パターン）を抽出する。そして、ステップＳ２で抽出したフィルメタルパターンを置換絶縁体に置換する。その後、ステップＳ３で置換絶縁体に置換後の半導体集積回路に基づき、置換絶縁体３に付随した寄生容量の寄生容量値を抽出する。
【００２８】
このように、実施の形態１では、フィルメタルパターンを置換絶縁体に置換した半導体集積回路に対して寄生容量（値）の抽出を行うため、前述したように寄生容量数及びノード数を大幅に削減することができ、寄生容量の解析時間を含む回路解析時間を大幅に削減することができる。また、置換絶縁体に置換前後の半導体集積回路の等価性は維持されるため、寄生容量の解析精度を含む回路解析精度を劣化させることはない。
【００２９】
＜実施の形態２＞
図６はこの発明の実施の形態２である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【００３０】
同図に示すように、電磁界解析手段１１は配線縦構造情報３１及び配線パターンライブラリ３２の情報を受ける。
【００３１】
配線パターンライブラリ３２には多くのバリエーションの配線パターンが予め登録されており、配線パターンにはフィルメタルパターンも含まれる。配線縦構造情報３１には寄生容量抽出対象となる半導体集積回路が用いる各配線層の厚さ、酸化膜等の層間絶縁層の誘電率等の実際の製造プロセスにおける配線の縦構造を規定する情報である。
【００３２】
以下、図１４を例に挙げて、配線縦構造情報３１と配線パターンライブラリ３２の一例を説明する。配線パターンライブラリ３２は、配線要素Ｌ２を含む第１層配線パターン、フィルメタル要素ｆ１〜ｆ３を含む第２層配線パターン、配線要素Ｌ１を含む第３層配線パターンが多様な組合せで登録されており、通常の配線パターンとフィルメタルパターンとを識別する情報も付加されている。一方、配線縦構造情報３１は、配線要素Ｌ１，Ｌ２及びフィルメタル要素ｆ１〜ｆ３の膜厚、配線要素Ｌ１，Ｌ２とフィルメタル要素ｆ１〜ｆ３との間の層間絶縁膜の膜厚、誘電率等の情報を意味する。
【００３３】
したがって配線縦構造情報３１及び配線パターンライブラリ３２より得られる情報により、電磁界解析手段１１は、フィルメタルパターンを含む配線パターンの３次元構造を正確に認識することができる。
【００３４】
電磁界解析手段１１は配線縦構造情報３１及び配線パターンライブラリ３２の情報に基づき電磁解析を行い、フィルメタルパターンを高誘電率の絶縁体に置換し、最終的に、フィルメタルパターンを高誘電率の絶縁体に置換して求めた、当該絶縁体に付随する寄生容量の寄生容量値と、配線パターンライブラリ３２中のフィルメタルパターン（モデル）とを対応づけた寄生容量値情報を容量値データベース３３に蓄積する。このように、電磁界解析手段１１は寄生容量値情報算出手段として機能する。
【００３５】
例えば、図１４に示すような配線要素Ｌ１，Ｌ２及びフィルメタル要素ｆ１の３次元構造が認識されると、図３に示すような寄生容量ＣＬ２の寄生容量値を上記図１４で示す３次元レイアウト構造に対応させて寄生容量値情報が電磁界解析手段１１によって生成される。
【００３６】
回帰分析手段１２は容量値データベース３３に蓄積された寄生容量値情報に基づき回帰分析を行い、フィルメタルパターン及びそれに関連する配線パターンより得られる配線長、配線幅及び配線間隔等の（モデル）寸法情報から寄生容量値を導き出すための回帰式情報を回帰式データベース３６に蓄積する。
【００３７】
寄生容量抽出手段１３はレイアウトパターンデータ３４、抽出ルール３５及び回帰式データベース３６の回帰式情報を受ける。
【００３８】
レイアウトパターンデータ３４はフィルメタルパターンを含んだ寄生容量抽出対象となる半導体集積回路のレイアウトパターンを規定するデータである。抽出ルール３５はレイアウトパターンデータ３４で規定されるレイアウトパターンに対応した回路接続情報及びフィルメタルパターンの抽出ルールを規定している。すなわち、抽出ルール３５は、接続ピン（入出力ピン）の位置、配線接続情報、及び半導体集積回路の構成要素の位置、寸法、形状、種類等を回路情報として規定する。なお、半導体集積回路の構成要素としては、デバイス、金属層（配線層）、ビアホール等がある。抽出ルール３５は、さらに、上記回路接続情報に基づきフィルメタルパターンを抽出するためのルールが規定されている。
【００３９】
寄生容量抽出手段１３は、レイアウトパターンデータ３４及び抽出ルール３５に基づきフィルメタルパターンを抽出しながら、フィルメタルパターンに関連したパターンの配線幅及び配線間隔等の寸法情報に回帰式情報の回帰式を適用しながら、置換絶縁体に付随する寄生容量の寄生容量値を求めて寄生容量情報３７を出力する。寄生容量抽出手段１３の処理は例えばプログラムをコンピュータ等で実行させることにより実現する。
【００４０】
図７は実施の形態２の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【００４１】
まず、ステップＳ１１で、電磁界解析手段１１は、配線縦構造情報３１及び配線パターンライブラリ３２に登録されたレイアウトパターンに基づき、予め設定していた電磁界アルゴリズムに従って電磁界解析を行い、フィルメタルパターンのような、電場の大きさが“０”となるパターンを抽出する。例えば、図１４で示すフィルメタル要素ｆ１〜ｆ３が、抽出されたフィルメタルパターン（モデル）に相当する。
【００４２】
そして、ステップＳ１２で、電磁界解析手段１１は、フィルメタルパターン（モデル）を高誘電率の絶縁層に置換する。置換した状態のレイアウトパターンにおける寄生容量値を算出して容量値データベース３３に登録する。なお、配線パターンライブラリ３２は多種多様な配線パターンが登録されている。例えば、図１４の例では、配線要素Ｌ１，Ｌ２及びフィルメタル要素ｆ１〜ｆ３それぞれの配線幅、配線長、フィルメタル要素ｆ１，ｆ２間、ｆ２，ｆ３間の間隔等を違えながら多様な配線パターンが登録されており、多様な配線パターン中のフィルメタルパターン（モデル）それぞれに対応する形で寄生容量値が求められる。
【００４３】
その後、ステップＳ１３で、回帰分析手段１２は、容量値データベース３３より得られる寄生容量値に基づき回帰分析を行い、多層配線の影響、配線の形状、寸法及び位置の影響等を含む（モデル）寸法情報に基づく回帰式を得、回帰式情報を回帰式データベース３６に登録する。
【００４４】
そして、ステップＳ１４で、寄生容量抽出手段１３は、フィルメタルパターン挿入済みのレイアウトパターンデータ３４、抽出ルール３５及び回帰式データベース３６からの回帰情報に基づき、レイアウトパターンデータ３４から抽出ルール３５に基づきフィルメタルパターンを抽出し、抽出したフィルメタルパターンに関連するパターンの寸法情報に回帰式情報を適宜適用して寄生容量値を含む寄生容量情報３７を得る。その結果、抽出したフィルメタルパターンに対応して置換絶縁体に付随する寄生容量及び寄生容量値が得られる。
【００４５】
このように、実施の形態２では、最終的にフィルメタルパターンを置換絶縁体に置換した半導体集積回路に対して寄生容量（値）の抽出を行うことになるため、実施の形態１と同様、寄生容量の解析時間を含む回路解析時間を大幅に削減することができる。
【００４６】
実施の形態２では、上述した実施の形態１と同様の効果に加えて以下の効果を奏する。寄生容量抽出手段１３は、レイアウトパターンデータ３４及び抽出ルール３５に基づきフィルメタルパターンに関連した寸法情報を求め、回帰式情報中の（モデル）寸法情報を参照して、レイアウト部分情報に対応した寄生容量値を抽出するため、パターン照合を行うことない分、高速に寄生容量値を抽出することができる。
【００４７】
さらに、レイアウトパターンデータ３４には、フィルメタルパターンが既に挿入されているため、レイアウトパターンにフィルメタルパターンを挿入する処理分の時間短縮化を図ることができる。
【００４８】
＜実施の形態３＞
図８はこの発明の実施の形態３である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。なお、図６と同様の部分については同一の参照符号を付しその説明を適宜省略する。
【００４９】
同図に示すように、フィルメタルパターン挿入手段１４はフィルメタルパターン未挿入のレイアウトパターンデータ３８及びフィルメタル挿入基準情報３９を受ける。フィルメタル挿入基準情報３９はフィルメタルパターンの形状、寸法、形成間隔及び種類等、フィルメタル挿入基準を規定する情報を含んでいる。レイアウトパターンデータ３８は実施の形態２で用いたレイアウトパターンデータ３４からフィルメタルパターンを規定するデータを除いたデータを意味する。
【００５０】
フィルメタルパターン挿入手段１４は、レイアウトパターンデータ３８から配線パターンの密度を算出し、該配線パターン密度に合致したフィルメタル挿入基準をフィルメタル挿入基準情報３９から抽出し、抽出したフィルメタル挿入基準に基づきフィルメタルパターンを挿入したデータを得る。その結果、フィルメタルパターン挿入前のレイアウトパターンデータ３８にフィルメタルパターンが追加挿入されることにより、フィルメタルパターン挿入済みのレイアウトパターンデータ３４と等価なパターンとなる。
【００５１】
寄生容量抽出手段１３はフィルメタルパターン挿入手段１４によってフィルメタルパターンが追加挿入されたレイアウトパターンデータ３８、抽出ルール３５及び回帰式データベース３６に基づき、実施の形態２と同様に寄生容量情報３７を出力する。なお、他の構成は図実施の形態２と同様であるため、説明を省略する。
【００５２】
図９は実施の形態３の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【００５３】
ステップＳ２１〜Ｓ２３の処理は、図７で示した実施の形態２のステップＳ１１〜Ｓ１３と同様であるため、説明を省略する。
【００５４】
ステップＳ２４において、フィルメタルパターン挿入手段１４は、フィルメタルパターン抜きのレイアウトパターンデータ３８及びフィルメタル挿入基準情報３９に基づき、レイアウトパターンデータ３８にフィルメタルパターンを追加挿入する。
【００５５】
そして、ステップＳ２５で、寄生容量抽出手段１３は、ステップＳ２４の処理によってレイアウトパターンデータ３８にフィルメタルパターンが追加されたデータ、抽出ルール３５及び回帰式データベース３６からの回帰情報に基づき、フィルメタルが追加挿入されたレイアウトパターンデータ３８から抽出ルール３５に基づきフィルメタルパターンを抽出し、抽出したフィルメタルパターンに関連した寸法情報に回帰式情報を適宜適用して寄生容量値を含む寄生容量情報３７を得る。
【００５６】
実施の形態３では実施の形態１に加え、以下の効果を奏する。フィルメタルパターン挿入手段１４は、フィルメタルパターンが挿入されていないレイアウトパターンデータ３８及びフィルメタル挿入基準情報３９を受け、フィルメタル挿入基準情報３９に基づき、レイアウトパターンデータ３８にフィルメタルパターンを追加挿入するため、フィルメタルパターン挿入済みのレイアウトパターンデータ（レイアウトパターンデータ３４相当）を予め準備する必要がない分、レイアウトパターンデータの作成手間を削減することができる。
【００５７】
また、実施の形態２と同様、回帰式データベース３６の回帰式情報を参照することにより、高速に寄生容量値を抽出することができる効果も奏する。
【００５８】
＜実施の形態４＞
図１０はこの発明の実施の形態４である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。なお、図６と同様の部分については同一の参照符号を付しその説明を適宜省略する。
【００５９】
同図に示すように、寄生容量抽出手段１５はフィルメタルパターン挿入済みのレイアウトパターンデータ３４、容量値データベース３３及び抽出ルール３５を受ける。寄生容量抽出手段１５は、レイアウトパターンデータ３４及び抽出ルール３５によって寄生容量が付随するフィルメタルパターン（及びそれ関連した配線パターン）を認識し、認識したフィルメタルパターンと容量値データベース３３に登録されたフィルメタルパターン（及びそれ関連した配線パターン）とのパターン照合を行う。そして、寄生容量抽出手段１５は、上記パターン照合で一致したフィルメタルパターンに対応する寄生容量値を容量値データベース３３から抽出することにより、寄生容量情報３７を得る。なお、他の構成は実施の形態２と同様であるため、説明を省略する。
【００６０】
図１１は実施の形態４の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【００６１】
ステップＳ３１，Ｓ３２の処理は、図７で示した実施の形態２のステップＳ１１，Ｓ１２と同様であるため、説明を省略する。
【００６２】
ステップＳ３３において、寄生容量抽出手段１５は、前述したように、容量値データベース３３、レイアウトパターンデータ３４及び抽出ルール３５に基づき、パターン照合により、寄生容量値を含む寄生容量情報３７を得る。
【００６３】
実施の形態４では実施の形態１に加え、以下の効果を奏する。寄生容量抽出手段１５は、レイアウトパターンデータ３４及び抽出ルール３５に基づき抽出したフィルメタルパターンと容量値データベース３３内の寄生容量値に対応するフィルメタルパターンモデルとをパターン照合して、パターン照合結果に基づき寄生容量値を抽出するため、寄生容量値を高精度に抽出することができる。
【００６４】
また、実施の形態２と同様、レイアウトパターンデータ３４には、フィルメタルパターンが既に挿入されているため、レイアウトパターンにフィルメタルパターンを挿入する処理分の時間短縮化を図ることができる。
【００６５】
＜実施の形態５＞
図１２はこの発明の実施の形態５である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。なお、図８あるいは図１０と同様の部分については同一の参照符号を付しその説明を適宜省略する。
【００６６】
同図に示すように、フィルメタルパターン挿入手段１４は、実施の形態３と同様、フィルメタルパターン抜きのレイアウトパターンデータ３８から配線パターンの密度を算出し、該配線パターン密度に合致したフィルメタル挿入基準をフィルメタル挿入基準情報３９から抽出し、抽出したフィルメタル挿入基準に基づきフィルメタルパターンをレイアウトパターンデータ３８に追加挿入する。
【００６７】
寄生容量抽出手段１５は、実施の形態４と同様、フィルメタルパターン挿入手段１４によってレイアウトパターンデータ３８にフィルメタルパターンが追加挿入されたデータ、容量値データベース３３及び抽出ルール３５を受ける。生容量抽出手段１５は、レイアウトパターンデータ３８、これに追加されたフィルメタルパターン及び抽出ルール３５によって寄生容量が付随するフィルメタルパターンを認識し、認識したフィルメタルパターンと容量値データベース３３に登録されたフィルメタルパターンとのパターン照合を行う。そして、寄生容量抽出手段１５は、上記パターン照合で一致したフィルメタルパターンに対応する寄生容量値を容量値データベース３３から抽出することにより、寄生容量情報３７を得る。なお、他の構成は実施の形態３あるいは実施の形態４と同様であるため、説明を省略する。
【００６８】
図１３は実施の形態５の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【００６９】
ステップＳ４１，Ｓ４２の処理は、図７で示した実施の形態１のステップＳ１１，Ｓ１２と同様であるため、説明を省略する。
【００７０】
ステップＳ４３において、フィルメタルパターン挿入手段１４は、フィルメタルパターン抜きのレイアウトパターンデータ３８及びフィルメタル挿入基準情報３９に基づき、レイアウトパターンデータ３８にフィルメタルパターンを追加挿入する。
【００７１】
ステップＳ４４において、寄生容量抽出手段１５は、前述したように、容量値データベース３３、レイアウトパターンデータ３８、ステップＳ４３で追加されたフィルメタルパターン及び抽出ルール３５に基づき、パターン照合により、寄生容量値を含む寄生容量情報３７を得る。
【００７２】
実施の形態５では実施の形態１に加え、以下の効果を奏する。実施の形態３と同様、フィルメタルパターン挿入手段１４は、レイアウトパターンデータ３８にフィルメタルパターンを追加挿入するため、レイアウトパターンデータの作成手間を削減することができる。
【００７３】
さらに、寄生容量抽出手段１５は、実施の形態４と同様、フィルメタルパターンと容量値データベース３３内の寄生容量値に対応するフィルメタルパターンモデルとをパターン照合することにより、寄生容量値を高精度に抽出することができる。
【００７４】
【発明の効果】
以上説明したように、この発明おける請求項１記載の寄生容量抽出装置において、寄生容量抽出手段によって抽出される寄生容量値は、ダミー配線パターンから置換された置換絶縁体に付随する寄生容量の寄生容量値となる。このため、ダミー配線パターンから直接、寄生容量値を求める場合に比べて、寄生容量数を削減することができる。
【００７５】
例えば、ダミー配線パターンの上下の層にそれぞれ配線パターンが存在する場合、ダミー配線パターンと上下の配線パターンとの間に２つの寄生容量が発生するが、ダミー配線パターンを置換絶縁体に置換した後は、１つの寄生容量に削減することができる。この際、置換絶縁体の誘電率が層間絶縁膜より大きく設定されているため、置換前後の半導体集積回路の寄生容量の等価性は維持される。
【００７６】
その結果、寄生容量値の解析精度を維持しなかがら寄生容量値の解析時間を大幅に削減することができる効果を奏する。
【００７７】
この発明おける請求項６記載の寄生容量抽出方法は、ステップ（ｂ） でダミー配線パターンを置換絶縁体に置換し、ステップ（ｃ） で置換絶縁体に付随する寄生容量の寄生容量値を抽出しているため、ダミー配線パターンから直接、寄生容量の寄生容量値を求める場合に比べて、寄生容量数を削減することができる。
【００７８】
その結果、寄生容量値の解析精度を維持しなかがら寄生容量値の解析時間を大幅に削減することができる効果を奏する。
【図面の簡単な説明】
【図１】フィルメタル部分と配線との間に寄生容量の状態を示す説明図である。
【図２】実施の形態１による半導体集積回路の寄生容量抽出方法におけるフィルメタル置換処理を示す説明図である。
【図３】置換絶縁体に置き換え後の等価回路を示す回路図である。
【図４】図１の寄生容量Ｃ１１，Ｃ１２からなる等価回路を示す回路図である。
【図５】実施の形態１による半導体集積回路の寄生容量抽出方法を示すフローチャートである。
【図６】この発明の実施の形態２である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【図７】実施の形態２の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【図８】この発明の実施の形態３である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【図９】実施の形態３の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【図１０】この発明の実施の形態４である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【図１１】実施の形態４の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【図１２】この発明の実施の形態５である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【図１３】実施の形態５の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【図１４】フィルメタル多層構造を示す断面図である。
【図１５】図１４の構造による寄生容量形成状況を示す説明図である。
【図１６】図１５で示した寄生容量を含めた配線要素Ｌ１，Ｌ２間の等価回路を示す回路図である。
【図１７】フィルメタル要素の抵抗補間処理例を示す説明図である。
【符号の説明】
１，２ 絶縁層、３ 置換絶縁体、１１ 電磁界解析手段、１２ 回帰分析手段、１３，１５ 寄生容量抽出手段、１４ フィルメタルパターン挿入手段、３１ 配線縦構造情報３１、３２ 配線パターンライブラリ、３３ 容量値データベース、３４，３８ レイアウトパターンデータ、３５ 抽出ルール、３６ 回帰式データベース、３７ 寄生容量情報、３９ フィルメタル挿入基準情報、ｆ１〜ｆ３ フィルメタル要素、Ｌ１，Ｌ２ 配線要素。
【発明の属する技術分野】
この発明は半導体集積回路の寄生容量抽出方法に関し、特にダミー配線（以下、「フィルメタル」と称す）を有する半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法に関する。
【０００２】
【従来の技術】
フィルメタルを有する半導体集積回路の寄生容量抽出方法として特許文献１に開示された方法がある。この方法は、半導体集積回路レイアウトの配線混雑度を算出し、この配線混雑度と半導体集積回路の配線領域にダミー配線が配置される配線混雑度とを比較して、配線混雑度を算出した配線領域が、ダミー配線が配置される配線領域であるか否かを判定し、ダミー配線が配置されると判定された配線領域に対して、ダミー配線が配置された場合の回路レイアウトを想定し、この想定された回路レイアウトを含む半導体集積回路レイアウトから寄生容量を抽出する方法である。
【０００３】
【特許文献１】
特開２００２−１４９７３９号公報
【０００４】
【発明が解決しようとする課題】
従来の半導体集積回路の寄生容量抽出方法は以上のように行われているため、以下の（１），（２）で示す問題点があった。
【０００５】
（１） フィルメタルが挿入されたレイアウトから寄生容量を抽出した場合、回路網のノード数及び素子数の増大を招き、回路解析時間が増大する。
【０００６】
（２） フィルメタルを挿入した場合、フィルメタルの抽出時あるいは回路解析の前処理時において、フィルメタルのノードと接地レベルとの間に大きな抵抗を挿入することにより回路解析を可能としたが、現実には存在しないフィルメタルにおける電荷の流入及び流出により過渡解析の精度低下を招いていた。
【０００７】
この発明は上記問題点を解決するためになされたもので、フィルメタルを有する半導体集積回路を対象とし、回路解析精度を維持しつつ、回路解析時間の削減を図った半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係る請求項１記載の寄生容量抽出装置は、ダミー配線パターンモデルを含む多層構造の配線パターンを規定した配線パターンライブラリから前記ダミー配線パターンモデルを抽出し、該ダミー配線パターンモデルを置換絶縁体に置換し、前記置換絶縁体に付随する寄生容量の寄生容量値を前記ダミー配線パターンモデルに対応させた寄生容量値情報を求める寄生容量値情報算出手段を備え、前記置換絶縁体は、前記ダミー配線パターンモデルから他の層の配線パターンを絶縁分離する層間絶縁膜の誘電率よりも高い誘電率を有し、寄生容量抽出対象の半導体集積回路を規定するレイアウトパターンデータ及び前記ダミー配線パターン抽出用の抽出ルールを受け、前記レイアウトパターンデータから前記ダミー配線パターンを抽出し、前記寄生容量値情報に関連した情報に基づき、抽出した前記ダミー配線パターンに対応する寄生容量値を抽出する寄生容量抽出手段をさらに備えている。
【０００９】
この発明に係る請求項６記載の半導体集積回路の寄生容量抽出方法は、（ａ） 多層構造の配線パターン及びダミー配線パターンを含む寄生容量抽出対象の半導体集積回路のレイアウト構造を規定したレイアウトパターンデータを受け、該レイアウトパターンデータから前記ダミー配線パターンを抽出するステップと、（ｂ） 前記ダミー配線パターンを置換絶縁体に置換するステップとを備え、前記置換絶縁体は、前記ダミー配線パターンから他の層の配線パターンを絶縁分離する層間絶縁膜の誘電率よりも高い誘電率を有し、（ｃ） 前記置換絶縁体に置き換えられた前記レイアウトパターンデータによって規定される回路に基づき、前記置換絶縁体に付随する寄生容量の寄生容量値を抽出するステップをさらに備えている。
【００１０】
【発明の実施の形態】
＜前提技術＞
まず、本発明の理解を容易にするため、前提技術であるフィルメタル挿入について説明する。半導体集積回路へのフィルメタル挿入は、マスク作成の前段階において配線密度の均一化等を目的として行われる。このフィルメタルは、高集積化された半導体集積回路内の個別素子と異なり、他の素子から電気的に分離されている。このフィルメタルには、配線容量及び配線抵抗等に代表される寄生素子が付随する。
【００１１】
図１４はフィルメタル多層構造を示す断面図である。同図の例では、３層構造の最上層に配線要素Ｌ１、最下層に配線要素Ｌ２、中間層にダミーの配線要素であるフィルメタル要素ｆ１〜ｆ３を形成している。
【００１２】
図１５は図１４の構造による寄生容量形成状況を示す説明図である。図１６は図１５で示した寄生容量を含めた配線要素Ｌ１，Ｌ２間の等価回路を示す回路図である。これらの図に示すように、配線要素Ｌ１とフィルメタル要素ｆ１〜ｆ３（図１６ではノードとして示す）それぞれとの間に寄生容量Ｃ１１〜Ｃ１３が形成され、配線要素Ｌ２とフィルメタル要素ｆ１〜ｆ３それぞれとの間に寄生容量Ｃ２１〜Ｃ２３が形成される。また、フィルメタル要素ｆ１，ｆ２間に寄生容量ＣＣ１２が形成され、フィルメタル要素ｆ２，ｆ３間に寄生容量ＣＣ２３が形成される。
【００１３】
このように、配線間にフィルメタルを挿入することにより、多くの寄生容量が発生するため、前述した（１）の問題点が生じる。フィルメタルは配線混雑度の低い箇所に数μ角で非常に多数配置（数十万〜数百万個）されている。
【００１４】
したがって、全てのフィルメタルに付随する寄生容量を抽出し、フィルメタルにこれらの寄生容量を含めた回路網が最終的に生成されることになる。この回路網をＳＰＩＣＥ等の回路シミュレーションで過渡解析を行う場合、（１）の問題点は非常に大きなものとなっている。
【００１５】
図１７はフィルメタル要素の抵抗補間処理例を示す説明図である。同図に示すように、フィルメタル要素ｆ１〜ｆ３は接地レベルへ直流で導通する経路をもたないため、ＳＰＩＣＥ系の過渡解析を行えない。この問題を回避すべく、フィルメタル要素ｆ１〜ｆ３と接地レベル間に抵抗値の大きな抵抗Ｒ１〜Ｒ３を挿入している。しかしながら、抵抗Ｒ１〜Ｒ３を挿入した場合、フィルメタルにおける電荷の流入及び流出により、過渡解析の精度低下を招くという（２）の問題点が生じていた。すなわち、フィルメタルと接地レベルとの間に値の大きな抵抗を挿入すると実際の半導体集積回路よりも過大に寄生容量を見積もってしまうため、実際の半導体集積回路の精度を正確に見積もれないという問題があった。また、抵抗Ｒ１〜Ｒ３を挿入する分、前述した（１）の問題点を増長させてしまう。
【００１６】
＜実施の形態１＞
図１はフィルメタル部分と配線との間に寄生容量の状態を示す説明図である。フィルメタル要素ｆ１は配線要素Ｌ１，Ｌ２と絶縁分離すべく、フィルメタル要素ｆ１，配線要素Ｌ１間に絶縁層１が介挿され、フィルメタル要素ｆ１，配線要素Ｌ２間に絶縁層２が介挿される。
【００１７】
したがって、前提技術で説明したように、配線要素Ｌ１，絶縁層１及びフィルメタル要素ｆ１によって寄生容量Ｃ１１が形成され、配線要素Ｌ２，絶縁層２及びフィルメタル要素ｆ１によって寄生容量Ｃ１２が形成される。なお、絶縁層１の誘電率が誘電率ε１、絶縁層２の誘電率が誘電率ε２であり、寄生容量Ｃ１１，Ｃ１２の寄生容量値は誘電率ε１，誘電率ε２等によって決定される（以降、説明の都合上、寄生容量Ｃ１１，Ｃ１２の容量値をそのままＣ１１，Ｃ１２とする。）。その結果、配線要素Ｌ１，Ｌ２間の容量ＣＬ１の容量値は、｛Ｃ１１＋Ｃ１２｝となる。フィルメタル挿入時は前述したように接地レベルとの間に抵抗値の大きな抵抗をさらに挿入するため、上記（２）の問題が生じるのは既に述べた通りである。
【００１８】
一方、フィルメタル要素ｆ１は導体である配線材料で形成されるため内部は等電位であり、フィルメタル要素ｆ１の電場Ｅｆの大きさは“０”となる。
【００１９】
図２は実施の形態１による半導体集積回路の寄生容量抽出方法におけるフィルメタル置換処理を示す説明図である。同図に示すように、図１のフィルメタル要素ｆ１を置換絶縁体３に置き換えている。その結果、寄生容量Ｃ１１，Ｃ１２に代わって、配線要素Ｌ１，配線要素Ｌ２間に絶縁層１，置換絶縁体３，及び絶縁層２が介挿された寄生容量ＣＬ２が構成される。
【００２０】
置換絶縁体３は、絶縁層１，２の誘電率ε１，ε２に比べて十分大きい誘電率ε３（比誘電率が１００以上）を有している。したがって、置換絶縁体３は金属と同様に電界を打ち消す作用が大きいため、フィルメタル要素ｆ１の場合に比べて電束密度εＥの保存により、置換絶縁体３中の電場Ｅ３はほぼ“０”となり、実質的にフィルメタルが存在した場合と等価な電界が得られる。
【００２１】
すなわち、絶縁層１、絶縁層２及び絶縁層３の誘電率をε１ ，ε２，及びε３、電場をＥ１，Ｅ２及びＥ３としたとき、ε１Ｅ１＝ε２Ｅ２＝ε３Ｅ３の関係が成立し、ε３＞＞ε１，ε２が成立するため、電場Ｅ３がほぼ“０”となる。
【００２２】
その結果、図３の等価回路に示すように、フィルメタル要素ｆ１を置換絶縁体３に置き換えた後は、配線要素Ｌ１，Ｌ２のノードＮ１，Ｎ２間に１つの寄生容量ＣＬ２のみが形成されることになり、寄生容量ＣＬ２の容量値は（Ｃ１１＋Ｃ１２）となる。
【００２３】
図４は図１の寄生容量Ｃ１１，Ｃ１２からなる等価回路を示す回路図である。同図に示すように、配線要素Ｌ１，Ｌ２のノードＮ１，Ｎ２間に寄生容量Ｃ１１，Ｃ１２が直列に接続され、寄生容量Ｃ１１，Ｃ１２間のノードＮ３がフィルメタル要素ｆ１となる。
【００２４】
図３と図４との比較から明らかなように両者は回路的に等価である。さらに、フィルメタル要素ｆ１を置換絶縁体３に置き換えることによりフィルメタル要素ｆ１が存在しなくなるため、寄生容量数を２から１に減少させるとともに、ノード数も３から２に減少させることができる。
【００２５】
また、置換絶縁体３に置換後の構成は、図１７で示したような高抵抗値の抵抗の挿入は必要なくなるため、その分、回路解析精度が向上する。
【００２６】
図５は実施の形態１による半導体集積回路の寄生容量抽出方法を示すフローチャートである。
【００２７】
同図を参照して、ステップＳ１で半導体集積回路を規定するレイアウトパターン等の情報からフィルメタルパターン（ダミー配線パターン）を抽出する。そして、ステップＳ２で抽出したフィルメタルパターンを置換絶縁体に置換する。その後、ステップＳ３で置換絶縁体に置換後の半導体集積回路に基づき、置換絶縁体３に付随した寄生容量の寄生容量値を抽出する。
【００２８】
このように、実施の形態１では、フィルメタルパターンを置換絶縁体に置換した半導体集積回路に対して寄生容量（値）の抽出を行うため、前述したように寄生容量数及びノード数を大幅に削減することができ、寄生容量の解析時間を含む回路解析時間を大幅に削減することができる。また、置換絶縁体に置換前後の半導体集積回路の等価性は維持されるため、寄生容量の解析精度を含む回路解析精度を劣化させることはない。
【００２９】
＜実施の形態２＞
図６はこの発明の実施の形態２である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【００３０】
同図に示すように、電磁界解析手段１１は配線縦構造情報３１及び配線パターンライブラリ３２の情報を受ける。
【００３１】
配線パターンライブラリ３２には多くのバリエーションの配線パターンが予め登録されており、配線パターンにはフィルメタルパターンも含まれる。配線縦構造情報３１には寄生容量抽出対象となる半導体集積回路が用いる各配線層の厚さ、酸化膜等の層間絶縁層の誘電率等の実際の製造プロセスにおける配線の縦構造を規定する情報である。
【００３２】
以下、図１４を例に挙げて、配線縦構造情報３１と配線パターンライブラリ３２の一例を説明する。配線パターンライブラリ３２は、配線要素Ｌ２を含む第１層配線パターン、フィルメタル要素ｆ１〜ｆ３を含む第２層配線パターン、配線要素Ｌ１を含む第３層配線パターンが多様な組合せで登録されており、通常の配線パターンとフィルメタルパターンとを識別する情報も付加されている。一方、配線縦構造情報３１は、配線要素Ｌ１，Ｌ２及びフィルメタル要素ｆ１〜ｆ３の膜厚、配線要素Ｌ１，Ｌ２とフィルメタル要素ｆ１〜ｆ３との間の層間絶縁膜の膜厚、誘電率等の情報を意味する。
【００３３】
したがって配線縦構造情報３１及び配線パターンライブラリ３２より得られる情報により、電磁界解析手段１１は、フィルメタルパターンを含む配線パターンの３次元構造を正確に認識することができる。
【００３４】
電磁界解析手段１１は配線縦構造情報３１及び配線パターンライブラリ３２の情報に基づき電磁解析を行い、フィルメタルパターンを高誘電率の絶縁体に置換し、最終的に、フィルメタルパターンを高誘電率の絶縁体に置換して求めた、当該絶縁体に付随する寄生容量の寄生容量値と、配線パターンライブラリ３２中のフィルメタルパターン（モデル）とを対応づけた寄生容量値情報を容量値データベース３３に蓄積する。このように、電磁界解析手段１１は寄生容量値情報算出手段として機能する。
【００３５】
例えば、図１４に示すような配線要素Ｌ１，Ｌ２及びフィルメタル要素ｆ１の３次元構造が認識されると、図３に示すような寄生容量ＣＬ２の寄生容量値を上記図１４で示す３次元レイアウト構造に対応させて寄生容量値情報が電磁界解析手段１１によって生成される。
【００３６】
回帰分析手段１２は容量値データベース３３に蓄積された寄生容量値情報に基づき回帰分析を行い、フィルメタルパターン及びそれに関連する配線パターンより得られる配線長、配線幅及び配線間隔等の（モデル）寸法情報から寄生容量値を導き出すための回帰式情報を回帰式データベース３６に蓄積する。
【００３７】
寄生容量抽出手段１３はレイアウトパターンデータ３４、抽出ルール３５及び回帰式データベース３６の回帰式情報を受ける。
【００３８】
レイアウトパターンデータ３４はフィルメタルパターンを含んだ寄生容量抽出対象となる半導体集積回路のレイアウトパターンを規定するデータである。抽出ルール３５はレイアウトパターンデータ３４で規定されるレイアウトパターンに対応した回路接続情報及びフィルメタルパターンの抽出ルールを規定している。すなわち、抽出ルール３５は、接続ピン（入出力ピン）の位置、配線接続情報、及び半導体集積回路の構成要素の位置、寸法、形状、種類等を回路情報として規定する。なお、半導体集積回路の構成要素としては、デバイス、金属層（配線層）、ビアホール等がある。抽出ルール３５は、さらに、上記回路接続情報に基づきフィルメタルパターンを抽出するためのルールが規定されている。
【００３９】
寄生容量抽出手段１３は、レイアウトパターンデータ３４及び抽出ルール３５に基づきフィルメタルパターンを抽出しながら、フィルメタルパターンに関連したパターンの配線幅及び配線間隔等の寸法情報に回帰式情報の回帰式を適用しながら、置換絶縁体に付随する寄生容量の寄生容量値を求めて寄生容量情報３７を出力する。寄生容量抽出手段１３の処理は例えばプログラムをコンピュータ等で実行させることにより実現する。
【００４０】
図７は実施の形態２の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【００４１】
まず、ステップＳ１１で、電磁界解析手段１１は、配線縦構造情報３１及び配線パターンライブラリ３２に登録されたレイアウトパターンに基づき、予め設定していた電磁界アルゴリズムに従って電磁界解析を行い、フィルメタルパターンのような、電場の大きさが“０”となるパターンを抽出する。例えば、図１４で示すフィルメタル要素ｆ１〜ｆ３が、抽出されたフィルメタルパターン（モデル）に相当する。
【００４２】
そして、ステップＳ１２で、電磁界解析手段１１は、フィルメタルパターン（モデル）を高誘電率の絶縁層に置換する。置換した状態のレイアウトパターンにおける寄生容量値を算出して容量値データベース３３に登録する。なお、配線パターンライブラリ３２は多種多様な配線パターンが登録されている。例えば、図１４の例では、配線要素Ｌ１，Ｌ２及びフィルメタル要素ｆ１〜ｆ３それぞれの配線幅、配線長、フィルメタル要素ｆ１，ｆ２間、ｆ２，ｆ３間の間隔等を違えながら多様な配線パターンが登録されており、多様な配線パターン中のフィルメタルパターン（モデル）それぞれに対応する形で寄生容量値が求められる。
【００４３】
その後、ステップＳ１３で、回帰分析手段１２は、容量値データベース３３より得られる寄生容量値に基づき回帰分析を行い、多層配線の影響、配線の形状、寸法及び位置の影響等を含む（モデル）寸法情報に基づく回帰式を得、回帰式情報を回帰式データベース３６に登録する。
【００４４】
そして、ステップＳ１４で、寄生容量抽出手段１３は、フィルメタルパターン挿入済みのレイアウトパターンデータ３４、抽出ルール３５及び回帰式データベース３６からの回帰情報に基づき、レイアウトパターンデータ３４から抽出ルール３５に基づきフィルメタルパターンを抽出し、抽出したフィルメタルパターンに関連するパターンの寸法情報に回帰式情報を適宜適用して寄生容量値を含む寄生容量情報３７を得る。その結果、抽出したフィルメタルパターンに対応して置換絶縁体に付随する寄生容量及び寄生容量値が得られる。
【００４５】
このように、実施の形態２では、最終的にフィルメタルパターンを置換絶縁体に置換した半導体集積回路に対して寄生容量（値）の抽出を行うことになるため、実施の形態１と同様、寄生容量の解析時間を含む回路解析時間を大幅に削減することができる。
【００４６】
実施の形態２では、上述した実施の形態１と同様の効果に加えて以下の効果を奏する。寄生容量抽出手段１３は、レイアウトパターンデータ３４及び抽出ルール３５に基づきフィルメタルパターンに関連した寸法情報を求め、回帰式情報中の（モデル）寸法情報を参照して、レイアウト部分情報に対応した寄生容量値を抽出するため、パターン照合を行うことない分、高速に寄生容量値を抽出することができる。
【００４７】
さらに、レイアウトパターンデータ３４には、フィルメタルパターンが既に挿入されているため、レイアウトパターンにフィルメタルパターンを挿入する処理分の時間短縮化を図ることができる。
【００４８】
＜実施の形態３＞
図８はこの発明の実施の形態３である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。なお、図６と同様の部分については同一の参照符号を付しその説明を適宜省略する。
【００４９】
同図に示すように、フィルメタルパターン挿入手段１４はフィルメタルパターン未挿入のレイアウトパターンデータ３８及びフィルメタル挿入基準情報３９を受ける。フィルメタル挿入基準情報３９はフィルメタルパターンの形状、寸法、形成間隔及び種類等、フィルメタル挿入基準を規定する情報を含んでいる。レイアウトパターンデータ３８は実施の形態２で用いたレイアウトパターンデータ３４からフィルメタルパターンを規定するデータを除いたデータを意味する。
【００５０】
フィルメタルパターン挿入手段１４は、レイアウトパターンデータ３８から配線パターンの密度を算出し、該配線パターン密度に合致したフィルメタル挿入基準をフィルメタル挿入基準情報３９から抽出し、抽出したフィルメタル挿入基準に基づきフィルメタルパターンを挿入したデータを得る。その結果、フィルメタルパターン挿入前のレイアウトパターンデータ３８にフィルメタルパターンが追加挿入されることにより、フィルメタルパターン挿入済みのレイアウトパターンデータ３４と等価なパターンとなる。
【００５１】
寄生容量抽出手段１３はフィルメタルパターン挿入手段１４によってフィルメタルパターンが追加挿入されたレイアウトパターンデータ３８、抽出ルール３５及び回帰式データベース３６に基づき、実施の形態２と同様に寄生容量情報３７を出力する。なお、他の構成は図実施の形態２と同様であるため、説明を省略する。
【００５２】
図９は実施の形態３の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【００５３】
ステップＳ２１〜Ｓ２３の処理は、図７で示した実施の形態２のステップＳ１１〜Ｓ１３と同様であるため、説明を省略する。
【００５４】
ステップＳ２４において、フィルメタルパターン挿入手段１４は、フィルメタルパターン抜きのレイアウトパターンデータ３８及びフィルメタル挿入基準情報３９に基づき、レイアウトパターンデータ３８にフィルメタルパターンを追加挿入する。
【００５５】
そして、ステップＳ２５で、寄生容量抽出手段１３は、ステップＳ２４の処理によってレイアウトパターンデータ３８にフィルメタルパターンが追加されたデータ、抽出ルール３５及び回帰式データベース３６からの回帰情報に基づき、フィルメタルが追加挿入されたレイアウトパターンデータ３８から抽出ルール３５に基づきフィルメタルパターンを抽出し、抽出したフィルメタルパターンに関連した寸法情報に回帰式情報を適宜適用して寄生容量値を含む寄生容量情報３７を得る。
【００５６】
実施の形態３では実施の形態１に加え、以下の効果を奏する。フィルメタルパターン挿入手段１４は、フィルメタルパターンが挿入されていないレイアウトパターンデータ３８及びフィルメタル挿入基準情報３９を受け、フィルメタル挿入基準情報３９に基づき、レイアウトパターンデータ３８にフィルメタルパターンを追加挿入するため、フィルメタルパターン挿入済みのレイアウトパターンデータ（レイアウトパターンデータ３４相当）を予め準備する必要がない分、レイアウトパターンデータの作成手間を削減することができる。
【００５７】
また、実施の形態２と同様、回帰式データベース３６の回帰式情報を参照することにより、高速に寄生容量値を抽出することができる効果も奏する。
【００５８】
＜実施の形態４＞
図１０はこの発明の実施の形態４である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。なお、図６と同様の部分については同一の参照符号を付しその説明を適宜省略する。
【００５９】
同図に示すように、寄生容量抽出手段１５はフィルメタルパターン挿入済みのレイアウトパターンデータ３４、容量値データベース３３及び抽出ルール３５を受ける。寄生容量抽出手段１５は、レイアウトパターンデータ３４及び抽出ルール３５によって寄生容量が付随するフィルメタルパターン（及びそれ関連した配線パターン）を認識し、認識したフィルメタルパターンと容量値データベース３３に登録されたフィルメタルパターン（及びそれ関連した配線パターン）とのパターン照合を行う。そして、寄生容量抽出手段１５は、上記パターン照合で一致したフィルメタルパターンに対応する寄生容量値を容量値データベース３３から抽出することにより、寄生容量情報３７を得る。なお、他の構成は実施の形態２と同様であるため、説明を省略する。
【００６０】
図１１は実施の形態４の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【００６１】
ステップＳ３１，Ｓ３２の処理は、図７で示した実施の形態２のステップＳ１１，Ｓ１２と同様であるため、説明を省略する。
【００６２】
ステップＳ３３において、寄生容量抽出手段１５は、前述したように、容量値データベース３３、レイアウトパターンデータ３４及び抽出ルール３５に基づき、パターン照合により、寄生容量値を含む寄生容量情報３７を得る。
【００６３】
実施の形態４では実施の形態１に加え、以下の効果を奏する。寄生容量抽出手段１５は、レイアウトパターンデータ３４及び抽出ルール３５に基づき抽出したフィルメタルパターンと容量値データベース３３内の寄生容量値に対応するフィルメタルパターンモデルとをパターン照合して、パターン照合結果に基づき寄生容量値を抽出するため、寄生容量値を高精度に抽出することができる。
【００６４】
また、実施の形態２と同様、レイアウトパターンデータ３４には、フィルメタルパターンが既に挿入されているため、レイアウトパターンにフィルメタルパターンを挿入する処理分の時間短縮化を図ることができる。
【００６５】
＜実施の形態５＞
図１２はこの発明の実施の形態５である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。なお、図８あるいは図１０と同様の部分については同一の参照符号を付しその説明を適宜省略する。
【００６６】
同図に示すように、フィルメタルパターン挿入手段１４は、実施の形態３と同様、フィルメタルパターン抜きのレイアウトパターンデータ３８から配線パターンの密度を算出し、該配線パターン密度に合致したフィルメタル挿入基準をフィルメタル挿入基準情報３９から抽出し、抽出したフィルメタル挿入基準に基づきフィルメタルパターンをレイアウトパターンデータ３８に追加挿入する。
【００６７】
寄生容量抽出手段１５は、実施の形態４と同様、フィルメタルパターン挿入手段１４によってレイアウトパターンデータ３８にフィルメタルパターンが追加挿入されたデータ、容量値データベース３３及び抽出ルール３５を受ける。生容量抽出手段１５は、レイアウトパターンデータ３８、これに追加されたフィルメタルパターン及び抽出ルール３５によって寄生容量が付随するフィルメタルパターンを認識し、認識したフィルメタルパターンと容量値データベース３３に登録されたフィルメタルパターンとのパターン照合を行う。そして、寄生容量抽出手段１５は、上記パターン照合で一致したフィルメタルパターンに対応する寄生容量値を容量値データベース３３から抽出することにより、寄生容量情報３７を得る。なお、他の構成は実施の形態３あるいは実施の形態４と同様であるため、説明を省略する。
【００６８】
図１３は実施の形態５の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【００６９】
ステップＳ４１，Ｓ４２の処理は、図７で示した実施の形態１のステップＳ１１，Ｓ１２と同様であるため、説明を省略する。
【００７０】
ステップＳ４３において、フィルメタルパターン挿入手段１４は、フィルメタルパターン抜きのレイアウトパターンデータ３８及びフィルメタル挿入基準情報３９に基づき、レイアウトパターンデータ３８にフィルメタルパターンを追加挿入する。
【００７１】
ステップＳ４４において、寄生容量抽出手段１５は、前述したように、容量値データベース３３、レイアウトパターンデータ３８、ステップＳ４３で追加されたフィルメタルパターン及び抽出ルール３５に基づき、パターン照合により、寄生容量値を含む寄生容量情報３７を得る。
【００７２】
実施の形態５では実施の形態１に加え、以下の効果を奏する。実施の形態３と同様、フィルメタルパターン挿入手段１４は、レイアウトパターンデータ３８にフィルメタルパターンを追加挿入するため、レイアウトパターンデータの作成手間を削減することができる。
【００７３】
さらに、寄生容量抽出手段１５は、実施の形態４と同様、フィルメタルパターンと容量値データベース３３内の寄生容量値に対応するフィルメタルパターンモデルとをパターン照合することにより、寄生容量値を高精度に抽出することができる。
【００７４】
【発明の効果】
以上説明したように、この発明おける請求項１記載の寄生容量抽出装置において、寄生容量抽出手段によって抽出される寄生容量値は、ダミー配線パターンから置換された置換絶縁体に付随する寄生容量の寄生容量値となる。このため、ダミー配線パターンから直接、寄生容量値を求める場合に比べて、寄生容量数を削減することができる。
【００７５】
例えば、ダミー配線パターンの上下の層にそれぞれ配線パターンが存在する場合、ダミー配線パターンと上下の配線パターンとの間に２つの寄生容量が発生するが、ダミー配線パターンを置換絶縁体に置換した後は、１つの寄生容量に削減することができる。この際、置換絶縁体の誘電率が層間絶縁膜より大きく設定されているため、置換前後の半導体集積回路の寄生容量の等価性は維持される。
【００７６】
その結果、寄生容量値の解析精度を維持しなかがら寄生容量値の解析時間を大幅に削減することができる効果を奏する。
【００７７】
この発明おける請求項６記載の寄生容量抽出方法は、ステップ（ｂ） でダミー配線パターンを置換絶縁体に置換し、ステップ（ｃ） で置換絶縁体に付随する寄生容量の寄生容量値を抽出しているため、ダミー配線パターンから直接、寄生容量の寄生容量値を求める場合に比べて、寄生容量数を削減することができる。
【００７８】
その結果、寄生容量値の解析精度を維持しなかがら寄生容量値の解析時間を大幅に削減することができる効果を奏する。
【図面の簡単な説明】
【図１】フィルメタル部分と配線との間に寄生容量の状態を示す説明図である。
【図２】実施の形態１による半導体集積回路の寄生容量抽出方法におけるフィルメタル置換処理を示す説明図である。
【図３】置換絶縁体に置き換え後の等価回路を示す回路図である。
【図４】図１の寄生容量Ｃ１１，Ｃ１２からなる等価回路を示す回路図である。
【図５】実施の形態１による半導体集積回路の寄生容量抽出方法を示すフローチャートである。
【図６】この発明の実施の形態２である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【図７】実施の形態２の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【図８】この発明の実施の形態３である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【図９】実施の形態３の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【図１０】この発明の実施の形態４である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【図１１】実施の形態４の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【図１２】この発明の実施の形態５である半導体集積回路の寄生容量抽出装置の構成を示すブロック図である。
【図１３】実施の形態５の寄生容量抽出装置による寄生容量抽出処理を示すフローチャートである。
【図１４】フィルメタル多層構造を示す断面図である。
【図１５】図１４の構造による寄生容量形成状況を示す説明図である。
【図１６】図１５で示した寄生容量を含めた配線要素Ｌ１，Ｌ２間の等価回路を示す回路図である。
【図１７】フィルメタル要素の抵抗補間処理例を示す説明図である。
【符号の説明】
１，２ 絶縁層、３ 置換絶縁体、１１ 電磁界解析手段、１２ 回帰分析手段、１３，１５ 寄生容量抽出手段、１４ フィルメタルパターン挿入手段、３１ 配線縦構造情報３１、３２ 配線パターンライブラリ、３３ 容量値データベース、３４，３８ レイアウトパターンデータ、３５ 抽出ルール、３６ 回帰式データベース、３７ 寄生容量情報、３９ フィルメタル挿入基準情報、ｆ１〜ｆ３ フィルメタル要素、Ｌ１，Ｌ２ 配線要素。
Claims (6)
- ダミー配線パターンモデルを含む多層構造の配線パターンを規定した配線パターンライブラリから前記ダミー配線パターンモデルを抽出し、該ダミー配線パターンモデルを置換絶縁体に置換し、前記置換絶縁体に付随する寄生容量の寄生容量値を前記ダミー配線パターンモデルに対応させた寄生容量値情報を求める寄生容量値情報算出手段を備え、前記置換絶縁体は、前記ダミー配線パターンモデルから他の層の配線パターンを絶縁分離する層間絶縁膜の誘電率よりも高い誘電率を有し、
寄生容量抽出対象の半導体集積回路を規定するレイアウトパターンデータ及び前記ダミー配線パターン抽出用の抽出ルールを受け、前記レイアウトパターンデータから前記ダミー配線パターンを抽出し、前記寄生容量値情報に関連した情報に基づき、抽出した前記ダミー配線パターンに対応する寄生容量値を抽出する寄生容量抽出手段をさらに備える、
半導体集積回路の寄生容量抽出装置。 - 請求項１記載の半導体集積回路の寄生容量抽出装置であって、
前記寄生容量値情報を回帰分析し、前記ダミー配線パターンモデルに関連した寸法を規定するモデル寸法情報と前記寄生容量値を対応させた回帰式情報を得る回帰分析手段をさらに備え、
前記寄生容量抽出手段は、前記レイアウトパターン及び前記抽出ルールに基づき前記ダミー配線パターンに関連した寸法情報を求め、前記回帰式情報の前記モデル寸法情報を参照して、前記寸法情報に対応した寄生容量値を抽出する手段を含む、
半導体集積回路の寄生容量抽出装置。 - 請求項１記載の半導体集積回路の寄生容量抽出装置であって、
前記寄生容量抽出手段は、前記レイアウトパターン及び前記抽出ルールに基づき前記ダミー配線パターンを求め、該ダミー配線パターンと前記寄生容量値情報内の前記ダミー配線パターンモデルとをパターン照合して、パターン照合結果に基づき寄生容量値を抽出する手段を含む、
半導体集積回路の寄生容量抽出装置。 - 請求項１ないし請求項３のうち、いずれか１項に記載の半導体集積回路の寄生容量抽出装置であって、
前記レイアウトパターンデータは既に前記ダミー配線パターンが挿入されたレイアウトパターンデータとして前記寄生容量抽出装置に入力される、
半導体集積回路の寄生容量抽出装置。 - 請求項１ないし請求項３のうち、いずれか１項に記載の半導体集積回路の寄生容量抽出装置であって、
前記ダミー配線パターンが挿入されていないダミー配線パターン抜きレイアウトパターンデータ及び前記ダミー配線パターンの挿入基準を規定したダミー配線パターン挿入基準情報を受け、前記ダミー配線パターン挿入基準情報に基づき、前記ダミー配線パターン抜きレイアウトパターンデータに前記ダミー配線パターンを挿入するダミー配線パターン挿入手段をさらに備え、
前記寄生容量抽出手段は、前記レイアウトパターンデータとして、前記ダミー配線パターン抜きレイアウトパターンデータに前記ダミー配線パターン挿入手段によって前記ダミー配線パターンが挿入されたデータを受ける、
半導体集積回路の寄生容量抽出装置。 - （ａ） 多層構造の配線パターン及びダミー配線パターンを含む寄生容量抽出対象の半導体集積回路のレイアウト構造を規定したレイアウトパターンデータを受け、該レイアウトパターンデータから前記ダミー配線パターンを抽出するステップと、
（ｂ） 前記ダミー配線パターンを置換絶縁体に置換するステップとを備え、前記置換絶縁体は、前記ダミー配線パターンから他の層の配線パターンを絶縁分離する層間絶縁膜の誘電率よりも高い誘電率を有し、
（ｃ） 前記置換絶縁体に置き換えられた前記レイアウトパターンデータによって規定される回路に基づき、前記置換絶縁体に付随する寄生容量の寄生容量値を抽出するステップをさらに備える、
半導体集積回路の寄生容量抽出方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003030376A JP2004240801A (ja) | 2003-02-07 | 2003-02-07 | 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法 |
| US10/603,862 US20040158805A1 (en) | 2003-02-07 | 2003-06-26 | Parasitic capacitance extracting device and method for semiconductor integrated circuit |
| KR10-2003-0065760A KR100510036B1 (ko) | 2003-02-07 | 2003-09-23 | 반도체 집적 회로의 기생 용량 추출 장치 및 기생 용량추출 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003030376A JP2004240801A (ja) | 2003-02-07 | 2003-02-07 | 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004240801A true JP2004240801A (ja) | 2004-08-26 |
Family
ID=32820857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003030376A Pending JP2004240801A (ja) | 2003-02-07 | 2003-02-07 | 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040158805A1 (ja) |
| JP (1) | JP2004240801A (ja) |
| KR (1) | KR100510036B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7254792B1 (en) * | 2003-06-27 | 2007-08-07 | Cypress Semiconductor Corporation | Accounting for the effects of dummy metal patterns in integrated circuits |
| US7350167B1 (en) | 2003-08-01 | 2008-03-25 | Cadence Design Systems, Inc. | Extraction and reduction of capacitor elements using matrix operations |
| US7373620B1 (en) * | 2003-08-01 | 2008-05-13 | Cadence Design Systems, Inc. | Methods and mechanisms for extracting and reducing capacitor elements |
| US7448010B1 (en) | 2003-08-01 | 2008-11-04 | Cadence Design Systems, Inc. | Methods and mechanisms for implementing virtual metal fill |
| US7536664B2 (en) | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
| JP2006053804A (ja) * | 2004-08-13 | 2006-02-23 | Fujitsu Ltd | 半導体回路寄生容量素子抽出装置、抽出方法、および抽出プログラム |
| US7237218B2 (en) * | 2004-08-26 | 2007-06-26 | Lsi Corporation | Optimizing dynamic power characteristics of an integrated circuit chip |
| JP2008288285A (ja) * | 2007-05-15 | 2008-11-27 | Sharp Corp | 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 |
| US8261228B1 (en) * | 2008-10-01 | 2012-09-04 | Cadence Design Systems, Inc. | Technique for modeling parasitics from layout during circuit design and for parasitic aware circuit design using modes of varying accuracy |
| CN103631978B (zh) * | 2012-08-15 | 2016-11-02 | 上海华虹宏力半导体制造有限公司 | 仿真金属连线间填充介质空洞寄生电容的方法 |
| US8990756B2 (en) * | 2012-11-22 | 2015-03-24 | Synopsys Taiwan Co., LTD. | Gateway model routing with slits on wires |
| US10783296B1 (en) * | 2018-06-08 | 2020-09-22 | Diakopto, Inc. | Matched net and device analysis based on parasitics |
| WO2022198571A1 (zh) * | 2021-03-25 | 2022-09-29 | 华为技术有限公司 | 一种寄生电阻电容参数提取方法及装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11353338A (ja) * | 1998-06-04 | 1999-12-24 | Mitsubishi Electric Corp | 集積回路のシミュレーション方法および記録媒体 |
| US6381730B1 (en) * | 1999-07-09 | 2002-04-30 | Sequence Design, Inc. | Method and system for extraction of parasitic interconnect impedance including inductance |
| KR100396900B1 (ko) * | 2001-12-11 | 2003-09-02 | 삼성전자주식회사 | 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체 |
-
2003
- 2003-02-07 JP JP2003030376A patent/JP2004240801A/ja active Pending
- 2003-06-26 US US10/603,862 patent/US20040158805A1/en not_active Abandoned
- 2003-09-23 KR KR10-2003-0065760A patent/KR100510036B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040073940A (ko) | 2004-08-21 |
| US20040158805A1 (en) | 2004-08-12 |
| KR100510036B1 (ko) | 2005-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8826213B1 (en) | Parasitic capacitance extraction for FinFETs | |
| US7669152B1 (en) | Three-dimensional hierarchical coupling extraction | |
| JP2004240801A (ja) | 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法 | |
| KR101776385B1 (ko) | 집적 회로 레이아웃 생성을 위한 방법, 소자 및 컴퓨터 프로그램 제품 | |
| CN102682143B (zh) | 用于单图案化间隔件技术的rc提取 | |
| US7725861B2 (en) | Method, apparatus, and system for LPC hot spot fix | |
| US8826207B2 (en) | Method of generating technology file for integrated circuit design tools | |
| US8302051B2 (en) | System and method for extracting parasitic elements | |
| KR100396900B1 (ko) | 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체 | |
| US20070264731A1 (en) | Method for Local Hot Spot Fixing | |
| CN101609482A (zh) | 3d集成电路的设计和验证 | |
| US9147034B1 (en) | Circuit layout verification method | |
| JP2001265826A (ja) | 回路シミュレーション方法および装置 | |
| US20080155488A1 (en) | Device for avoiding timing violations resulting from process defects in a backfilled metal layer of an integrated circuit | |
| US7080340B2 (en) | Interconnect-aware integrated circuit design | |
| JP2007286691A (ja) | 集積回路設計装置 | |
| KR101495986B1 (ko) | 더블 패터닝 기술을 위한 ｒｃ 코너해 | |
| US8671382B2 (en) | Method of generating RC technology file | |
| JP2006093631A (ja) | 半導体集積回路の製造方法および半導体集積回路の製造装置 | |
| US20060047490A1 (en) | Hierarchical method of power supply noise and signal integrity analysis | |
| CN105930572B (zh) | 一种面向触摸屏电容仿真的多介质预刻画方法 | |
| US7254792B1 (en) | Accounting for the effects of dummy metal patterns in integrated circuits | |
| Ding et al. | Physics-Based Modeling for Determining Transient Current Flow In Multi-layer PCB PI Designs | |
| US20030088393A1 (en) | Automatic generation of reduced-size circuit models including inductive interaction | |
| US7739639B2 (en) | Method and apparatus of core timing prediction of core logic in the chip-level implementation process through an over-core window on a chip-level routing layer |