CN105930572B - 一种面向触摸屏电容仿真的多介质预刻画方法 - Google Patents

一种面向触摸屏电容仿真的多介质预刻画方法 Download PDF

Info

Publication number
CN105930572B
CN105930572B CN201610237910.0A CN201610237910A CN105930572B CN 105930572 B CN105930572 B CN 105930572B CN 201610237910 A CN201610237910 A CN 201610237910A CN 105930572 B CN105930572 B CN 105930572B
Authority
CN
China
Prior art keywords
medium
data
layer
capacitance
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610237910.0A
Other languages
English (en)
Other versions
CN105930572A (zh
Inventor
喻文健
徐哲钊
张伯龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610237910.0A priority Critical patent/CN105930572B/zh
Publication of CN105930572A publication Critical patent/CN105930572A/zh
Application granted granted Critical
Publication of CN105930572B publication Critical patent/CN105930572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)
  • Position Input By Displaying (AREA)

Abstract

本发明公开一种面向触摸屏电容仿真的多介质预刻画方法,其特征在于包括以下步骤:列举多个含两层介质的转移立方体区域的结构配置,对所述结构配置逐个计算其转移概率分布以及相应的权值分布数据,将这些预刻画的数据存入数据库文件中;在对一个特定的触摸屏结构进行电容仿真时,从预计算数据中读取与当前结构的多介质工艺轮廓匹配的数据,在执行随机行走电容计算时,限制每一步跳转所用的转移立方体最多只能包含两层介质,利用线性插值的方法和已读取的多介质预刻画数据得到这个含两层介质的转移立方体的转移概率分布以及相应权值数据,从而实现随机行走的每步跳转。本方法的预刻画过程不依赖于具体的多层介质工艺轮廓信息,面对可能改变的多层介质工艺轮廓和新的电容仿真结构例子,不会再产生额外的介质预刻画计算时间。

Description

一种面向触摸屏电容仿真的多介质预刻画方法
技术领域:
本发明涉及带触摸屏功能的平板显示设备的物理设计与验证领域,特别是关于触摸屏功能验证有关的电容仿真与计算。
背景技术
触摸屏应用已经越来越广泛,手机、平板电脑等电子产品都需要用到触摸屏。触摸屏设备一般包含显示部分和触摸传感部分,这使得触摸屏的内部结构更加复杂。在高性能触摸屏的设计中,为了验证触摸屏的功能和灵敏性,相关电容的计算变得越来越重要。触摸屏设计中的电容计算问题包含对触摸屏结构的电场模拟,这需要有效的场求解器。现有技术中有一些应用在大规模集成电路设计中的场求解器。
在集成电路电容参数提取的场求解器方法中,随机行走电容提取算法是一种比较流行的方法。在文献:Y.Le Coz and R.B.Iverson,“A stochastic algorithm for highspeed capacitance extraction in integrated circuits,”Solid State Electron.,vol.35,no.7,pp.1005–1012,Jul.1992(以下简写作SSE1992)中,首次提出了用于互连电容提取的悬浮随机行走方法。该方法基于空间任意点的电势可表示为以该点为中心的立方体表面上积分的原理,以及计算积分的蒙特卡洛仿真方法,因此将电容计算转化为介质空间中的随机行走过程。在一次随机行走过程中,需要多次构造不含导体、但可能与导体相贴的立方体转移区域,而行走的每一步都是依照一定的概率分布从立方体转移区域的中心跳到它表面随机选取的一点,直到该点落在导体上才终止当前随机行走路径。这个跳转概率分布(也叫转移概率分布)可通过预先计算得到,因此在实际执行随机行走电容提取算法时可快速地执行随机跳转。文献SSE1992的方法只针对导体周围为单一介质的情形,也就是说立方体转移区域都仅含一种绝缘介质,因此只需对单介质立方体转移区域预先计算其转移概率分布(注意:这个概率分布与该绝缘介质介电常数的具体数值无关)。申请人2013年在国际期刊IEEE Transactions on Computer-Aided Design of Integrated Circuits andSystems上发表的论文“RWCap:A floating random walk solver for 3-D capacitanceextraction of VLSI interconnects”(以下简称RWCap2013),及申请人已获授权的发明专利“集成电路设计中基于随机行走的电容参数提取方法”(专利号ZL201210105216.5)中,公开了一种可处理含集成电路多层介质工艺结构的随机行走电容提取方法,该方法根据给定的集成电路多层介质工艺,预计算随机行走算法中需要的信息,即含两层介质层转移区域的转移概率分布以及相应权值分布数据,从而在对要计算的导体结构进行电容提取时能进行跨介质层的跳转操作,并且能产生加快计算收敛过程、减少总计算时间的效果。
然而,采用RWCap2013中提出的方法对不同的多层介质工艺轮廓需要分别进行预计算(即“多介质预刻画”)。在触摸屏设计与制造中,所采用的多层介质工艺并不像集成电路制造中那么固定,因此进行触摸屏设计中的电容仿真时,常常会遇到仿真结构中的多层介质工艺轮廓发生变化的情况,如果每次遇到这种变化都要执行“多介质预刻画”的过程将大大增加设计成本,也增加很多在电容仿真之外的计算时间,这在实际应用中是不能接受的。因此,本发明提出了一种统一的多介质预刻画方法,克服了上述技术问题。本发明所提供的方法只需要做一次预刻画过程,就可以适应任意改变的多层介质工艺轮廓,采用这样的方式不仅很大程度上降低设计成本而且预刻画数据所占用的存储空间很少。
将上述申请人于2013年在国际期刊IEEE Transactions on Computer-AidedDesign of Integrated Circuits and Systems上发表的论文“RWCap:A floating randomwalk solver for 3-D capacitance extraction of VLSI interconnects”以及申请人已获授权的发明专利“集成电路设计中基于随机行走的电容参数提取方法”(专利号ZL201210105216.5)以引用的方式全文结合于本发明中,以助于本领域技术人员对本发明的理解。
发明内容
本发明所采用的方案是:列举出多个含两层介质的转移立方体区域的结构配置,对所述结构配置逐个计算其转移概率分布以及相应的权值分布数据,将这些数据预刻画的数据存入数据库文件中。然后,在对一个特定的触摸屏结构进行电容仿真时,先从预计算数据中读取与当前结构的多介质工艺轮廓数据。在执行随机行走电容计算时,限制每一步跳转所用的转移立方体最多只能包含两层介质,利用线性插值的方法和已读取的多介质预刻画数据得到这个含两层介质的转移立方体的转移概率分布以及相应权值数据,从而实现随机行走的每步跳转。相比于RWCap2013中的方法,本方法的预刻画过程不依赖于具体的多层介质工艺轮廓信息,因此执行一次得到数据后将永不再需执行,面对可能改变的多层介质工艺轮廓和新的电容仿真结构例子,不会再产生额外的介质预刻画计算时间。
根据本发明的内容,采用如下具体方案:
一种面向触摸屏电容仿真的多介质预刻画方法,其特征在于包括以下步骤:
1)列举多个含两层介质的转移立方体区域的结构配置,对所述结构配置逐个计算其转移概率分布以及相应的权值分布数据,将所述转移概率分布以及相应的权值分布数据作为预刻画数据,并存储所述预刻画数据;
2)在对一个特定的触摸屏结构进行电容仿真时,从预刻画数据中读取与当前结构的多介质工艺轮廓匹配的数据;在执行随机行走电容计算时,限制每一步跳转所用的转移立方体最多只能包含两层介质,利用线性插值的方法和已读取的多介质预刻画数据得到这个含两层介质的转移立方体的转移概率分布以及相应权值数据,从而实现随机行走的每步跳转。
根据本发明的一个方面,所述步骤1)进一步包括下述步骤:
(1a)两层介质层转移区域的两层介质的介电常数分别为ε12,该转移区域的转移概率分布以及相应的权值分布数据只与其对应的介质比r有关,其中介质比r=min(ε12)/max(ε12);
(1b)令s表示介质比r可取的最小值,即s≤r≤1,在区间[s,1]内对介质比r的值进行采样,采样方法为等步长采样法:设n为采样点的个数,采样步长t=(1-s)/(n-1),则采样的介质比为:
ri=s+i*t,i=0,1,2,...,n-1;
(1c)分别对介质比为ri的两层介质转移区域进行预刻画,并保存预刻画的数据。
根据本发明的一个方面,所述步骤2)进一步包括下述步骤:
(2a)读取要计算的触摸屏结构的介质层与导体信息;触摸屏结构是一种包含多个介质层及多个导体块的空间三维结构;读入触摸屏三维结构的描述数据,通过所述描述数据得到触摸屏三维结构的介质层与导体块信息,以及在电容仿真中的主导体信息,所述介质层与导体块信息包括各个介质层及导体块的空间位置和形状参数;
(2b)读取转移概率表及权重向量表;所述转移概率表是立方体转移区域对应的转移概率分布,所述权重向量表是立方体转移区域对应的权值数据分布;根据上述步骤(2a)得到的介质层信息,得到相邻介质层的介质比,对每个介质比,调取相应的预刻画数据,所述预刻画数据是在步骤1)中得到的;
(2c)根据导体分布情况生成空间管理数据;根据上述步骤(2a)得到的导体块信息,生成对应的空间管理数据,所述空间管理数据用于加速最近导体的查找速度;
(2d)构造包含主导体的高斯面;所述主导体为需要提取主电容的导体;高斯面为包含该导体且与其他导体不相交的一个闭合面;
(2e)设置电容初值,终止条件;令主导体为i,电容初值随机行走次数初值npath=0,终止条件为精度q<tol,tol为某个预设值;其中当前行走的次数为N时,精度q为:N个权重值的标准差除以当前电容值;
(2f)在包围主导体i上的高斯面上随机选取一点,以该点为中心作至多跨越两层介质层的转移立方体区域,并匹配相应的转移概率表和权重表,根据转移概率在转移立方体表面选取一个点,并计算当前点的权值ω;
(2g)判断当前点是否在导体表面,若在导体表面,则进行(2i)步骤,若不在导体表面,进行(2h)步骤;
(2h)以该点为中心作至多跨越两层介质层的转移立方体区域并匹配相应的转移概率表,根据转移概率表在转移立方体表面选取一个点,以该点为当前点,然后进行步骤(2g);
(2i)更新电容值,计算当前精度;当前点在导体j表面,则更新Cij:=Cij+ω,npath:=npath+1;若当前精度满足终止条件,则进行步骤(2j),否则进行步骤(2f).
(2j)计算结束。
根据本发明的一个方面,所述步骤2)的步骤(2f),(2h)中:
对于转移立方体区域为单介质区域则直接匹配单介质转移概率表和权重表;对于转移立方体区域包含两层介质层的情况,假设两层介质层的介电常数分别为ε12,首先计算其介质比r=min(ε1,ε2)/max(ε1,ε2);若介质比r在第(1a)步预刻画过的介质比ri和ri+1之间,即ri<r<ri+1,用Vr代表介质比为r的两层介质层转移区域的预刻画数据,则根据下面公式得到介质比为r的两层介质层转移区域的转移概率分布以及相应权值分布数据,
附图说明
本申请通过附图对推荐方法进行了具体描述,这些描述仅用于说明本发明的内容,并非用于限制本发明。
图1是本发明中的面向触摸屏电容仿真的多介质预刻画方法的总体框图。
具体实施方式
本发明的具体实施方式如下,该提出的实现多介质随机行走电容提取的方法包括二个子过程:(1)对某些特定的两层介质立方体转移区域预先计算其转移概率分布以及相应的权值分布数据;(2)基于预刻画的信息,对一个给定的多层介质导体结构进行电容参数计算。
第(1)个子过程的步骤如下:设两层介质层转移区域的两层介质的介电常数分别为ε12,该转移区域的转移概率分布以及相应的权值分布数据只与其对应的介质比r有关,其中介质比r=min(ε12)/max(ε12)。令s表示介质比r可取的最小值,即s≤r≤1,在区间[s,1]内对介质比r的值进行采样,采样方法可以是任意的。下面以等步长采样法为例。设n为采样点的个数,采样步长t=(1-s)/(n-1),则采样的介质比为
ri=s+i*t,i=0,1,2,...,n-1.
然后分别对介质比为ri的两层介质转移区域进行预刻画,具体实施过程可以参考RWCap2013中的做法,或申请人已获授权的发明专利“集成电路设计中基于随机行走的电容参数提取方法”(专利号ZL201210105216.5)的做法。并将预刻画的数据存为硬盘文件。典型情况下我们取s=0.1,t=0.015,n=61。
第(2)个子过程的步骤如下:
(2a)读取要计算的触摸屏结构的介质层与导体信息。触摸屏结构是一种包含多个介质层及多个导体块的空间三维结构,并以文本文件的形式描述了这一空间三维结构。读入描述触摸屏三维结构的文件,就可以得到触摸屏三维结构的介质层与导体块信息,这些信息包括各个介质层及导体块的空间位置和形状大小。
(2b)读取转移概率表及权重向量表。转移概率表即立方体转移区域对应的转移概率分布,权重向量表即立方体转移区域对应的权值数据分布。根据上述步骤(2a)得到的介质层信息,可以得到相邻介质层的介质比,对每个介质比,从预刻画数据库中读取相应的预刻画数据文件,其中预刻画数据库是在步骤1)中得到的。
(2c)根据导体分布情况生成空间管理数据。根据上述步骤(2a)得到的导体块信息,生成对应的空间管理数据,空间管理数据主要是用来加速最近导体的查找速度。
(2d)构造包含主导体的高斯面。主导体为需要提取主电容的导体,高斯面为包含该导体,且与其他导体不相交的一个闭合面。
(2e)设置电容初值,终止条件;令主导体为i,电容初值随机行走次数初值npath=0,终止条件为精度q<tol,tol为某个预设值;其中当前行走的次数为N时,精度q为:N个权重值的标准差除以当前电容值;
(2f)在包围主导体i上的高斯面上随机选取一点,以该点为中心作至多跨越两层介质层的转移立方体区域,并匹配相应的转移概率表和权重表(若不跨介质层,则匹配单介质转移概率表和权重表,否则利用线性插值法得到近似的转移概率表和权重表),根据转移概率在转移立方体表面选取一个点,并计算当前点的权值ω。
(2g)判断当前点是否在导体表面,若在导体表面,则进行(2i)步骤,若不在导体表面,进行(2h)步骤。
(2h)以该点为中心作至多跨越两层介质层的转移立方体区域并匹配相应的转移概率表,根据转移概率表在转移立方体表面选取一个点,以该点为当前点,然后进行步骤(2g)。
(2i)更新电容值,计算当前精度。若当前点在导体j表面,则更新Cij:=Cij+ω,npath:=npath+1。若当前精度满足要求,则进行步骤(2j),否则进行步骤(2f).
(2j)计算结束。
第(2)个子过程步骤(2b)的具体做法:假设第(1)个子过程使用等步长采样法,且s=0.1,t=0.05,则预刻画的介质比为0.1,0.15,0.2,…,1.首先得到触摸屏三维结构各个介质层的介电常数,例如假设触摸屏三维结构有5层介质层,且每层介质层的介电常数分别为3.5,6.5,4.2,3.2,1.0;然后计算相邻介质层介电常数比(较小的介电常数值除以较大的介电常数值),分别为0.538,0.646,0.762,0.313;对于每一个介电常数比,首先需要确定第(1)个子过程中预刻画过的其最接近的两个介质比,例如0.538对应的是介质比0.50和0.55,0.646对应的是介质比0.60和0.65,0.762对应的是介质比0.75和0.80,0.313对应的是介质比0.30和0.35;最后将这些介电常数比对应的介质比的预刻画数据读入到内存中。
第(2)个子过程步骤(2c)具体做法可以参考发明人2013年在国际期刊IEEETransactions on Computer-Aided Design of Integrated Circuits and Systems上发表的论文“Efficient space management techniques for large-scale interconnectcapacitance extraction with floating random walks”。
第(2)个子过程步骤(2f),(2h)中对于转移立方体区域为单介质区域则可以直接匹配单介质转移概率表和权重表;对于转移立方体区域包含两层介质层的情况,假设两层介质层的介电常数分别为ε12,首先计算其介质比r=min(ε1,ε2)/max(ε1,ε2)。若介质比r在第(1)步预刻画过的介质比ri和ri+1之间,即ri<r<ri+1,用Vr代表介质比为r的两层介质层转移区域的预刻画数据,则可以根据下面公式得到介质比为r的两层介质层转移区域的转移概率分布以及相应权值分布数据,
本发明并不局限于该实施例文字表述的内容,任何有关该发明构思表述的发明内容均落入本发明的保护范围中。

Claims (3)

1.一种面向触摸屏电容仿真的多介质预刻画方法,其特征在于包括以下步骤:
1)列举多个含两层介质的转移立方体区域的结构配置,对所述结构配置逐个计算其转移概率分布以及相应的权值分布数据,将所述转移概率分布以及相应的权值分布数据作为预刻画数据,并存储所述预刻画数据;
2)在对一个特定的触摸屏结构进行电容仿真时,从预刻画数据中读取与当前结构的多介质工艺轮廓匹配的数据;在执行随机行走电容计算时,限制每一步跳转所用的转移立方体最多只能包含两层介质,利用线性插值的方法和已读取的多介质预刻画数据得到这个含两层介质的转移立方体的转移概率分布以及相应权值数据,从而实现随机行走的每步跳转,
其中,所述步骤1)进一步包括下述步骤:
(1a)两层介质层转移区域的两层介质的介电常数分别为ε12,该转移区域的转移概率分布以及相应的权值分布数据只与其对应的介质比r有关,其中介质比r=min(ε12)/max(ε12);
(1b)令s表示介质比r可取的最小值,即s≤r≤1,在区间[s,1]内对介质比r的值进行采样,采样方法为等步长采样法:设n为采样点的个数,采样步长t=(1-s)/(n-1),则采样的介质比为:
ri=s+i*t,i=0,1,2,...,n-1;
(1c)分别对介质比为ri的两层介质转移区域进行预刻画,并保存预刻画的数据。
2.根据权利要求1所述的多介质预刻画方法,其特征在于,所述步骤2)进一步包括下述步骤:
(2a)读取要计算的触摸屏结构的介质层与导体信息;触摸屏结构是一种包含多个介质层及多个导体块的空间三维结构;读入触摸屏三维结构的描述数据,通过所述描述数据得到触摸屏三维结构的介质层与导体块信息,以及在电容仿真中的主导体信息,所述介质层与导体块信息包括各个介质层及导体块的空间位置和形状参数;
(2b)读取转移概率表及权重向量表;所述转移概率表是立方体转移区域对应的转移概率分布,所述权重向量表是立方体转移区域对应的权值数据分布;根据上述步骤(2a)得到的介质层信息,得到相邻介质层的介质比,对每个介质比,调取相应的预刻画数据,所述预刻画数据是在步骤1)中得到的;
(2c)根据导体分布情况生成空间管理数据;根据上述步骤(2a)得到的导体块信息,生成对应的空间管理数据,所述空间管理数据用于加速最近导体的查找速度;
(2d)构造包含主导体的高斯面;所述主导体为需要提取主电容的导体;高斯面为包含该导体且与其他导体不相交的一个闭合面;
(2e)设置电容初值,终止条件;令主导体为i,电容初值随机行走次数初值npath=0,终止条件为精度q<tol,tol为某个预设值;其中当前行走的次数为N时,精度q为:N个权重值的标准差除以当前电容值;
(2f)在包围主导体i上的高斯面上随机选取一点,以该点为中心作至多跨越两层介质层的转移立方体区域,并匹配相应的转移概率表和权重表,根据转移概率在转移立方体表面选取一个点,并计算当前点的权值ω;
(2g)判断当前点是否在导体表面,若在导体表面,则进行(2i)步骤,若不在导体表面,进行(2h)步骤;
(2h)以该点为中心作至多跨越两层介质层的转移立方体区域并匹配相应的转移概率表,根据转移概率表在转移立方体表面选取一个点,以该点为当前点,然后进行步骤(2g);
(2i)更新电容值,计算当前精度;当前点在导体j表面,则更新Cij:=Cij+ω,npath:=npath+1;若当前精度满足终止条件,则进行步骤(2j),否则进行步骤(2f);
(2j)计算结束。
3.根据权利要求1或2所述的多介质预刻画方法,其特征在于,所述步骤2)的步骤(2f),(2h)中:
对于转移立方体区域为单介质区域则直接匹配单介质转移概率表和权重表;对于转移立方体区域包含两层介质层的情况,假设两层介质层的介电常数分别为ε12,首先计算其介质比r=min(ε1,ε2)/max(ε1,ε2);若介质比r在第(1a)步预刻画过的介质比ri和ri+1之间,即ri<r<ri+1,用Vr代表介质比为r的两层介质层转移区域的预刻画数据,则根据下面公式得到介质比为r的两层介质层转移区域的转移概率分布以及相应权值分布数据,
CN201610237910.0A 2016-04-15 2016-04-15 一种面向触摸屏电容仿真的多介质预刻画方法 Active CN105930572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610237910.0A CN105930572B (zh) 2016-04-15 2016-04-15 一种面向触摸屏电容仿真的多介质预刻画方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610237910.0A CN105930572B (zh) 2016-04-15 2016-04-15 一种面向触摸屏电容仿真的多介质预刻画方法

Publications (2)

Publication Number Publication Date
CN105930572A CN105930572A (zh) 2016-09-07
CN105930572B true CN105930572B (zh) 2018-10-19

Family

ID=56839231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610237910.0A Active CN105930572B (zh) 2016-04-15 2016-04-15 一种面向触摸屏电容仿真的多介质预刻画方法

Country Status (1)

Country Link
CN (1) CN105930572B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107844674B (zh) * 2017-12-18 2019-06-28 清华大学 处理悬浮导体的随机行走电容参数提取方法
CN112800710B (zh) * 2021-02-19 2022-09-02 清华大学 面向集成电路互连电容提取的多介质格林函数预刻画方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651047A (zh) * 2012-04-11 2012-08-29 清华大学 集成电路设计中基于随机行走的电容参数提取计算方法
CN104008255A (zh) * 2014-06-13 2014-08-27 清华大学 面向集成电路电容提取的多介质随机行走计算方法及系统
CN105095567A (zh) * 2015-07-01 2015-11-25 清华大学 电容参数提取方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633915B2 (en) * 2007-10-04 2014-01-21 Apple Inc. Single-layer touch-sensitive display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651047A (zh) * 2012-04-11 2012-08-29 清华大学 集成电路设计中基于随机行走的电容参数提取计算方法
CN104008255A (zh) * 2014-06-13 2014-08-27 清华大学 面向集成电路电容提取的多介质随机行走计算方法及系统
CN105095567A (zh) * 2015-07-01 2015-11-25 清华大学 电容参数提取方法

Also Published As

Publication number Publication date
CN105930572A (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
Bansal et al. An analytical fringe capacitance model for interconnects using conformal mapping
JP5940711B2 (ja) スタンダードセルのアーキテクチャと関連付けられるデバイスの製造方法
CN105631087B (zh) 用于集成电路布局生成的方法、器件和计算机程序产品
CN102651047B (zh) 集成电路设计中基于随机行走的电容参数提取计算方法
US7805692B2 (en) Method for local hot spot fixing
CN103198177B (zh) 基于gpu的集成电路电容参数提取系统及方法
CN108594816A (zh) 一种通过改进orb-slam算法实现定位与构图的方法和系统
CN108596944A (zh) 一种提取运动目标的方法、装置及终端设备
CN104008255B (zh) 面向集成电路电容提取的多介质随机行走方法及系统
CN110532381A (zh) 一种文本向量获取方法、装置、计算机设备及存储介质
CN105930572B (zh) 一种面向触摸屏电容仿真的多介质预刻画方法
CN101964008B (zh) 布线设计辅助设备和布线设计辅助方法
CN108536467A (zh) 代码的定位处理方法、装置、终端设备及存储介质
Yu et al. Efficient 3-D extraction of interconnect capacitance considering floating metal fills with boundary element method
Abouelyazid et al. Accuracy-based hybrid parasitic capacitance extraction using rule-based, neural-networks, and field-solver methods
US8671382B2 (en) Method of generating RC technology file
Husain Models for interconnect capacitance extraction
JP2004240801A (ja) 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法
Zhang et al. Improved pre‐characterization method for the random walk based capacitance extraction of multi‐dielectric VLSI interconnects
Arora et al. FieldRC, a GPU accelerated interconnect RC parasitic extractor for full-chip designs
CN105095567B (zh) 电容参数提取方法
Yu et al. Utilizing macromodels in floating random walk based capacitance extraction
Yan Timing-driven octilinear Steiner tree construction based on Steiner-point reassignment and path reconstruction
US11704472B2 (en) Standard cells and variations thereof within a standard cell library
CN106502995B (zh) 一种层级信息智能识别方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant