CN104008255B - 面向集成电路电容提取的多介质随机行走方法及系统 - Google Patents

面向集成电路电容提取的多介质随机行走方法及系统 Download PDF

Info

Publication number
CN104008255B
CN104008255B CN201410263947.1A CN201410263947A CN104008255B CN 104008255 B CN104008255 B CN 104008255B CN 201410263947 A CN201410263947 A CN 201410263947A CN 104008255 B CN104008255 B CN 104008255B
Authority
CN
China
Prior art keywords
transport zone
cube
integrated circuit
cube transport
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410263947.1A
Other languages
English (en)
Other versions
CN104008255A (zh
Inventor
喻文健
张伯龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201410263947.1A priority Critical patent/CN104008255B/zh
Publication of CN104008255A publication Critical patent/CN104008255A/zh
Application granted granted Critical
Publication of CN104008255B publication Critical patent/CN104008255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种面向集成电路电容提取的多介质随机行走方法及系统,其包括,读取存储设备中所存储的集成电路的介质层信息;根据所读取的集成电路的介质层信息,计算包含多层介质层的立方体转移区域的转移概率表与权重向量表;根据所计算出的包含多层介质层的立方体转移区域的转移概率表与权重向量表,对集成电路的多层介质互连结构进行电容参数提取。该方法及系统可以减少每条随机行走路径中包含的跳转次数,进而缩短电容提取的计算时间,在增加内存开销的基础上可获得几倍到几十倍不等的加速。

Description

面向集成电路电容提取的多介质随机行走方法及系统
技术领域
本发明涉及VLSI(Very Large Scale Integrated circuits,超大规模集成电路)物理设计与验证领域,尤其涉及一种面向集成电路电容提取的多介质随机行走方法及系统。
背景技术
集成电路的设计流程中首先要提出功能描述,然后经过逻辑设计、版图设计得到描述半导体工艺尺寸、结构的版图。这时需要进行版图验证,所述版图验证即为通过计算机软件模拟等来验证上述设计是否能达到当初设定的要求。如果满足要求,就可进行下一步的生产制造等;否则要返回逻辑设计等进行必要的修正。重复这个迭代过程,直到版图验证表明设计确实能够满足要求为止。在版图验证中,有一个非常重要的环节称为“互连寄生参数提取”。
随着集成电路制造技术的发展,电路规模不断增大、特征尺寸不断缩小,当今很多芯片已含有几千万乃至上亿个器件。不过集成电路中互连线的寄生效应造成互连线对电路延时的影响已超过了器件对延时的影响。这就需要对互连线的电容、电阻等参数进行准确的提取计算,这样才能进行保证电路模拟与验证的正确有效性。随着实际应用中对计算精度的要求越来越高,互连线之间的电容参数提取需要使用三维提取方法,即三维场求解器来进行精确求解。此类场求解器的计算往往是耗时的,对其算法的优化与加速研究意义很大。
在集成电路电容参数提取的场求解器方法中,随机行走电容提取算法是一种比较流行的方法。在文献:Y.Le Coz and R.B.Iverson,“A stochastic algorithm for highspeed capacitance extraction in integrated circuits,”Solid State Electron.,vol.35,no.7,pp.1005–1012,Jul.1992(以下简写为SSE1992)中,首次提出了用于互连电容提取的悬浮随机行走方法。该方法基于空间任意点的电势或电场强度分量可表示为以该点为中心的立方体表面上积分的原理,以及计算积分的蒙特卡洛仿真方法,因此将电容计算转化为介质空间中的随机行走过程。在一次随机行走过程中,需要多次构造不含导体、但可能与导体相贴的立方体转移区域,而行走的每一步都是依照一定的概率分布从立方体转移区域的中心跳到它表面随机选取的一点,直到该点落在导体上才终止当前随机行走路径。这个跳转概率分布(也叫转移概率分布)可通过预先计算得到,因此在实际执行随机行走电容提取算法时可快速地执行随机跳转。文献SSE1992的方法只针对导体周围为单一介质的情形,也就是说立方体转移区域都仅含一种绝缘介质,因此只需对单介质立方体转移区域预先计算其转移概率分布,并且这个概率分布与介质的介电常数数值无关。申请人2013年在国际期刊IEEE Transactions on Computer-Aided Design of Integrated Circuitsand Systems上发表的论文“RWCap:A floating random walk solver for 3-Dcapacitance extraction of VLSI interconnects”(以下简称RWCap2013),及申请人已获授权的发明专利“集成电路设计中基于随机行走的电容参数提取方法”(专利号201210105216.5)中,公开了一种可处理含集成电路多层介质工艺结构的随机行走电容提取方法,该方法根据给定的集成电路多层介质工艺,预计算随机行走算法中需要的信息,即含两层介质层的转移区域的转移概率分布、以及相应权值分布数据,从而在对要计算的导体结构进行电容提取时能进行跨介质层的跳转操作,并且能产生加快计算收敛过程、减少总计算时间的效果。
然而,采用RWCap2013中提出的方法后随机行走中的每步跳转最多只能跨一个介质交界面,对于实际集成电路工艺中含较多介质层的情况仍然不够有效,即每条随机行走路径仍需包括很多步跳转才能终止,这会严重影响随机行走算法的执行效率。因此,本发明将提出一种新的转移区域预刻画和使用方法,大大提高随机行走电容提取算法在处理多介质互连结构时的执行效率。
发明内容
鉴于以上内容,有必要提供一种面向集成电路电容提取的多介质随机行走方法及系统,其减少每条随机行走路径中包含的跳转次数,进而缩短电容提取的计算时间,在增加内存开销的基础上可获得几倍到几十倍不等的加速。
一种面向集成电路电容提取的多介质随机行走方法,应用于电子装置中,该方法包括:读取步骤,读取存储设备中所存储的集成电路的介质层信息;计算步骤一,根据所读取的集成电路的介质层信息,计算包含多层介质层的立方体转移区域的转移概率表与权重向量表;计算步骤二,根据所计算出的包含多层介质层的立方体转移区域的转移概率表与权重向量表,对集成电路的多层介质互连结构进行电容参数提取。
一种面向集成电路电容提取的多介质随机行走系统,运行于电子装置中,该方法包括:读取模块,用于读取存储设备中所存储的集成电路的介质层信息;计算模块,用于根据所读取的集成电路的介质层信息,计算包含多层介质层的立方体转移区域的转移概率表与权重向量表;所述计算模块还用于根据所计算出的包含多层介质层的立方体转移区域的转移概率表与权重向量表,对集成电路的多层介质互连结构进行电容参数提取。
相较于现有技术,本发明面向集成电路电容提取的多介质随机行走方法及系统,通过对更多种类的立方体转移区域进行预先计算转移概率表与权重向量表,使得随机行走电容提取算法每一步跳转最多横跨三个介质层交界面,从而减少每条随机行走路径中包含的跳转次数,进而缩短电容提取的计算时间。相比于现有技术中预先计算包含两层介质层的立方体转移区域的方法,本发明在增加内存开销的基础上可获得几倍到几十倍不等的加速。
附图说明
图1是本发明面向集成电路电容提取的多介质随机行走系统较佳实施例的运行环境示意图。
图2是本发明本发明面向集成电路电容提取的多介质随机行走系统较佳实施例的功能模块图。
图3是本发明面向集成电路电容提取的多介质随机行走方法较佳实施例的流程图。
图4是本发明包含四层介质层的立方体转移区域三维立体图的示意图。
图5是本发明图4中所示立方体转移区域的差分网格二维截面图。
图6是本发明步骤S12的细化流程图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
如图1所示,是本发明面向集成电路电容提取的多介质随机行走系统较佳实施例的运行环境示意图。所述面向集成电路电容提取的多介质随机行走系统10运行于计算装置1中。该计算装置1还包括存储设备11及处理设备12。所述存储设备11存储集成电路版图的文件及集成电路的介质层信息。所述处理设备12包括CPU(Central Processing Unit,中央处理器)及GPU(Graphic Processing Unit,图形处理器)等。
所述存储设备11存储面向集成电路电容提取的多介质随机行走系统10的程序代码及运行过程中所需的数据。所述处理设备12执行面向集成电路电容提取的多介质随机行走系统10的程序代码,以快速计算集成电路中导体之间电容参数。
所述计算装置1可以是计算机、服务器等。
如图2所示,所述面向集成电路电容提取的多介质随机行走系统10由一个或者多个模块构成,所述模块包含读取模块100及计算模块101,所述模块的功能将在后续中详述。
如图3所示,是本发明面向集成电路电容提取的多介质随机行走方法的较佳实施例的流程图。
步骤S10,读取模块100读取存储设备11中所存储的集成电路的介质层信息。
步骤S11,计算模块101根据所读取的集成电路的介质层信息,计算包含多层介质层的立方体转移区域的转移概率表与权重向量表。该步骤S11即对若干种含多介质层的立方体转移区域进行预刻画,所述预刻画是通过对更多种类的立方体转移区域进行预先计算转移概率表与权重向量表。
在本实施例中,集成电路中介质层交界面都是水平的,用静电场方程与有限差分法计算立方体转移区域的转移概率表及相应的权重向量表,此方法的具体实施过程可以参考申请人2013年在国际期刊IEEE Transactions on Computer-Aided Design ofIntegrated Circuits and Systems上发表的论文“RWCap:A floating random walksolver for 3-D capacitance extraction of VLSI interconnects”(以下简称RWCap2013)中的做法,在RWCap2013中虽然只提到了计算包含两层介质层的立方体转移区域的转移概率表及权重向量表,但是此方法对于包含三层与四层介质层的立方体转移区域同样适用。该步骤S11的具体过程如下:
(a1)根据所读取的集成电路的介质层信息构建一个单位长度的立方体转移区域,且假定转移立方体边界被分割成n份。
(a2)根据所构建的单位长度的立方体转移区域,分别计算包含两层,三层与四层介质层的立方体转移区域的转移概率表与权重向量表。
对于包含两层介质层的单位长度的立方体转移区域,设立方体转移区域的交界面上下两个介质层的介电常数分别为ε+-(若ε+=ε-,则为单介质区域)且n为奇数,限定立方体转移区域的介质层交界面的位置位于立方体转移区域高度的处,当立方体转移区域的介质层交界面位于立方体转移区域高度的时,此时将立方体转移区域边界的划分份数变为n+1,所述介质层交界面的位置从立方体转移区域的底面算起。对于所述介电常数对ε+-,计算所述介电常数对对应的转移概率表及权重向量表。具体做法为取遍所有立方体转移区域的介质层交界面位置依次计算该介电常数对对应的立方体转移区域在不同的介质层交界面位置的转移概率表及相应的权重向量表,然后将计算结果存入数据库;根据集成电路介质层信息取遍所有相邻的介电常数对依次计算每个介电常数对对应的转移概率表及相应的权重向量表并将结果存入数据库。例如,假设集成电路共有m个介质层,且介质层的介电常数从地面的介质层到顶面的介质层分别为ε12,…,εm,则令立方体转移区域的介电常数对ε+-的值为ε-=εk+=εk+1,令k从1开始取遍1到m-1之间所有的数,即取遍所有相邻的介电常数对。
对于包含三层介质层的单位长度的立方体转移区域,设立方体转移区域的介质层从下往上的介电常数为ε123,n为偶数,立方体转移区域包含有两个介质层交界面,设从下往上的两个介质层交界面的位置分别为h1,h2,限定立方体转移区域的介质层交界面的位置为介质层交界面的位置从立方体转移区域底面算起,即 对于介电常数组ε123,计算所述介电常数组对应的转移概率表及权重向量表,具体做法为取遍所有立方体转移区域的介质层交界面位置组合依次计算所述介电常数组对应的立方体转移区域在不同的介质层交界面位置组合时的转移概率表及相应的权重值向量,然后将计算结果存入数据库;根据集成电路介质层信息计算所有相连的介电常数组ε123对应的转移概率表及权重向量表并将结果存入数据库。例如,假设集成电路共有m个介质层,且介质层的介电常数从地面的介质层到顶面的介质层分别为ε12,…,εm,则令立方体转移区域的介电常数对ε123的值为ε1=εk2=εk+13=εk+2,令k从1开始取遍1到m-2之间所有的数,即取遍所有相连的介电常数组ε123
对于包含四层介质层的单位长度立方体转移区域,设此时立方体转移区域的介质层从下往上的介电常数为ε1234,n为偶数,此时立方体转移区域有三个介质层交界面,设从下往上三个介质层交界面的位置分别为h1,h2,h3,限定立方体转移区域交界面位置位于立方体转移区域高度的处,介质层交界面位置从立方体转移区域底面算起,即对于给定的介电常数组ε1234,计算此介电常数组对应的转移概率表及权重向量表,具体做法为取遍所有立方体转移区域的介质层交界面位置组合依次计算此介电常数组对应的立方体转移区域在不同交界面位置组合时的转移概率表及相应的权重向量表,然后将计算结果存入数据库;根据集成电路介质层信息计算所有相连的介电常数组ε1234对应的转移概率表及权重向量表并将结果存入数据库。例如,假设集成电路共有m个介质层,且介质层的介电常数从地面的介质层到顶面的介质层分别为ε12,…,εm,则令立方体转移区域的介电常数对ε1234的值为ε1=εk2=εk+13=εk+24=εk+3,令k从1开始取遍1到m-3之间所有的数,即取遍所有相连的介电常数组ε1234
在步骤(a2)中计算包含两层或三层或四层介质层的立方体转移区域的转移概率与权重向量表的具体过程包括:
(a21)计算立方体转移区域的初始转移概率密度向量。
例如,以包含四层介质层的立方体转移区域为例,如图4所示,立方体转移区域为单位立方体,且边界被划分成n份,其中ε1234为立方体转移区域的介质层从下层到上层的介电常数。介质层交界面位置位于
根据静电场的拉普拉斯方程及交界面电位移连续性条件,运用有限差分方法建立一个求解立方体转移区域表面的电势与立方体转移区域中心点电势的关系矩阵。通过有限差分可将图4分割成n3小立方体块,其中每个立方体块称之为立方体单元。
所述静电场的拉普拉斯方程为:
▿ 2 φ = ∂ 2 φ ∂ x 2 + ∂ 2 φ ∂ y 2 + ∂ 2 φ ∂ z 2 = 0 ,
所述交界面电位移连续性条件:
ϵ 1 ∂ φ ∂ z - = ϵ 2 ∂ φ ∂ z + ,
ϵ 2 ∂ φ ∂ z - = ϵ 3 ∂ φ ∂ z + ,
ϵ 3 ∂ φ ∂ z - = ϵ 4 ∂ φ ∂ z + ,
图5是图4所示立方体转移区域的差分网格二维截面图,此时立方体表面有6n2个表面块:
E 11 E 12 E 13 O I 2 O E 31 O D 33 φ I φ B φ F = 0 f B 0 ,
其中E11是满足上述拉普拉斯方程的立方体转移区域内任意两个立方体单元之间的电势关系系数,E12是满足拉普拉斯方程的立方体转移区域内任意一个立方体单元与任意一个表面网格之间的电势关系系数,E13是满足拉普拉斯方程的立方体转移区域中介质交界面与任意一个立方体单元之间的电势关系系数,E31和D33分别是同时满足上述交界面电势连续条件和电位移连续条件的立方体转移区域中介质交界面与任意一个立方体单元之间的电势关系系数,I2是单位对角矩阵,用于使立方体转移区域表面网格上的电势φB等于一个中间变量fB,φF是立方体转移区域介质交界面上的电势,φI是立方体转移区域中立方体单元的电势。
设k是立方体转移区域中心点所在立方体单元的编号,ek是一个用于提取立方体转移区域中心点电势的向量,在该向量的k位置的数值为1,其余数值均是0,则φI表达成:
φ k = e k T φ I = - ( ( E 11 - E 13 D 33 - 1 E 31 ) - 1 e k ) T E 12 f B ,
消去边界条件fB,得到立方体转移区域表面6n2个网格的电势与中心点电势关系的格林函数数值解Pk,并将该格林函数数值解Pk作为集成电路中立方体转移区域的初始转移概率密度向量:
P k = - ( ( E 11 - E 13 D 33 - 1 E 31 ) - 1 e k ) T E 12 .
(a22)根据所计算出的初始转移概率密度向量及利用梯度算子,计算得到集成电路中立方体转移区域的初始权重向量。
所计算出的集成电路中立方体转移区域的初始权重向量如下:
∂ P ∂ x ≈ P k + 1 - P k - 1 2 h = - ( ( E 11 - E 13 D 33 - 1 E 31 ) - 1 e ~ 1 ) T E 12
∂ P ∂ y ≈ P k + n - P k - n 2 h = - ( ( E 11 - E 13 D 33 - 1 E 31 ) - 1 e ~ n ) T E 12 ,
∂ P ∂ z ≈ P k + n 2 - P k - n 2 2 h = - ( ( E 11 - E 13 D 33 - 1 E 31 ) - 1 e ~ n 2 ) T E 12
其中是向量,其中元素
e ~ i ( j ) = 1 / 2 h , j = k + i - 1 / 2 h , j = k - i 0 , o t h e r w i s e ,
其中i=1,n,n2,k是转移区域中心点所在立方体转移区域中立方体单元的编号,h为立方体转移区域中相邻两个立方体单元的中心间距。
(a23)根据所计算出的所述初始权重向量,采用重要性采样原理计算得到集成电路中立方体转移区域的权重向量KX,KY,KZ,所述权重向量KX,KY,KZ表示如下:
K X = Σ i = 1 6 n 2 | ∂ P ∂ x | i
K Y = Σ j = 1 6 n 2 | ∂ P ∂ y | j ,
K Z = Σ z = 1 6 n 2 | ∂ P ∂ z | z
根据得到的权重向量,对上述集成电路中立方体转移区域的初始转移概率密度向量Pk进行调整,得到第一步跳转的转移概率密度向量
P ~ x = | ∂ P ∂ x | / K X
P ~ y = | ∂ P ∂ y | / K Y ,
P ~ z = | ∂ P ∂ z | / K Z
(a24)对不同的介电常数组合与交界面组合重复步骤(a21)到(a23),得到包含四层介质层的立方体转移区域的转移概率密度向量与权重向量,即预刻画的立方体转移区域转移概率表及权重向量表。对于包含三层介质层的立方体转移区域有类似的计算方法。对于两层介质层的立方体转移可以参考RWCap2013。
步骤S12,计算模块101根据所计算出的包含多层介质层的立方体转移区域的转移概率表与权重向量表,对集成电路的多层介质互连结构进行电容参数提取。
如图6所示,为步骤S12的具体实现过程如下:
步骤S120,读取所计算出的包含多层介质层的立方体转移区域的转移概率表与权重向量表。
步骤S121,读取预先存储于存储设备11中的集成电路的版图文件,并根据集成电路版图的导体分布情况生成空间管理数据。
该步骤S121可以参考发明人2013年在国际期刊IEEE Transactions onComputer-Aided Design of Integrated Circuits and Systems上发表的论文“Efficient space management techniques for large-scale interconnectcapacitance extraction with floating random walks”。
步骤S122,选取主导体i并构造包围主导体的高斯面。
步骤S123,设置主导体i与其他导体块j的耦合电容初始值设置随机行走次数初值npath:=0,设置程序终止条件(不妨设终止条件为精度q)。
步骤S124,在包围主导体i的高斯面上随机取点r(0),以r(0)为中心点生成一个至多包含第一预设层数(如三层)质层的立方体转移区域,然后在该立方体转移区域表面,按照与立方体转移区域相匹配转移概率表选点r(1)为当前点,并根据与立方体转移区域匹配的权重向量表算出点r(1)相应的权值ω。
对于实际立方体转移区域为单介质区域的情况,可以直接匹配单介质转移概率表。所述实际立方体转移区域为算法运行过程中根据导体块的空间结构构造的实际转移区域。对于实际立方体转移区域包含两层介质层则通过放缩实际的立方体转移区域大小从而匹配转移概率表(可以参考RWCap2013);但是对于实际的立方体转移区域包含三层,或者四层介质层时则通过放缩不能使之匹配预先刻画的包含三层或者四层介质层的立方体转移区域,因此,提出了一种将实际立方体转移区域与预刻画的转移立方体区域进行匹配的技术。
在本实施例中,第一预设层数为三层,对于包含三层介质层的实际立方体转移区域,设为实际立方体转移区域两个介质层交界面的高度,所述实际立方体转移区域两个介质层交界面的高度从实际立方体转移区域下底面算起,L为实际立方体转移区域的边长。计算出归一化后的单位立方体转移区域的两个介质层交界面高度:
h i = h ~ i L , ( i = 1 , 2 ) . ,
设n为预刻画的含三层介质的立方体转移区域单方向划分的网格份数,n为偶数,用如下公式一:
可以计算出实际立方体转移区域与预刻画的立方体转移区域相匹配的交界面编号,所计算出的交界面编号用vi表示。若其中一个交界面位置位于则交界面的编号为t。但是此时vi可能等于0或者n,或者v1=v2,因此还需要进行一些处理,如对介质层交界面位于转移立方体顶端与底端的情况进行调整,对有交界面重合的情况进行调整,处理过程如算法1所示。通过算法1处理后有0<v1<v2<n且v1,v2为偶数。
算法1
步骤S125,判断当前点r(1)是否在任意导体j表面。若当前点r(1)不在任意导体j表面时,执行步骤S126;若当前点r(1)在任意导体j表面时,执行步骤S127。
步骤S126,以当前点r(1)为中心构造至多包含第二预设层数(如四层)介质层的立方体转移区域,按照与此立方体转移区域匹配的转移概率表在立方体转移区域表面进行选取下一个随机点r(2)(更新当前点,即r(1)=r(2)),然后返回执行步骤S125,直到当前点r(1)在任意导体j表面,则Cij:=Cij+ω,npath:=npath+1。
在本实施例中,第二预设层数为四层,对于包含四层介质层的实际立方体转移区域,设为实际立方体转移区域三个交界面的高度(从实际立方体下底面算起),L为实际立方体转移区域的边长。计算出归一化后三个交界面高度:
h i = h ~ i L , ( i = 1 , 2 , 3 ) .
设n为预刻画的、含四层介质的立方体转移区域单方向划分的网格份数,n为偶数,用如下公式二:
可以算出实际立方体转移区域与预刻画的立方体转移区域相匹配的交界面编号,所计算出的交界面编号vi表示,若其中一个交界面位置位于则交界面的编号为t。但是此时vi可能等于0或者n,或者vi=vj,(i≠j),(i,j=1,2,3),因此还需要进行一些处理,如对介质层交界面位于转移立方体顶端与底端的情况进行调整,对有交界面重合的情况进行
算法2:
调整,处理过程如算法2所示。通过算法2处理后有0<v1<v2<v3<n且v1,v2,v3为偶数。
步骤S127,对于任意的j,更新主导体块i与其他导体块j的耦合电容值,并计算误差。
步骤S128,判断误差是否满足终止条件,此时当误差满足终止条件时,该流程结束;当误差没有满足终止条件时,返回步骤S124。
最后应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或等同替换,而不脱离本发明技术方案的精神和范围。

Claims (8)

1.一种面向集成电路电容提取的多介质随机行走方法,应用于电子装置中,其特征在于,该方法包括:
读取步骤,读取存储设备中所存储的集成电路的介质层信息;
计算步骤一,根据所读取的集成电路的介质层信息,计算包含多层介质层的立方体转移区域的转移概率表与权重向量表,其中所述计算包含多层介质层的立方体转移区域的转移概率表与权重向量表包括根据所读取的集成电路的介质层信息构建一个单位长度的立方体转移区域,根据所构建的单位长度的立方体转移区域,分别计算包含两层,三层与四层介质层的立方体转移区域的转移概率表与权重向量表;
计算步骤二,根据所计算出的包含多层介质层的立方体转移区域的转移概率表与权重向量表,对集成电路的多层介质互连结构进行电容参数提取。
2.如权利要求1所述的面向集成电路电容提取的多介质随机行走方法,其特征在于,所述根据所构建的单位长度的立方体转移区域,分别计算包含两层,三层与四层介质层的立方体转移区域的转移概率表与权重向量表包括:
(a21)计算立方体转移区域的初始转移概率密度向量;
(a22)根据所计算出的初始转移概率密度向量及利用梯度算子,计算得到集成电路中立方体转移区域的初始权重向量;
(a23)根据所计算出的所述初始权重向量,采用重要性采样原理计算得到集成电路中立方体转移区域的权重向量;
(a24)根据集成电路介质层信息对不同的介电常数组合与交界面组合重复步骤(a21)到(a23),得到包含多层介质层的立方体转移区域的转移概率密度向量表与权重向量表。
3.如权利要求1所述的面向集成电路电容提取的多介质随机行走方法,其特征在于,所述计算步骤二中对集成电路的多层介质互连结构进行电容参数提取的过程包括:
(b1)读取所计算出的计算包含多层介质层的立方体转移区域的转移概率表与权重向量表;
(b2)读取预先存储于所述存储设备中的集成电路的版图,并根据集成电路版图的导体分布情况生成空间管理数据;
(b3)选取主导体i并构造包围主导体的高斯面;
(b4)设置主导体i与其他导体块j的耦合电容初始值设置随机行走次数初值npath:=0,设置终止条件;
(b5)在主导体i的高斯面上随机取点r(0),以r(0)为中心点生成一个至多包含第一预设层数介质层的立方体转移区域,然后在该立方体转移区域表面,按照与立方体转移区域相匹配转移概率表选点r(1),并根据与立方体转移匹配的权重向量表算出点r(1)相应的权值ω;
(b6)若当前点r(1)不在导体表面,则以当前点r(1)为中心构造至多包含第二预设层数介质层的立方体转移区域,按照与立方体转移区域匹配的转移概率表在立方体转移区域表面进行选取下一个随机点r(2),更新当前点r(1)=r(2),返回(b5),直到当前点r(1)在任意导体j表面,则Cij:=Cij+ω,npath:=npath+1;
(b7)对于任意的j,更新主导体块i与其他导体块j的耦合电容值,并计算误差,
(b8)判断误差是否满足终止条件,当误差没有满足终止条件时,返回(b5)。
4.如权利要求3所述的面向集成电路电容提取的多介质随机行走方法,其特征在于,所述第一预设层数小于所述第二预设层数,所述第一预设层数为三,所述第二预设层数为四。
5.一种面向集成电路电容提取的多介质随机行走系统,运行于电子装置中,其特征在于,该系统包括:
读取模块,用于读取存储设备中所存储的集成电路的介质层信息;
计算模块,用于根据所读取的集成电路的介质层信息,计算包含多层介质层的立方体转移区域的转移概率表与权重向量表,其中所述计算包含多层介质层的立方体转移区域的转移概率表与权重向量表包括根据所读取的集成电路的介质层信息构建一个单位长度的立方体转移区域,根据所构建的单位长度的立方体转移区域,分别计算包含两层,三层与四层介质层的立方体转移区域的转移概率表与权重向量表;
所述计算模块还用于根据所计算出的包含多层介质层的立方体转移区域的转移概率表与权重向量表,对集成电路的多层介质互连结构进行电容参数提取。
6.如权利要求5所述的面向集成电路电容提取的多介质随机行走系统,其特征在于,所述根据所构建的单位长度的立方体转移区域,分别计算包含两层,三层与四层介质层的立方体转移区域的转移概率表与权重向量表包括:
(a21)计算立方体转移区域的初始转移概率密度向量;
(a22)根据所计算出的初始转移概率密度向量及利用梯度算子,计算得到集成电路中立方体转移区域的初始权重向量;
(a23)根据所计算出的所述初始权重向量,采用重要性采样原理计算得到集成电路中立方体转移区域的权重向量;
(a24)根据集成电路介质层信息对不同的介电常数组合与交界面组合重复(a21)到(a23),得到包含多层介质层的立方体转移区域的转移概率密度向量表与权重向量表。
7.如权利要求5所述的面向集成电路电容提取的多介质随机行走系统,其特征在于,所述计算模块中对集成电路的多层介质互连结构进行电容参数提取的过程包括:
(b1)读取所计算出的计算包含多层介质层的立方体转移区域的转移概率表与权重向量表;
(b2)读取预先存储于所述存储设备中的集成电路的版图,并根据集成电路版图的导体分布情况生成空间管理数据;
(b3)选取主导体i并构造包围主导体的高斯面;
(b4)设置主导体i与其他导体块j的耦合电容初始值设置随机行走次数初值npath:=0,设置程序终止条件,终止条件为精度q;
(b5)在主导体i的高斯面上随机取点r(0),以r(0)为中心点生成一个至多包含第一预设层数介质层的立方体转移区域,然后在该立方体转移区域表面,按照与立方体转移区域相匹配转移概率表选点r(1),并根据与立方体转移匹配的权重向量表算出点r(1)相应的权值ω;
(b6)若当前点r(1)不在导体表面,则以当前点r(1)为中心构造至多包含第二预设层数介质层的立方体转移区域,按照与立方体转移区域匹配的转移概率表在立方体转移区域表面进行选取下一个随机点r(2),更新当前点r(1)=r(2),返回(b5),直到当前点r(1)在任意导体j表面,则Cij:=Cij+ω,npath:=npath+1;
(b7)对于任意的j,更新主导体块i与其他导体块j的耦合电容值,并计算误差,
(b8)判断误差是否满足终止条件,当误差没有满足终止条件时,返回(b5)。
8.如权利要求7所述的面向集成电路电容提取的多介质随机行走系统,其特征在于,所述第一预设层数小于所述第二预设层数,所述第一预设层数为三,所述第二预设层数为四。
CN201410263947.1A 2014-06-13 2014-06-13 面向集成电路电容提取的多介质随机行走方法及系统 Active CN104008255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410263947.1A CN104008255B (zh) 2014-06-13 2014-06-13 面向集成电路电容提取的多介质随机行走方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410263947.1A CN104008255B (zh) 2014-06-13 2014-06-13 面向集成电路电容提取的多介质随机行走方法及系统

Publications (2)

Publication Number Publication Date
CN104008255A CN104008255A (zh) 2014-08-27
CN104008255B true CN104008255B (zh) 2017-01-18

Family

ID=51368911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410263947.1A Active CN104008255B (zh) 2014-06-13 2014-06-13 面向集成电路电容提取的多介质随机行走方法及系统

Country Status (1)

Country Link
CN (1) CN104008255B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105095567B (zh) * 2015-07-01 2018-02-16 清华大学 电容参数提取方法
CN105335567B (zh) * 2015-11-05 2018-08-03 清华大学 适应非曼哈顿形体的随机行走电容参数提取方法及系统
CN105718638B (zh) * 2016-01-15 2019-07-12 武汉理工大学 一种芯片三维热分析方法
CN105701307B (zh) * 2016-01-18 2018-11-23 武汉理工大学 基于随机行走电容提取的保证准确度的线网时延计算方法
CN105930572B (zh) * 2016-04-15 2018-10-19 清华大学 一种面向触摸屏电容仿真的多介质预刻画方法
CN107844674B (zh) * 2017-12-18 2019-06-28 清华大学 处理悬浮导体的随机行走电容参数提取方法
CN112800710B (zh) * 2021-02-19 2022-09-02 清华大学 面向集成电路互连电容提取的多介质格林函数预刻画方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7669152B1 (en) * 2007-03-13 2010-02-23 Silicon Frontline Technology Inc. Three-dimensional hierarchical coupling extraction
CN102651047A (zh) * 2012-04-11 2012-08-29 清华大学 集成电路设计中基于随机行走的电容参数提取计算方法
CN103020379A (zh) * 2012-12-26 2013-04-03 中国科学院微电子研究所 一种对互连结构进行电容提取的方法
CN103198177A (zh) * 2013-03-11 2013-07-10 清华大学 基于gpu的集成电路电容参数提取系统及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122419B2 (en) * 2008-11-09 2012-02-21 International Business Machines Corporation System and method for three-dimensional variational capacitance calculation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7669152B1 (en) * 2007-03-13 2010-02-23 Silicon Frontline Technology Inc. Three-dimensional hierarchical coupling extraction
CN102651047A (zh) * 2012-04-11 2012-08-29 清华大学 集成电路设计中基于随机行走的电容参数提取计算方法
CN103020379A (zh) * 2012-12-26 2013-04-03 中国科学院微电子研究所 一种对互连结构进行电容提取的方法
CN103198177A (zh) * 2013-03-11 2013-07-10 清华大学 基于gpu的集成电路电容参数提取系统及方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A STOCHASTIC ALGORITHM FOR HIGH SPEED CAPACITANCE EXTRACTION IN INTEGRATED CIRCUITS;Y.L.LE Coz etal.;《Solid-State Electronics》;19921231;第35卷(第7期);第1005-1012页 *
RWCap: A Floating Random Walk Solver for 3-D Capacitance Extraction of Very-Large-Scale Integration Interconnects;Wenjian Yu etal.;《IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS》;20120331;第32卷(第3期);第353-365页 *
考虑悬浮哑元的结构化随机行走电容提取算法;孙泽武 等;《复旦学报(自然科学版)》;20140228;第53卷(第1期);第9-19页 *

Also Published As

Publication number Publication date
CN104008255A (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
CN104008255B (zh) 面向集成电路电容提取的多介质随机行走方法及系统
CN102651047B (zh) 集成电路设计中基于随机行走的电容参数提取计算方法
US9633149B2 (en) System and method for modeling through silicon via
US8856710B2 (en) Tool and method for modeling interposer RC couplings
US10013522B2 (en) Method of extracting capacitances of arbitrarily oriented 3D interconnects
CN103198177B (zh) 基于gpu的集成电路电容参数提取系统及方法
CN107844674B (zh) 处理悬浮导体的随机行走电容参数提取方法
CN102495917B (zh) 耦合互连线的静态时序分析的优化
US11182533B2 (en) Standard cells and variations thereof within a standard cell library
CN103793557B (zh) 面向集成电路互连电容提取的线网高斯面采样方法及系统
CN103473402B (zh) 面向集成电路互连电容参数提取的空间管理数据生成方法
US10274533B1 (en) Pre-computation system and method for transition domain characterization within a floating random walk based multi-dielectric capacitance extraction methodology
CN105095567B (zh) 电容参数提取方法
US8418112B2 (en) Method of generating RC technology file
CN107180130B (zh) 一种寄生参数提取方法
Batterywala et al. A statistical method for fast and accurate capacitance extraction in the presence of floating dummy fills
Cheng et al. An equation-based circuit model and its generation tool for 3-D IC power delivery networks with an emphasis on coupling effect
US9104835B2 (en) Systems and methods for determining effective capacitance to facilitate a timing analysis
US11704472B2 (en) Standard cells and variations thereof within a standard cell library
Healy et al. Power-supply-network design in 3D integrated systems
EP3803644A1 (en) Method and system for hierarchical circuit simulation using parallel processing
CN105335567B (zh) 适应非曼哈顿形体的随机行走电容参数提取方法及系统
CN105930572B (zh) 一种面向触摸屏电容仿真的多介质预刻画方法
US9514261B2 (en) Partitioning method and system for 3D IC
CN102136449B (zh) 基于嵌套式准二阶随机配置法的寄生电容提取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant