CN102495917B - 耦合互连线的静态时序分析的优化 - Google Patents
耦合互连线的静态时序分析的优化 Download PDFInfo
- Publication number
- CN102495917B CN102495917B CN 201110350821 CN201110350821A CN102495917B CN 102495917 B CN102495917 B CN 102495917B CN 201110350821 CN201110350821 CN 201110350821 CN 201110350821 A CN201110350821 A CN 201110350821A CN 102495917 B CN102495917 B CN 102495917B
- Authority
- CN
- China
- Prior art keywords
- interconnection
- interconnection line
- coupling
- parameter
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种耦合互连线的静态时序分析的优化,主要解决现有方法中不考虑耦合互连线的电感的缺陷。其实现步骤包括:(1)记录工艺节点;(2)根据工艺节点参数读取互连信息并将互连信息存入Matlab软件中;(3)根据存储在Matlab软件中的互连信息计算元件值;(4)根据元件值计算等效互连线的元件值;(5)根据计算的等效互连元件值计算耦合互连线的延时;(6)根据互连延时进行静态时序分析的优化。本发明在计算互连延时的过程中包含了互连的耦合效应,使延时计算结果更加精确,本发明可用于集成电路设计前期的工艺节点数据计算互连延时,提高集成电路的设计效率。
Description
技术领域
本发明属于微电子技术领域,更进一步涉及一种微电子集成电路领域中的耦合RLC互连线的静态时序分析的优化方法。本发明可用于在集成电路设计工程的前期,考虑耦合情况下,快速近似计算得出耦合互连线的延时并对静态时序分析进行优化。
背景技术
随着集成电路的集成度和速度的迅速提高,互连线在深亚微米集成电路设计过程中影响集成电路设计性能的一个重要因素。随着集成电路时钟频率的提高和集成电路互连线规模的增大,耦合电容和耦合电感效应导致的延时成为互连延时的主要来源,忽略这两种效应会使计算互连延时的误差很大。为了在集成电路设计前期,提前对互连延时做出精确估算,必须利用包含耦合电容、电感效应的延时计算方法进行计算。
当前IC互连延时计算方法主要有两种:一种是采用SPICE软件计算工具,计算时,该类软件内核通过分析处理互连的图形信息,对每一种激励源下的互连电压,电流进行拟合,然后对得到的数据进行数学计算,得到延时值。例如,HSPICE软件就是用该种方法完成计算的。该方法在计算处理大量互连图形数据时耗费的计算时间较长,将会延长电路设计时间,增加了设计成本。
第二种方法是在计算延时之前,首先对互连进行解析化简,利用后端布线的互连参数值,得到一种利于直接进行延时计算的简单电路形式,然后进行延时计算。例如,王胜国的专利申请“RLC互连线和传输线模型的传递函数递推方法及其模型简化”(申请号200510078266.9,公开号CN 1808450A)公开了一种利用有效的递推方法建立RLC分布互连线和传输线2n阶频域的传递函数模型。主要特征包括他的两个递推多项式及其在循环中的两个交互递推算法。本发明也进一步给出了均匀分布互连线和传输线的均匀长度阶的简化和优化模型方法。该方法存在的不足是,计算时采用分布互连线和传输线互连模型,该种模型必须利用矩阵计算互连延时,计算方法比较复杂繁琐,执行效率比较低。
王胜国的专利申请“RLC互连线和传输线模型的状态空间直接方法及其模型简化”(申请号200510078264.9,公开号CN 1808449A)公开了一种闭合式的方法由于建立RLC分布互连线和传输线2n阶时域状态空间模型。主要特征包括状态空间模型怕{A,B,C,D}的闭合式的简单性和精确性,不需要矩阵求逆或矩阵分解和矩阵乘法。该方法的不足是,虽然该方法将计算复杂度降为O(n2),但是计算过程中还是涉及大量的矩阵预算,计算规模比较大,很复杂,执行效率低;而且该专利采用总电容、总电感进行计算,没有考虑耦合电感和耦合电容,计算结果不精确,不能适应当今新技术下集成电路设计的要求。
发明内容
本发明的目的在于克服上述已有技术的不足,提出了一种耦合互连线的静态时序分析的优化方法,以在满足互连线耦合效应的要求下,精确地计算出互连线延时的解析结果,满足集成电路设计的要求。
为了实现上述目的,本发明包括如下步骤:
(1)记录工艺节点:从集成电路设计前期的顶层规划文件中读取记录文件中的工艺节点;
(2)储存互连信息:将工艺节点代入国际标准工艺库ITRS数据表格中,读取工艺节点对应的互连线参数和两个斜坡输入电压参数,将这些数值存入Matlab软件的互连参数变量中;
(3)求元件值,即根据互连线参数计算两根耦合互连线的互连电阻R11、R22,互连电容C11、C22,耦合互连电容C12和C21,互连电感L11、L22,耦合互连电感L12、L21;
(4)求等效元件值:
4a)设互连线数目为2,将2代入微电子学计算延时的电报方程中,得到两条互连线的电报方程表示形式:
式中,V为互连输入电压,x为互连输入电压的时间,j为互连线数目j=1或2,k为互连线数目,k=1或2,jω为复频域角频率,R11为第一根互连线电阻参数,Llj为第一根互连电感参数,Dlk为第一根互连容性参数,Djk为第j根互连容性参数,其中:
4b)设互连线数目为1,将1代入微电子学计算延时的电报方程,使电报方程化为一个关于R、L、C的电报方程,得到一根互连线的电报方程的等效形式为:
其中,V为输入电压,x为时间,jω为复频域角频率,R互连线等效电阻,C互连线等效电容,L为互连线等效电感;
4c)联立式1)和式4),利用Matlab软件进行求解,得到互连等效电阻R、互连等效电容C和互连等效电感L的表达式如下:
R=R11 5)
4d)将步骤(3)中计算得出的R11、R22、C11、C22、C12、C21、L11、L22、L21、L12代入式6)和式7)中,计算出互连等效电阻R,互连等效电感L,互连等效电容C数值;
(5)计算耦合互连线的延时:
将步骤4d)中计算得到的R、L、C数值代入如下公式中,利用Matlab计算得出互连延时中Td:
Td=0.69(R+L)C 8)
其中,Td为互连延时,R为互连等效电阻,L为互连等效电感,C为互连等效电容;
(6)静态时序分析的优化
将步骤(5)中计算的互连延时Td写入标准延时文件SDF中,将SDF文件导入candance软件中的工具箱pearl中,完成静态时序分析的优化。
本发明与现有技术相比具有以下优点:
第一,本发明在存储互连信息时,由于采用了集成电路设计前期的工艺节点数据,使互连延时计算可以在集成电路设计前期实施,克服了现有方法只能适用设计后期布局阶段的集成电路,执行效率比较低的不足,本发明规避了集成电路设计后期进行互连延时计算比较复杂繁琐的问题,提高了集成电路的设计效率。
第二,本发明求元件值计算时,由于单独计算了耦合互连电容和耦合互连电感,使得在计算互连延时时,考虑了互连的耦合效应,克服了现有技术中只是将互连线抽象成分布互连线或传输线,并没有考虑到实际的集成电路中的互连间存在着强烈的耦合效应,使延时计算结果误差很大的不足,本发明使互连延时计算结果更加精确。
附图说明
图1本发明的总流程图;
图2本发明求元件值步骤中涉及的耦合互连线电路原理图。
具体实施方式:
下面结合附图对本发明作进一步的描述。
参照图1,本发明的具体实现如下:
步骤1.记录工艺节点。
从集成电路设计前期的顶层规划文件中读取记录文件中的工艺节点,工艺节点包括:互连线的长度,互连线的宽度,互连线的厚度,互连线的间距,介质层的厚度等互连参数。
步骤2.储存互连信息。
将所述的工艺节点代入国际标准工艺库ITRS数据表格中,读工艺节点对应的互连线参数和两个斜坡输入电压参数,该斜坡输入电压参数包括两根互连线的输入电压的起点坐标值、电压峰值处的坐标值和终点坐标值,将这些数值存入Matlab软件的互连参数变量中。
步骤3.求元件值。
将步骤2中存储的互连参数代入计算电路参数的PTM公式中,用Matlab软件计算得到耦合电路的元件参数值,并赋值给图2所示的耦合互连线电路。图2中Vin1、Vin2是两个互连的斜坡输入电压;R11、R22是互连电阻,L11、L22是互连电感,L12、L21是互连耦合电感,C11、C22是互连接地电容,C12和C21是互连耦合电容。输入电压Vin1与R11、L11、C11串联,C11另一端接地;输入电压Vin2与R22、L22、C22串联,C22另一端接地;C12和C21两端分别连接在C11、C22的非接地端。
3a)根据互连线参数计算两根耦合互连线的互连电阻R11、R22数值:
其中,ρ是耦合互连线的电阻率,L是耦合互连线的长度,W是耦合互连线宽度,T是耦合互连线的厚度;
3b)根据互连线参数计算两根耦合互连线的互连电容C11、C22数值:
其中,ε是耦合互连线的介电常数,L是耦合互连线的长度,W是耦合互连线的宽度,H为耦合互连线的介质层厚度,S是耦合互连线的间距,T是耦合互连线的厚度;
3c)根据互连线参数计算两根耦合互连线的耦合互连电容C12和C21的数值:
其中,ε是耦合互连线的介电常数,L是耦合互连线的长度,W是耦合互连线的宽度,H为耦合互连线的介质层厚度,S是耦合互连线的间距,T是耦合互连线的厚度;
3d)根据互连线参数计算两根耦合互连线的互连电感L11、L22的数值:
其中,μ0是耦合互连线的介质常数,L是耦合互连线的长度,W是耦合互连线的宽度,T是耦合互连线的厚度;
3e)根据互连线参数计算两根耦合互连线的耦合互连电感L12、L21的数值:
其中,μ0是耦合互连线的介质常数,L是耦合互连线的长度,S是耦合互连线的间距。
步骤4.求等效互连线元件值。
4a)考虑耦合电感的作用,给出微电子学计算延时的电报方程的表示形式如下:
其中,i为所要计算的互连线,i=1、2……n,Vi为第i根互连线的电压,x为时间,jω为复频域角频率,Rii为第i根互连线的互连电阻,j为互连线数目,j=1、2……n,k为互连线数目,k=1、2……n,Dik为第i根互连线的容性参数,Lij为第i根互连线的互连电感,Djk为第j根互连线的容性参数,Vk为第k根互连线的电压;
4b)根据图2的电路拓扑结构,互连线数目为2,将互连线数目2代入微电子学计算延时的电报方程中,得到两条互连线的微电子学计算延时的电报方程表示形式:
式中,V为互连输入电压,x为互连输入电压的时间,j为互连线数目j=1或2,k为互连线数目,k=1或2,jω为复频域角频率,R11为第一根互连线电阻参数,Llj为第一根互连电感参数,Dlk为第一根互连容性参数,Djk为第j根互连容性参数,其中:
4c)设互连线数目为1,将1代入微电子学计算延时的电报方程,使微电子学计算延时的电报方程化为一个关于R、L、C的电报方程,得到一根互连线的电报方程的等效形式为:
其中,V为输入电压,x为时间,jω为复频域角频率,R互连线等效电阻,C互连线等效电容,L为互连线等效电感。
4d)联立步骤4b)的微电子学计算延时的电报方程与步骤4c)中的等效电报方程,利用Matlab软件进行求解,得到互连等效电阻R、互连等效电容C和互连等效电感L的表达式如下:
R=R11 5)
4e)将步骤(3)中计算得出的R11、R22、C11、C22、C12、C21、L11、L22、L21、L12代入步骤4d)的R,C,L计算公式中,计算出互连等效电阻R,互连等效电感L,互连等效电容C数值。
步骤5.计算耦合互连线的延时.
把步骤4d)中计算得到的R、L、C数值代入如下公式中,利用Matlab计算得出互连延时中Td:
Td=0.69(R+L)C 8)
其中,Td为互连延时,R为等效电阻,L为等效电感,C为等效电容。
步骤6.静态时序分析的优化
将步骤(5)中计算的互连延时Td写入标准延时文件SDF中,将SDF文件导入candance软件中的工具箱pearl中,根据静态时序约束条件做静态时序分析会用到的多种最佳、典型、最差条件,进行仿真和分析,分析不同时序路径和时钟定义,检查关键时序建立时间setup和保持时间hold以及其他约束是否实现或违例,完成静态时序分析的优化。
Claims (4)
1.一种耦合互连线的静态时序分析的优化方法,包括如下步骤:
(1)记录工艺节点:从集成电路设计前期的顶层规划文件中读取记录文件中的工艺节点;
(2)储存互连信息:将工艺节点代入国际标准工艺库ITRS数据表格中,读取工艺节点对应的互连线参数和两个斜坡输入电压参数,将这些数值存入Matlab软件的互连参数变量中;
(3)求元件值,即根据互连线参数计算两根耦合互连线的互连电阻R11、R22,互连电容C11、C22,耦合互连电容C12和C21,互连电感L11、L22,耦合互连电感L12、L21;
(4)求等效元件值:
4a)设互连线数目为2,将2代入微电子学计算延时的电报方程中,得到两条互连线的电报方程表示形式:
式中,V为互连输入电压,x为互连输入电压的时间,j为互连线数目j=1或2,k为互连线数目,k=1或2,jω为复频域角频率,R11为第一根互连线电阻参数,L1j为第一根互连电感参数,D1k为第一根互连容性参数,Djk为第j根互连容性参数,其中:
4b)设互连线数目为1,将1代入微电子学计算延时的电报方程,使电报方程化为一个关于R、L、C的电报方程,得到一根互连线的电报方程的等效形式为:
其中,V为输入电压,x为时间,jω为复频域角频率,R互连线等效电阻,C互连线等效电容,L为互连线等效电感;
4c)联立式1)和式4),利用Matlab软件进行求解,得到互连等效电阻R、互连等效电容C和互连等效电感L的表达式如下:
R=R11 5)
4d)将步骤(3)中计算得出的R11、R22、C11、C22、C12、C21、L11、L22、L21、L12代入式5)至式7)中,计算出互连等效电阻R,互连等效电感L,互连等效电容C数值;
(5)计算耦合互连线的延时:
将步骤4d)中计算得到的R、L、C数值代入如下公式中,利用Matlab计算得出互连延时中Td:
Td=0.69(R+L)C 8)
其中,Td为互连延时,R为互连等效电阻,L为互连等效电感,C为互连等效电容;
(6)静态时序分析的优化
将步骤(5)中计算的互连延时Td写入标准延时文件SDF中,将SDF文件导入candance软件中的工具箱pearl中,完成静态时序分析的优化。
2.根据权利要求1所述的优化方法,其特征在于,步骤(2)中所述的斜坡输入电压参数,包括两个输入电压的起点坐标值、电压峰值处的坐标值和终点坐标值。
3.根据权利要求1所述的优化方法,其特征在于,步骤(3)中所述的根据互连线参数计算两根耦合互连线的互连电阻R11、R22,互连电容C11、C22,耦合互连电容C12和C21,互连电感L11、L22,耦合互连电感L12、L21,按如下公式计算:
(3a)根据互连线参数计算两根耦合互连线的互连电阻R11、R22数值:
其中,ρ是耦合互连线的电阻率,L是耦合互连线的长度,W是耦合互连线宽度,T是耦合互连线的厚度;
(3b)根据互连线参数计算两根耦合互连线的互连电容C11、C22数值:
其中,ε是耦合互连线的介电常数,L是耦合互连线的长度,W是耦合互连线的宽度,H为耦合互连线的介质层厚度,S是耦合互连线的间距,T是耦合互连线的厚度;
(3c)根据互连线参数计算两根耦合互连线的耦合互连电容C12和C21的数值:
(3d)根据互连线参数计算两根耦合互连线的互连电感L11、L22的数值:
其中,μ0是耦合互连线的介质常数;
(3e)根据互连线参数计算两根耦合互连线的耦合互连电感L12、L21的数值:
4.根据权利要求1所述的优化方法,其特征在于,步骤4a)中所述的微电子学计算延时的电报方程,为两根耦合互连线的形式,并且考虑了耦合电感的作用,其表示如下:
其中,i为所要计算的互连线,i=1、2……n,Vi为第i根互连线的电压,x为时间,jω为复频域角频率,Rii为第i根互连线的互连电阻,j为互连线数目,j=1、2……n,k为互连线数目,k=1、2……n,Dik为第i根互连线的容性参数,Lij为第i根互连线的互连电感,Djk为第j根互连线的容性参数,Vk为第k根互连线的电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110350821 CN102495917B (zh) | 2011-11-08 | 2011-11-08 | 耦合互连线的静态时序分析的优化 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110350821 CN102495917B (zh) | 2011-11-08 | 2011-11-08 | 耦合互连线的静态时序分析的优化 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102495917A CN102495917A (zh) | 2012-06-13 |
CN102495917B true CN102495917B (zh) | 2013-09-25 |
Family
ID=46187742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110350821 Expired - Fee Related CN102495917B (zh) | 2011-11-08 | 2011-11-08 | 耦合互连线的静态时序分析的优化 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102495917B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106649892A (zh) * | 2015-03-12 | 2017-05-10 | 白昀 | 一种芯片内互联线驱动器预加重功能的优化方法 |
CN104965955B (zh) * | 2015-07-15 | 2017-12-08 | 西安电子科技大学 | 含有硅通孔热应力电路的静态时序分析方法 |
CN104992032B (zh) * | 2015-07-22 | 2017-11-07 | 杭州宙其科技有限公司 | 一种多电压域设计中保持时间的修正方法 |
CN106844830B (zh) * | 2016-12-08 | 2019-08-06 | 宁波大学 | 一种快速预测耦合玻璃通孔互连传输特性的数值方法 |
CN107391836B (zh) * | 2017-07-18 | 2020-08-04 | 西安电子科技大学 | 基于硅通孔热应力的电路时序优化方法 |
CN109388826B (zh) * | 2017-08-09 | 2023-09-12 | 默升科技集团有限公司 | 使能2.5d器件级静态时序分析的管芯接口 |
CN109583005B (zh) * | 2018-10-16 | 2022-11-18 | 复旦大学 | Grmfpga互联线网延时的计算方法 |
CN117077596A (zh) * | 2023-09-15 | 2023-11-17 | 合芯科技有限公司 | 集成电路芯片的时序分析方法、装置、设备及介质 |
CN117272888B (zh) * | 2023-11-21 | 2024-04-09 | 杭州行芯科技有限公司 | 一种电路参数的求解方法、装置、电子设备及存储介质 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102054090A (zh) * | 2009-10-28 | 2011-05-11 | 复旦大学 | 基于改进自适应随机配置法的统计时序分析方法及装置 |
-
2011
- 2011-11-08 CN CN 201110350821 patent/CN102495917B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102495917A (zh) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102495917B (zh) | 耦合互连线的静态时序分析的优化 | |
US8924906B2 (en) | Determining a design attribute by estimation and by calibration of estimated value | |
Vittal et al. | Crosstalk in VLSI interconnections | |
US5469366A (en) | Method and apparatus for determining the performance of nets of an integrated circuit design on a semiconductor design automation system | |
CN104008255B (zh) | 面向集成电路电容提取的多介质随机行走方法及系统 | |
CN103793557B (zh) | 面向集成电路互连电容提取的线网高斯面采样方法及系统 | |
US7373289B2 (en) | Electrical isomorphism | |
US7017130B2 (en) | Method of verification of estimating crosstalk noise in coupled RLC interconnects with distributed line in nanometer integrated circuits | |
US6601223B1 (en) | System and method for fast interconnect delay estimation through iterative refinement | |
CN112513861B (zh) | 使用并行处理进行层次电路模拟的方法和系统 | |
CN102243675B (zh) | 解析计算耦合互连功耗的方法 | |
US20060100830A1 (en) | Moment computations of nonuniform distributed coupled RLC trees with applications to estimating crosstalk noise | |
Goh et al. | Latency insertion method (LIM) for CMOS circuit simulations with multi-rate considerations | |
Li | Power grid simulation via efficient sampling-based sensitivity analysis and hierarchical symbolic relaxation | |
US7921004B2 (en) | Methods and apparatus for analyzing transmission lines with decoupling of connectors and other circuit elements | |
Sahoo et al. | An efficient dynamic power estimation method for on-chip VLSI interconnects | |
US20050278668A1 (en) | Method of estimating crosstalk noise in lumped RLC coupled interconnects | |
Alioto | Modeling strategies of the input admittance of RC interconnects for VLSI CAD tools | |
CN117787092A (zh) | 一种叉指电容的参数获取方法及其获取装置 | |
Kar et al. | A Novel Power Estimation Method for On-chip VLSI Distributed RLCG Global Interconnects Using Model Order Reduction Technique | |
Tuuna et al. | Analytical model for crosstalk and intersymbol interference in point-to-point buses | |
Sayil et al. | Accurate prediction of crosstalk for RC interconnects | |
Kar et al. | Coupling aware power estimation for on-chip VLSI distributed RLCG global interconnects using model order reduction technique | |
Sayil | Modeling and Prediction of Crosstalk Noise | |
US6968306B1 (en) | Method and system for determining an interconnect delay utilizing an effective capacitance metric (ECM) signal delay model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130925 Termination date: 20181108 |