CN117272888B - 一种电路参数的求解方法、装置、电子设备及存储介质 - Google Patents

一种电路参数的求解方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN117272888B
CN117272888B CN202311552007.XA CN202311552007A CN117272888B CN 117272888 B CN117272888 B CN 117272888B CN 202311552007 A CN202311552007 A CN 202311552007A CN 117272888 B CN117272888 B CN 117272888B
Authority
CN
China
Prior art keywords
circuit
equivalent
delay
solving
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311552007.XA
Other languages
English (en)
Other versions
CN117272888A (zh
Inventor
潘书婷
崔晓亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xingxin Technology Co ltd
Original Assignee
Hangzhou Xingxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Xingxin Technology Co ltd filed Critical Hangzhou Xingxin Technology Co ltd
Priority to CN202311552007.XA priority Critical patent/CN117272888B/zh
Publication of CN117272888A publication Critical patent/CN117272888A/zh
Application granted granted Critical
Publication of CN117272888B publication Critical patent/CN117272888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3315—Design verification, e.g. functional simulation or model checking using static timing analysis [STA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请涉及一种电路参数的求解方法、装置、电子设备及存储介质，方法包括：确定待求解电路，待求解电路包括电路单元与连接在电路单元的输出端的互连线网络；基于静态时序分析求解电路单元的单元延时；基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时；根据单元延时与互连线延时，确定待求解电路对应的阶段延时。本申请通过静态时序分析求解电路单元的单元延时，基于动态时序分析以及电路单元对应的等效驱动电阻、等效输入激励求解互连线延时，实现了静态时序分析与动态时序分析的优势融合，精度高且更加高效。

Description

一种电路参数的求解方法、装置、电子设备及存储介质
技术领域
本申请涉及集成电路技术领域，具体涉及一种电路参数的求解方法、装置、电子设备及存储介质。
背景技术
在芯片设计的全流程中，时序分析有着举足轻重的作用。在时序分析中，延时的计算尤为重要。一段电路对应的阶段延时（stage delay）包括单元延时（cell delay）和互连线延时（net delay），其中，单元延时指信号从电路单元的输入端到输出端所经历的时间，互连线延时指信号从互连线网络的输入端到互连线网络的输出端所经历的时间。
时序分析的方法包括动态时序分析与静态时序分析。动态时序分析以网表的形式输入电路模型，利用动态仿真工具进行仿真分析，分析结果精确，但在电路规模较大时，由于需要调用器件工艺库文件，计算时间冗长。静态时序分析无需调用工艺库进行精确仿真，分析速度快、效率高，但由于使用了简化的模型，因此精度方面较动态时序分析较低。可见，随着半导体工艺制程的发展，电路规模越来越大，如何在精度、计算速度两方面实现有效的平衡，为芯片设计人员提供高效、高精度的参数求解方案，是时序分析的关键。
发明内容
针对上述技术问题，本申请提供一种电路参数的求解方法、装置、电子设备及存储介质，通过静态时序分析求解电路单元的单元延时，基于动态时序分析以及电路单元对应的等效驱动电阻、等效输入激励求解互连线延时，实现了静态时序分析与动态时序分析的优势融合，精度高且更加高效。
为解决上述技术问题，本申请提供一种电路参数的求解方法，所述方法包括以下步骤：
确定待求解电路，所述待求解电路包括电路单元与连接在所述电路单元的输出端的互连线网络；
基于静态时序分析求解所述电路单元的单元延时；
基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时；
根据所述单元延时与所述互连线延时，确定所述待求解电路对应的阶段延时。
在一个实施例中，所述基于静态时序分析求解所述电路单元的单元延时，包括：
基于预设电路模型，确定所述互连线网络的等效电路；
求解所述等效电路对应的有效电容；
根据所述电路单元的输入转换时间及所述有效电容，查询非线性延迟模型库，以基于静态时序分析求解得到所述电路单元的单元延迟。
在一个实施例中，所述基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时之前，所述方法包括：
根据所述等效电路对应的有效电容求解所述电路单元对应的等效驱动电阻；
或者，
根据所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，迭代求解所述等效电路对应的有效电容以及所述电路单元对应的等效驱动电阻。
在一个实施例中，所述根据所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，迭代求解所述等效电路对应的有效电容以及所述电路单元对应的等效驱动电阻，包括：
根据所述等效电路中电容的电容值确定电路负载；
根据所述电路负载、所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，求解所述电路单元对应的等效驱动电阻以及所述等效电路对应的有效电容；
将所述电路负载更新为所述有效电容的值，返回所述根据所述电路负载、所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，求解所述电路单元对应的等效驱动电阻以及所述等效电路对应的有效电容的步骤；
判断所述有效电容的求解结果是否收敛；
若不收敛，则将所述电路负载更新为最近一次求解的有效电容的值，返回所述根据所述电路负载、所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，求解所述电路单元对应的等效驱动电阻以及所述等效电路对应的有效电容的步骤；
若收敛，则以最近一次求解的有效电容与等效驱动电阻作为最终求解结果。
在一个实施例中，所述基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时之前，所述方法包括：
将所述电路单元转换为戴维宁等效电路；
根据所述有效电容确定所述戴维宁等效电路的等效输入激励，以得到所述电路单元对应的等效输入激励。
在一个实施例中，所述基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时，包括：
将所述等效输入激励作为所述电路单元对应的等效驱动电阻和所述互连线网络构成的电路网络的输入；
根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，生成用于进行动态时序分析的输入文件；
基于所述输入文件进行动态时序分析，确定所述互连线网络的互连线延时。
在一个实施例中，所述互连线网络的电路参数包括位于所述互连线网络的输出端的接收器的等效电容，所述基于所述输入文件进行动态时序分析，确定所述互连线网络的互连线延时，包括：
基于所述输入文件进行动态时序分析，确定所述接收器的等效电容处的输出波形与所述互连线网络输入端的输出波形，
根据所述接收器的等效电容处的输出波形与所述互连线网络输入端的输出波形，确定所述互连线网络的互连线延时。
在一个实施例中，所述方法，还包括：
根据所述接收器的等效电容处的输出波形，求解所述待求解电路的输出转换时间。
本申请还提供一种电路参数的求解装置，所述装置包括：
待求解电路确定模块，用于确定待求解电路，所述待求解电路包括电路单元与连接在所述电路单元的输出端的互连线网络；
单元延时求解模块，用于基于静态时序分析求解所述电路单元的单元延时；
互连线延时求解模块，用于基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时；
阶段延时确定模块，用于根据所述单元延时与所述互连线延时，确定所述待求解电路对应的阶段延时。
本申请提供一种电子设备，包括存储介质与控制器，所述存储介质上存储有计算机程序，所述计算机程序被所述控制器执行时实现如上所述的电路参数的求解方法的步骤。
本申请提供一种存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的电路参数的求解方法的步骤。
本申请的电路参数的求解方法、装置、电子设备及存储介质，方法包括：确定待求解电路，待求解电路包括电路单元与连接在电路单元的输出端的互连线网络；基于静态时序分析求解电路单元的单元延时；基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时；根据单元延时与互连线延时，确定待求解电路对应的阶段延时。本申请通过静态时序分析求解电路单元的单元延时，基于动态时序分析以及电路单元对应的等效驱动电阻、等效输入激励求解互连线延时，实现了静态时序分析与动态时序分析的优势融合，精度高且更加高效。
附图说明
图1是根据一实施例示出的电路参数的求解方法的流程示意图。
图2是根据一实施例示出的对待求解电路进行等效转换的示意图。
图3是根据一实施例示出的等效输入激励的示意图。
图4是根据一实施例示出的数据对比示意图。
图5是根据一实施例示出的电路参数的求解装置的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。本发明中，“各”包括一个及两个以上的数量。
图1是根据一实施例示出的电路参数的求解方法的流程示意图。如图1所示，本申请的电路参数的求解方法，包括：
步骤S1，确定待求解电路，待求解电路包括电路单元与连接在电路单元的输出端的互连线网络；
步骤S2，基于静态时序分析求解电路单元的单元延时；
步骤S3，基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时；
步骤S4，根据单元延时与互连线延时，确定待求解电路对应的阶段延时。
本申请通过静态时序分析求解电路单元的单元延时，可以使用模型库已有的模型进行分析，且模型库是基于动态仿真构建的，误差可控，使得单元延时的求解过程高效且精度高。针对互连线延时，则基于动态时序分析以及电路单元对应的等效驱动电阻、等效输入激励进行求解，由于将电路单元等效为对应的等效驱动电阻、等效输入激励再进行动态时序分析，使得动态时序分析无需涉及电路单元中的节点，仅涉及电阻、电容等基本元件，节点数量减少且无需调用器件工艺库，求解速度有效提高，同时，动态时序分析保证了互连线延时的计算精度。此外，针对互连线延时，避免了使用静态时序分析需要另外建模，模型通用性不足而导致精度下降的问题。如此，本申请的求解方法通过静态时序分析与动态时序分析之间的优势融合，使得电路的延时分析的精度高且更加高效。
在步骤S1中，根据设计中需要进行时序分析的路径确定需要识别的阶段延时，也即，确定待求解电路。待求解电路包括电路单元与连接在电路单元的输出端的互连线网络，请参考图2中的A，待求解电路具体可以包括驱动器、互连线与接收器，其中，驱动器即所述电路单元，可以是标准单元或非标准单元，互连线与接收器构成所述互连线网络，互连线的拓扑结构示意图例如图2中A所示电路的虚线框部分，可以理解，互连线网络中也可以不包括接收器。互连线的电路参数可以在寄生参数文件中进行查找，一般包括节点间的电阻、对地电容等的分布及具体数值。
在一个实施例中，步骤S2，基于静态时序分析求解电路单元的单元延时，包括：
基于预设电路模型，确定互连线网络的等效电路；
求解等效电路对应的有效电容；
根据电路单元的输入转换时间及有效电容，查询非线性延迟模型库，以基于静态时序分析求解得到电路单元的单元延迟。
其中，先将互连线网络转换为等效电路，优选地，预设电路模型为π模型（Pi-model），包括两个并联的电容及与两个并联的电容串联的一个电阻。基于π模型对互连线网络进行转换，得到如图2中B所示的等效电路，也即，将与驱动器的输出端连接的互连线和接收器共同转换为π模型电路，其中，第一电容C1与第二电容C2并联，电阻Rpi串联在第一电容C1与第二电容C2之间。
将互连线网络转换为等效电路后，先求解等效电路对应的有效电容。等效电路对应的有效电容参考图2中C所示的电容Ceff，连接在驱动器的输出端，等效电路对应的有效电容用于与电路单元的输入转换时间一起，查询非线性延迟模型库（.lib文件），具体地，通过有效电容和输入转换时间在非线性延迟模型库中查表并进行插值计算。非线性延迟模型库记录时序单元及组合逻辑单元的时序与功耗的模型、环境描述等信息。如此，可以基于静态时序分析求解得到电路单元的单元延迟。
在一个实施例中，步骤S3，基于动态时序分析，根据所电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时之前，方法包括：
根据等效电路对应的有效电容求解电路单元对应的等效驱动电阻；
或者，根据电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，迭代求解等效电路对应的有效电容以及电路单元对应的等效驱动电阻。
请参考图2中D所示，电路单元对应的等效驱动电阻Rd，连接在互连线网络的输入端。
其中，迭代求解等效电路对应的有效电容以及电路单元对应的等效驱动电阻的方式，可同时对有效电容和等效驱动电阻进行迭代求解。或者，也可以是先对有效电容进行迭代求解，再根据求解的有效电容求解等效驱动电阻。通过迭代求解的方式，具有精度高、速度快的特点。
以同时对有效电容和等效驱动电阻进行迭代求解为例，在一个实施例中，根据电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，迭代求解等效电路对应的有效电容以及电路单元对应的等效驱动电阻，包括：
根据等效电路中电容的电容值确定电路负载；
根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容；
将电路负载更新为有效电容的值，返回根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容的步骤；
判断有效电容的求解结果是否收敛；
若不收敛，则将电路负载更新为最近一次求解的有效电容的值，返回根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容的步骤；
若收敛，则以最近一次求解的有效电容与等效驱动电阻作为最终求解结果。
具体地，确定等效电路对应的有效电容Ceff的计算公式为：
（1）
确定为等效驱动电阻Rd的计算公式为：
（2）
式中，t i为输入转换时间（input slew），CL为电路负载。示例性的，t90为电路单元输出端信号到达总电压（Vdd）的90%时所需要的时间，t50为电路单元输出端信号到达Vdd的50%时所需要的时间。
迭代求解的过程如下：
1. 根据等效电路中电容的电容值确定电路负载，具体地，将等效电路中C1+C2记为初始电路负载CL；
2. 根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容，具体地，根据公式（2）计算得到Rd，再利用公式（1）求解得到Ceff；
3. 将电路负载更新为有效电容的值，返回根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容的步骤，具体地，将上一步骤求解的Ceff作为CL，利用公式（2）求解新的Rd，再将Rd带入到公式（1），求解出新的Ceff；
4. 判断有效电容的求解结果是否收敛，具体地，将步骤2中求解的Ceff记为Ceff0，将步骤3中求解的Ceff记为Ceff1，计算Ceff1与Ceff0之间的偏差的绝对值，当绝对值小于特定数值时（例如小于0.01），认为Ceff计算收敛，反之，则认为计算未收敛；
5. 若不收敛，则将电路负载更新为最近一次求解的有效电容的值，返回根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容的步骤，也即，将步骤3求解的Ceff作为CL，并记为Ceff0，返回步骤3重新求解新的Rd和Ceff（即新的Ceff1），迭代直至计算收敛；
6. 若收敛，则以最近一次求解的有效电容与等效驱动电阻作为最终求解结果，终止迭代。
在一个实施例中，步骤S3，基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时之前，方法包括：
将电路单元转换为戴维宁等效电路；
根据有效电容确定戴维宁等效电路的等效输入激励，以得到电路单元对应的等效输入激励。
具体地，等效输入激励记为dt，计算公式为：
（3）
式中，n可取1~49之间的整数，本实施例中n优选为20；tn为单元输出端信号到达总电压（Vdd）百分之n的所需要的时间，本实施例中tn优选为t20。
戴维宁等效电路对应的等效输入激励参考图3所示，值得注意的是，等效输入激励dt取上升信号或下降信号需与电路单元的逻辑相一致。
在一个实施例中，步骤S3，基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时，包括：
将等效输入激励作为电路单元对应的等效驱动电阻和互连线网络构成的电路网络的输入；
根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，生成用于进行动态时序分析的输入文件；
基于输入文件进行动态时序分析，确定互连线网络的互连线延时。
其中，如图2中D所示，将等效输入激励作为电路单元对应的等效驱动电阻和互连线网络构成的电路网络的输入，得到新的等效电路，以此作为动态时序分析的对象，此时，接收器以等效电容Cpin表示，Cpin可在非线性延迟模型库中查询得到。相对于原来的电路，新电路不再涉及电路单元中的节点，仅涉及电阻、电容等基本元件，节点数量减少且无需调用器件工艺库，可以有效提高动态时序分析的求解速度。
根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，生成用于进行动态时序分析的输入文件后，调用动态仿真工具，对图2中D所示电路进行仿真。动态仿真过程是指，设置随时间变化的电源（即如图3所示的基于dt的电压波形），将Rd、Cpin、以及互连线电阻、电容以节点的形式组合成电路网表，采用非线性的时域分析方法，计算出电路输出变量（例如各节点电压）随时间变化的情况，以用于确定互连线网络的互连线延时。
在一个实施例中，互连线网络的电路参数包括位于互连线网络的输出端的接收器的等效电容，基于输入文件进行动态时序分析，确定互连线网络的互连线延时，包括：
基于输入文件进行动态时序分析，确定接收器的等效电容处的输出波形与互连线网络输入端的输出波形，
根据接收器的等效电容处的输出波形与互连线网络输入端的输出波形，确定互连线网络的互连线延时。
其中，基于输入文件进行动态时序分析后，得到互连线网络输入端（图2中的D所示的Net_in标记处）的输出波形与Cpin端的输出波形，将互连线网络输入端的输出波形与Cpin端的输出波形进行计算，得到互连线延时。实际实现时，Cpin端的输出波形可以是电压波形，也可以是电流波形，当输出波形为电流波形时，可将其转换为电压波形进行后续运算，反之，当输出波形为电压波形时，也可将其转换为电流波形进行后续运算。
以基于28nm工艺节点的芯片设计为例，采用本申请的方法得到10000个设计案例的单元延时、互连线延时与阶段延时的测试结果（test data）。由于动态时序分析具有高准确性，利用动态时序分析的方法仿真待求解电路的单元延时、互连线延时与阶段延时作为对比数据（golden data）。对比结果如图4所示，其中，图例中位于上部和下部的虚线表示误差允许范围（绝对误差±5%），图4中A为单元延时的对比结果，图4中B为互连线延时的对比结果，图4中C为阶段延时的对比结果，可以看出，采用本申请的方法求解的单元延时、互连线延时与阶段延时均满足误差要求，具有较高的精度。
在一个实施例中，本申请的方法，还包括：
根据接收器的等效电容处的输出波形，求解待求解电路的输出转换时间。
其中，根据非线性延迟模型库中波形上升沿（或下降）高/低临界值设置，经过换算，可求解出Cpin端信号输出转换时间（net output slew），输出转换时间可作为下一级计算时的输入转换时间，保证了信号的连续传播。此外，高精度的输出转换时间的求解，保证下一级的输入转换时间的准确性，从而避免了静态时序分析的误差累积与延续。
本申请采用迭代的方式求解电路单元对应的有效电容，并查询非线性延迟模型库求解得到单元延时，具备精度高、速度快等优势。在互连线延时计算时，采取动态仿真的方法，得到高精度的互连线延时以及输出转换时间，避免了静态分析复杂电路时模型通用性不足的问题，并保证下一级输入转换时间的准确性，从而避免了静态求解中误差的累积与延续。特别地，由于本申请进行动态仿真的电路部分仅有电阻、电容等基本元件，一方面仿真速度远远优于整体电路仿真，另一方面用户在计算时无需具备及调用器件工艺库。对于采用纯动态仿真而言，需要将电路元件（mos管和电阻）等效成数学模型，结合网表文件中的元件之间的连接关系，求解非线性微分方程，从而计算的到各节点的电压，进一步根据节点之间电压的关系，求解出单元延时、互连线延时等参数。这种动态仿真方法，尤其是在求解包含单元的电路时，由于单元的存在，电阻电容数量大幅度增加，节点数也显著增多，使得微分方程求解速度缓慢，因此在采用纯动态仿真的情况下，分析时间较长；对于采用纯静态分析时，由于单元延时的计算是基于查找表的插值计算，且查找表最初也是基于动态仿真构建的，因此误差较为可控，但对于互连线延时而言，需要另外建立模型进行分析，虽然总体上方案速度较快，但互连线延时的精度难以得到保证。从上述分析来看，单元延时的部分采用静态分析，而互连线延时的部分采用动态计算，高效地融合了静态分析与动态仿真的优势，又有效地避免了静态分析不够精确、动态仿真整体电路时间冗长等问题，能够为芯片设计人员提供高效、高精度的延时计算。
本申请的电路参数的求解方法，确定待求解电路，待求解电路包括电路单元与连接在电路单元的输出端的互连线网络；基于静态时序分析求解电路单元的单元延时；基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时；根据单元延时与互连线延时，确定待求解电路对应的阶段延时。本申请通过静态时序分析求解电路单元的单元延时，基于动态时序分析以及电路单元对应的等效驱动电阻、等效输入激励求解互连线延时，实现了静态时序分析与动态时序分析的优势融合，精度高且更加高效。
如图5所示，一种电路参数的求解装置，装置包括：
待求解电路确定模块510，用于确定待求解电路，待求解电路包括电路单元与连接在电路单元的输出端的互连线网络；
单元延时求解模块520，用于基于静态时序分析求解电路单元的单元延时；
互连线延时求解模块530，用于基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时；
阶段延时确定模块540，用于根据单元延时与互连线延时，确定待求解电路对应的阶段延时。
在一个实施例中，单元延时求解模块520，用于：
基于预设电路模型，确定互连线网络的等效电路；
求解等效电路对应的有效电容；
根据电路单元的输入转换时间及有效电容，查询非线性延迟模型库，以基于静态时序分析求解得到电路单元的单元延迟。
在一个实施例中，装置还包括等效驱动电阻求解模块，基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时之前，等效驱动电阻求解模块用于：
根据等效电路对应的有效电容求解电路单元对应的等效驱动电阻；
或者，根据电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，迭代求解等效电路对应的有效电容以及电路单元对应的等效驱动电阻。
在一个实施例中，根据电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，迭代求解等效电路对应的有效电容以及电路单元对应的等效驱动电阻时，等效驱动电阻求解模块用于：
根据等效电路中电容的电容值确定电路负载；
根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容；
将电路负载更新为有效电容的值，返回根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容的步骤；
判断有效电容的求解结果是否收敛；
若不收敛，则将电路负载更新为最近一次求解的有效电容的值，返回根据电路负载、电路单元的输入转换时间、等效电路中电阻的电阻值以及等效电路中电容的电容值，求解电路单元对应的等效驱动电阻以及等效电路对应的有效电容的步骤；
若收敛，则以最近一次求解的有效电容与等效驱动电阻作为最终求解结果。
在一个实施例中，装置还包括等效输入激励获取模块，基于动态时序分析，根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，确定互连线网络的互连线延时之前，等效输入激励获取模块用于：
将电路单元转换为戴维宁等效电路；
根据有效电容确定戴维宁等效电路的等效输入激励，以得到电路单元对应的等效输入激励。
在一个实施例中，互连线延时求解模块530，用于：
将等效输入激励作为电路单元对应的等效驱动电阻和互连线网络构成的电路网络的输入；
根据电路单元对应的等效驱动电阻、等效输入激励以及互连线网络的电路参数，生成用于进行动态时序分析的输入文件；
基于输入文件进行动态时序分析，确定互连线网络的互连线延时。
在一个实施例中，互连线网络的电路参数包括位于互连线网络的输出端的接收器的等效电容，基于输入文件进行动态时序分析，确定互连线网络的互连线延时，互连线延时求解模块530，用于：
基于输入文件进行动态时序分析，确定接收器的等效电容处的输出波形与互连线网络输入端的输出波形；
根据接收器的等效电容处的输出波形与互连线网络输入端的输出波形，确定互连线网络的互连线延时。
在一个实施例中，装置，还包括：
输出转换时求解模块，根据接收器的等效电容处的输出波形，求解待求解电路的输出转换时间。
上述各模块的具体工作过程详见方法实施例的描述，在此不再赘述。
本申请提供一种电子设备，包括存储介质与控制器，所述存储介质上存储有计算机程序，所述计算机程序被所述控制器执行时实现如上所述的电路参数的求解方法的步骤。
本申请提供一种存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的电路参数的求解方法的步骤。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种电路参数的求解方法，其特征在于，所述方法包括以下步骤：
确定待求解电路，所述待求解电路包括电路单元与连接在所述电路单元的输出端的互连线网络；
基于静态时序分析求解所述电路单元的单元延时；
基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时；
根据所述单元延时与所述互连线延时，确定所述待求解电路对应的阶段延时；
所述基于静态时序分析求解所述电路单元的单元延时，包括：
基于预设电路模型，确定所述互连线网络的等效电路；
求解所述等效电路对应的有效电容；
根据所述电路单元的输入转换时间及所述有效电容，查询非线性延迟模型库，以基于静态时序分析求解得到所述电路单元的单元延迟。
2.根据权利要求1所述的方法，其特征在于，所述基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时之前，所述方法包括：
根据所述等效电路对应的有效电容求解所述电路单元对应的等效驱动电阻；
或者，根据所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，迭代求解所述等效电路对应的有效电容以及所述电路单元对应的等效驱动电阻。
3.根据权利要求2所述的方法，其特征在于，所述根据所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，迭代求解所述等效电路对应的有效电容以及所述电路单元对应的等效驱动电阻，包括：
根据所述等效电路中电容的电容值确定电路负载；
根据所述电路负载、所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，求解所述电路单元对应的等效驱动电阻以及所述等效电路对应的有效电容；
将所述电路负载更新为所述有效电容的值，返回所述根据所述电路负载、所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，求解所述电路单元对应的等效驱动电阻以及所述等效电路对应的有效电容的步骤；
判断所述有效电容的求解结果是否收敛；
若不收敛，则将所述电路负载更新为最近一次求解的有效电容的值，返回所述根据所述电路负载、所述电路单元的输入转换时间、所述等效电路中电阻的电阻值以及所述等效电路中电容的电容值，求解所述电路单元对应的等效驱动电阻以及所述等效电路对应的有效电容的步骤；
若收敛，则以最近一次求解的有效电容与等效驱动电阻作为最终求解结果。
4.根据权利要求1所述的方法，其特征在于，所述基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时之前，所述方法包括：
将所述电路单元转换为戴维宁等效电路；
根据所述有效电容确定所述戴维宁等效电路的等效输入激励，以得到所述电路单元对应的等效输入激励。
5.根据权利要求1所述的方法，其特征在于，所述基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时，包括：
将所述等效输入激励作为所述电路单元对应的等效驱动电阻和所述互连线网络构成的电路网络的输入；
根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，生成用于进行动态时序分析的输入文件；
基于所述输入文件进行动态时序分析，确定所述互连线网络的互连线延时。
6.根据权利要求5所述的方法，其特征在于，所述互连线网络的电路参数包括位于所述互连线网络的输出端的接收器的等效电容，所述基于所述输入文件进行动态时序分析，确定所述互连线网络的互连线延时，包括：
基于所述输入文件进行动态时序分析，确定所述接收器的等效电容处的输出波形与所述互连线网络输入端的输出波形；
根据所述接收器的等效电容处的输出波形与所述互连线网络输入端的输出波形，确定所述互连线网络的互连线延时。
7.根据权利要求6所述的方法，其特征在于，所述方法，还包括：
根据所述接收器的等效电容处的输出波形，求解所述待求解电路的输出转换时间。
8.一种电路参数的求解装置，其特征在于，所述装置包括：
待求解电路确定模块，用于确定待求解电路，所述待求解电路包括电路单元与连接在所述电路单元的输出端的互连线网络；
单元延时求解模块，用于基于静态时序分析求解所述电路单元的单元延时；
互连线延时求解模块，用于基于动态时序分析，根据所述电路单元对应的等效驱动电阻、等效输入激励以及所述互连线网络的电路参数，确定所述互连线网络的互连线延时；
阶段延时确定模块，用于根据所述单元延时与所述互连线延时，确定所述待求解电路对应的阶段延时；
所述单元延时求解模块，用于：
基于预设电路模型，确定互连线网络的等效电路；
求解等效电路对应的有效电容；
根据电路单元的输入转换时间及有效电容，查询非线性延迟模型库，以基于静态时序分析求解得到电路单元的单元延迟。
9.一种电子设备，包括存储介质与控制器，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被所述控制器执行时实现如权利要求1至7中任一项所述的电路参数的求解方法的步骤。
10.一种存储介质，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述的电路参数的求解方法的步骤。
CN202311552007.XA 2023-11-21 2023-11-21 一种电路参数的求解方法、装置、电子设备及存储介质 Active CN117272888B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311552007.XA CN117272888B (zh) 2023-11-21 2023-11-21 一种电路参数的求解方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311552007.XA CN117272888B (zh) 2023-11-21 2023-11-21 一种电路参数的求解方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN117272888A CN117272888A (zh) 2023-12-22
CN117272888B true CN117272888B (zh) 2024-04-09

Family

ID=89202977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311552007.XA Active CN117272888B (zh) 2023-11-21 2023-11-21 一种电路参数的求解方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN117272888B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088766A2 (en) * 2000-05-12 2001-11-22 Simplex Solutions, Inc. High accuracy timing model for integrated circuit verification
US6496960B1 (en) * 2000-10-27 2002-12-17 International Business Machines Corporation Driving point model utilizing a realizable reduced order circuit for determining a delay of a gate driving an interconnect with inductance
US7213221B1 (en) * 2004-04-19 2007-05-01 Magma Design Automation, Inc. Modeling interconnected propagation delay for an integrated circuit design
KR20070071981A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 연결선의 기생값에 대한 지연시간을 효율적으로 반영한정적 시간 해석 방법
CN102495917A (zh) * 2011-11-08 2012-06-13 西安电子科技大学 耦合互连线的静态时序分析的优化
CN102495821A (zh) * 2011-11-16 2012-06-13 深圳市国微电子股份有限公司 一种fpga可编程互连线的延时分析方法
CN102542098A (zh) * 2011-11-26 2012-07-04 深圳市国微电子股份有限公司 一种fpga互连线延时获取方法及其系统
CN112131716A (zh) * 2020-09-02 2020-12-25 南京航空航天大学 一种用于电力电子化电力系统的随机电磁暂态分析方法及系统
CN116467980A (zh) * 2023-06-19 2023-07-21 杭州行芯科技有限公司 标准单元电路的参数求解方法、电子设备及存储介质
CN116522834A (zh) * 2023-03-24 2023-08-01 鹏城实验室 时延预测方法、装置、设备及存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4087572B2 (ja) * 2001-01-24 2008-05-21 富士通株式会社 カスタムｌｓｉにおける遅延特性解析方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088766A2 (en) * 2000-05-12 2001-11-22 Simplex Solutions, Inc. High accuracy timing model for integrated circuit verification
US6496960B1 (en) * 2000-10-27 2002-12-17 International Business Machines Corporation Driving point model utilizing a realizable reduced order circuit for determining a delay of a gate driving an interconnect with inductance
US7213221B1 (en) * 2004-04-19 2007-05-01 Magma Design Automation, Inc. Modeling interconnected propagation delay for an integrated circuit design
KR20070071981A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 연결선의 기생값에 대한 지연시간을 효율적으로 반영한정적 시간 해석 방법
CN102495917A (zh) * 2011-11-08 2012-06-13 西安电子科技大学 耦合互连线的静态时序分析的优化
CN102495821A (zh) * 2011-11-16 2012-06-13 深圳市国微电子股份有限公司 一种fpga可编程互连线的延时分析方法
CN102542098A (zh) * 2011-11-26 2012-07-04 深圳市国微电子股份有限公司 一种fpga互连线延时获取方法及其系统
CN112131716A (zh) * 2020-09-02 2020-12-25 南京航空航天大学 一种用于电力电子化电力系统的随机电磁暂态分析方法及系统
CN116522834A (zh) * 2023-03-24 2023-08-01 鹏城实验室 时延预测方法、装置、设备及存储介质
CN116467980A (zh) * 2023-06-19 2023-07-21 杭州行芯科技有限公司 标准单元电路的参数求解方法、电子设备及存储介质

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
EventTimer: Fast and Accurate Event-Based Dynamic Timing Analysis;Zuodong Zhang;《IEEE Xplore》;全文 *
喻伟 ; 陈恩耀 ; 马海燕 ; 祝周荣 ; 宋雷军 ; 王永孟 ; .一种基于时延配置表的FPGA静态时序分析算法.太赫兹科学与电子信息学报.2018,(第04期),全文. *
许天一.FPGA静态时序分析的研究与实现.《万方数据库》.2016,全文. *
邵波,杨华中,罗嵘,汪蕙.静态时序分析中的门延时计算.半导体技术.2003,(第07期),全文. *

Also Published As

Publication number Publication date
CN117272888A (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
Kim et al. Time-domain macromodels for VLSI interconnect analysis
US5313398A (en) Method and apparatus for simulating a microelectronic circuit
US8966421B1 (en) Static timing analysis methods for integrated circuit designs using a multi-CCC current source model
JP2001256271A (ja) 不要輻射解析方法および装置
US7191414B1 (en) Apparatus and methods for interconnect simulation in electronic circuitry using non-uniform time step
TWI575394B (zh) 透過考量不同電路拓撲之輸入波形產生來特徵化元件
CN109614687B (zh) 两电平桥式换流器的定导纳建模与实时仿真方法
CN115097899B (zh) 一种高响应电源波形模拟方法
KR100398850B1 (ko) 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템
Knoth et al. Current source modeling for power and timing analysis at different supply voltages
CN117272888B (zh) 一种电路参数的求解方法、装置、电子设备及存储介质
KR20020079320A (ko) Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성방법, 장치 및 프로그램
US7107198B2 (en) Automatic generation of reduced-size circuit models including inductive interaction
Gil et al. SystemC AMS power electronic modeling with ideal instantaneous switches
US6397172B1 (en) Adaptive integrated circuit design simulation transistor modeling and evaluation
US20120245904A1 (en) Waveform-based digital gate modeling for timing analysis
US7693700B1 (en) Caching technique for electrical simulation of VLSI interconnect
Paul et al. Broadband modeling of high-frequency microwave devices
JP4051937B2 (ja) 非線型素子の特性値計算方法及び装置
Pulch Finite difference methods for multi time scale differential algebraic equations
JP3464160B2 (ja) 論理セルキャラクタライズ装置
KR100475014B1 (ko) 인터콘넥터의 지연 시간 계산방법
Wu et al. A Dynamic Capacitance Matching (DCM)-based Current Response Algorithm for Signal Line RC Network
Sagan et al. Transient adjoint dae sensitivities: a complete, rigorous, and numerically accurate formulation
US20240202414A1 (en) Equivalent circuit model creation method for multi-terminal capacitors, non-transitory computer-readable medium including equivalent circuit model creation program, simulation method, and simulation device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant