CN116522834A - 时延预测方法、装置、设备及存储介质 - Google Patents

时延预测方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN116522834A
CN116522834A CN202310342384.4A CN202310342384A CN116522834A CN 116522834 A CN116522834 A CN 116522834A CN 202310342384 A CN202310342384 A CN 202310342384A CN 116522834 A CN116522834 A CN 116522834A
Authority
CN
China
Prior art keywords
delay
unit
time delay
characteristic
interconnection line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310342384.4A
Other languages
English (en)
Inventor
陶思敏
刘贺
龙帅英
解壁伟
李兴权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Cheng Laboratory
Original Assignee
Peng Cheng Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peng Cheng Laboratory filed Critical Peng Cheng Laboratory
Priority to CN202310342384.4A priority Critical patent/CN116522834A/zh
Publication of CN116522834A publication Critical patent/CN116522834A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00—Systems supporting electrical power generation, transmission or distribution
    • Y04S10/50—Systems or methods supporting the power network operation or management, involving a certain degree of interaction with the load-side end user applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Geometry (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Medical Informatics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种时延预测方法、装置、设备及存储介质，所述时延预测方法包括：获取电路中各单元的单元特征信息和各单元互连线的特征序列；基于各单元互连线的电容值和电阻值，计算各单元间互连线路径的等效电容值，并基于等效电容值，确定各单元间的目标互连线时延特征；基于等效电容值和单元特征信息，确定各单元的单元时延特征；将互连线时延特征和单元时延特征输入至预设的时延预测模型，基于时延预测模型，对互连线时延特征和单元时延特征进行预测处理，得到所述电路的时延结果。本申请将各单元互连线的电容值和电阻值等效成等效电容值，克服了相关技术中负载电容忽略了电阻屏蔽效应的不足，以此减少负载电容的误差，提高时序预测的准确性。

Description

时延预测方法、装置、设备及存储介质
技术领域
本申请涉及电子设计自动化技术领域，尤其涉及一种时延预测方法、装置、设备及存储介质。
背景技术
对于高性能芯片的设计时序收敛是最关键的要求，为了获得时序精确的芯片设计，需要在物理设计的各个阶段调用时序分析工具分析时序裕量，以此指导芯片设计过程。因此，准确的时序分析结果对于芯片指导设计的迭代优化，以及取得较好的时序收敛的结果至关重要。
相关技术对于数字集成电路布线后的时序估计方法中使用传统算法包括Elmore模型、D2M模型计算互连线的时延值，其中，在应用Elmore模型和D2M模型时需要计算每个节点下游的负载电容值，该方法采用下游电路节点的对地电容之和作为负载电容。但是该地电容之和存在一定的误差，在传递过程中该误差的不断累积造成时序预测的准确性低。
发明内容
本申请的主要目的在于提供一种时延预测方法、装置、设备及存储介质，旨在解决现有技术中时序预测的准确性低的技术问题。
为实现以上目的，本申请提供一种时延预测方法，所述时延预测方法包括：
获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；
基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；
基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；
将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。
可选地，所述基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征的步骤，包括：
基于各所述单元互连线的电容值和电阻值，建立各所述单元间互连线路径的RC树模型和确定所述RC树模型中各节点的电阻值；
将所述RC树模型中各所述节点的下游所有节点等效为各所述节点的π模型；
基于各所述节点的π模型，计算各所述单元间互连线路径的等效电容值；
基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延；
将所述ECM时延确定为所述目标互连线时延特征。
可选地，所述基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延的步骤之后，所述方法包括：
确定所述RC树模型中各节点的电容值；
基于各所述节点的电阻值和电容值，对所述ECM时延进行递归计算，得到各所述节点的二阶矩；
基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延；
所述将所述ECM时延确定为所述目标互连线时延特征的步骤，包括：
将所述ECM时延和所述MD2M时延确定为所述目标互连线时延特征。
可选地，所述基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延的步骤之后，所述方法包括：
基于各所述单元互连线的电容值和电阻值，确定各所述单元间的Elmore时延和D2M时延；
将所述ECM时延、所述MD2M时延、所述Elmore时延和所述D2M时延确定为各所述单元间的目标互连线时延特征。
可选地，所述将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果的步骤之前，所述方法包括：
获取单元特征样本和所述单元特征样本的目标时延结果标签，其中，所述单元特征样本包括互连线时延特征样本和单元时延特征样本；
基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型。
可选地，所述获取所述单元特征样本的目标时延结果标签的步骤，包括：
获取所述单元特征样本的目标互连线时延特征、单元时延特征和初始时延结果值；
对所述单元特征样本的目标互连线时延特征和单元时延特征进行取和，得到所述单元特征样本的目标时延结果值，并将所述初始时延结果值与所述单元特征样本的目标时延结果值进行比值计算，得到所述单元特征样本的目标时延结果标签。
可选地，所述基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型的步骤，包括：
将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果；
将所述预测时延结果与所述单元特征样本的目标时延结果标签进行差异计算，得到误差结果；
判断所述误差结果是否满足预设误差阈值范围指示的误差标准；
若所述误差结果未满足所述预设误差阈值范围指示的误差标准，则返回将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果的步骤，直到所述训练误差结果满足所述预设误差阈值范围指示的误差标准后停止训练，得到具有满足精度条件的时延预测模型。
本申请还提供一种时延预测装置，其特征在于，所述时延预测装置包括：
获取模块，用于获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；
计算模块，用于基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；
确定模块，用于基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；
预测模块，用于将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。
本申请还提供一种时延预测设备，所述时延预测设备包括：存储器、处理器以及存储在存储器上的用于实现所述时延预测方法的程序，
所述存储器用于存储实现时延预测方法的程序；
所述处理器用于执行实现所述时延预测方法的程序，以实现所述时延预测方法的步骤。
本申请还提供一种存储介质，所述存储介质上存储有实现时延预测方法的程序，所述实现时延预测方法的程序被处理器执行以实现所述时延预测方法的步骤。
本申请提供的一种时延预测方法、装置、设备及存储介质，与相关技术中采用下游电路节点的对地电容之和作为负载电容，但是该地电容之和存在一定的误差，在传递过程中该误差的不断累积造成时序预测的准确性低相比，在本申请中，获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。即在本申请中，将各所述单元互连线的电容值和电阻值等效成等效电容值，并将等效电容值作为负载电容，克服了相关技术中将对地电容之和作为负载电容而忽略了电阻屏蔽效应的不足，以此减少负载电容的误差，提高了时序预测的准确性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例方案涉及的硬件运行环境的设备结构示意图；
图2为本申请时延预测方法第一实施例的流程示意图；
图3为本申请时延预测装置的模块示意图；
图4为本申请时延预测方法第一实施例的RC树示意图；
图5为本申请时延预测方法第一实施例的π模型和等效电容示意图；
图6为本申请时延预测方法第二实施例的流程示意图。
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
如图1所示，图1是本申请实施例方案涉及的硬件运行环境的终端结构示意图。
本申请实施例终端可以是PC，也可以是智能手机、平板电脑、电子书阅读器、MP3(Moving Picture Experts Group Audio Layer III，动态影像专家压缩标准音频层面3)播放器、MP4(Moving Picture Experts Group Audio Layer IV，动态影像专家压缩标准音频层面4)播放器、便携计算机等具有显示功能的可移动式终端设备。
如图1所示，该终端可以包括：处理器1001，例如CPU，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
可选地，终端还可以包括摄像头、RF(Radio Frequency，射频)电路，传感器、音频电路、WiFi模块等等。其中，传感器比如光传感器、运动传感器以及其他传感器。具体地，光传感器可包括环境光传感器及接近传感器，其中，环境光传感器可根据环境光线的明暗来调节显示屏的亮度，接近传感器可在移动终端移动到耳边时，关闭显示屏和/或背光。作为运动传感器的一种，重力加速度传感器可检测各个方向上(一般为三轴)加速度的大小，静止时可检测出重力的大小及方向，可用于识别移动终端姿态的应用(比如横竖屏切换、相关游戏、磁力计姿态校准)、振动识别相关功能(比如计步器、敲击)等；当然，移动终端还可配置陀螺仪、气压计、湿度计、温度计、红外线传感器等其他传感器，在此不再赘述。
本领域技术人员可以理解，图1中示出的终端结构并不构成对终端的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种计算机存储介质的存储器1005中可以包括操作装置、网络通信模块、用户接口模块以及时延预测程序。
在图1所示的终端中，网络接口1004主要用于连接后台服务器，与后台服务器进行数据通信；用户接口1003主要用于连接客户端(用户端)，与客户端进行数据通信；而处理器1001可以用于调用存储器1005中存储的时延预测程序。
参照图2，本申请实施例提供一种时延预测方法，所述时延预测方法包括：
步骤S100，获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；
步骤S200，基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；
步骤S300，基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；
步骤S400，将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。
在本实施例中，针对的应用场景是：
作为一种示例，时延预测的场景可以为，在数字集成电路布线后进行时序分析，指导高性能芯片的设计不断迭代优化。相关技术中对于数字集成电路布线后的时序估计方法中使用传统算法包括Elmore模型、D2M模型计算互连线的时延值，其中，在应用Elmore模型和D2M模型时需要计算每个节点下游的负载电容值，该方法采用下游电路节点的对地电容之和作为负载电容。但是该地电容之和存在一定的误差，在传递过程中该误差的不断累积造成时序预测的准确性低。针对此场景，本实施例的时延预测方法通过将各所述单元互连线的电容值和电阻值等效成等效电容值，并将等效电容值作为负载电容，克服了相关技术中将对地电容之和作为负载电容而忽略了电阻屏蔽效应的不足，以此减少负载电容的误差，提高了时序预测的准确性。
作为一种示例，时延预测的应用场景不仅为上述的对高性能芯片的数字集成电路布线后进行时序分析，还包括各种时延预测场景中，在此不做具体限制。
本实施例旨在：提高时序预测的准确性。
在本实施例中，时延预测方法应用于时延预测装置。
具体步骤如下：
步骤S100，获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；
在本实施例中，所述电路是指芯片的布线后的数字集成电路，也可以是布线前的数字集成电路，由于在布线前期阶段缺乏互连线的准确的电容、电阻等寄生参数信息，无法估计较为准确的单元和互连线延时信息，因此优选为布线后的数字集成电路。
在本实施例中，所述特征序列包括电容值和电阻值，各单元的单元特征信息包括但不限于单元类型、单元端口名称、负载电容、输入压摆、输出压摆、信号极性，参照下列表一：
表一
步骤S200，基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；
在本实施例中，所述等效电容值是将各所述单元的电容值和电阻值进行等效后得到的，即所述等效电容值包含了电阻，以此在负载电容中考虑了电阻屏蔽效应，减少负载电容的误差，提高时序预测的准确性。
在本实施例中，各所述单元间互连线路径是指电路上单元与单元之间互连线的路径，并在该路径会产生相应的时延，即各所述单元间的目标互连线时延特征。
具体地，所述步骤S200，包括以下步骤S210-S250：
步骤S210，基于各所述单元互连线的电容值和电阻值，建立各所述单元间互连线路径的RC树模型和确定所述RC树模型中各节点的电阻值；
在本实施例中，所述RC树模型参照图4，图4展示了单元和单元间互连线路径的RC树模型，由所述单元的电容值和电阻值组成，该RC树所有的电容都位于节点和电源地之间。
步骤S220，将所述RC树模型中各所述节点的下游所有节点等效为各所述节点的π模型；
在本实施例中，装置将所述RC树模型中各所述节点的下游所有节点等效为各所述节点的π模型，所述各所述节点的π模型参照图5(左)的电路，具体地，装置将RC树中的每个节点下游的子树等效为一个π模型，然后自底向上递归的将整条RC树等效为一个π模型。
步骤S230，基于各所述节点的π模型，计算各所述单元间互连线路径的等效电容值；
在本实施例中，装置基于各所述节点的π模型，计算各所述单元间互连线路径的等效电容值，具体地，首先装置对每个节点i下游的电路的输入在s＝0时进行泰勒展开，参照以下公式：
Yi(s)＝y1，is+y2，is2+y3，is3+…
其中，i表示节点，s表示系数，y表示节点i的输入的矩。
在本实施例中，由上述计算得到的三个矩(y1、y2、y3)可以将节点i下游的电路等效为一个π模型，参照以下公式：
Cni＝y1，i-Cfi
其中，Cni、Rπi、Cfi为图5(左)上的电容和电阻。
在本实施例中，根据等效的π模型，可以计算等效电容为：
其中，Ceff表示等效电容值。
步骤S240，基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延；
在本实施例中，装置基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延，具体地，装置将ECM模型计算互连线时延的表达式表示为：
其中，Decm表示等效电容值。
步骤S250，将所述ECM时延确定为所述目标互连线时延特征。
在本实施例中，装置将所述ECM时延确定为所述目标互连线时延特征。
在所述步骤S240，基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延的步骤之后，所述方法包括以下步骤A100-A400：
步骤A100，确定所述RC树模型中各节点的电容值；
步骤A200，基于各所述节点的电阻值和电容值，对所述ECM时延进行递归计算，得到各所述节点的二阶矩；
在本实施例中，使用MD2M模型计算出互连线中每个节点的到达时间以及互连线的整体时延值，ECM时延是冲激响应的一阶矩，MD2M考虑了冲激响应的二阶矩。对于节点vi的jth矩可以递归的表示为：
步骤A300，基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延；
其中m1和m2为节点vi的冲激响应的jth矩，对于每个节点，m0＝1。通过该公式，可以递归的计算节点的任意阶矩。根据该表达式，MD2M模型定义如下：
其中，m1和m2分别为冲激响应的一阶矩和二阶矩。MD2M模型首先需要计算出ECM时延，再迭代求出二阶矩，该模型与ECM模型同样简单和快速，但精度比ECM模型更高。
步骤A400，将所述ECM时延和所述MD2M时延确定为所述目标互连线时延特征。
在本实施例中，装置将所述ECM时延和所述MD2M时延确定为所述目标互连线时延特征，提供更多且更精确的互连线时延特征，以此减少负载电容的误差，提高了时序预测的准确性。
在所述步骤A300，基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延的步骤之后，所述方法包括以下步骤B100-B200：
步骤B100，基于各所述单元互连线的电容值和电阻值，确定各所述单元间的Elmore时延和D2M时延；
在本实施例中，装置基于各所述单元互连线的电容值和电阻值，确定各所述单元间的Elmore时延和D2M时延，具体地，将每条互连线建模为一条RC树，根据电容和电阻信息使用Elmore模型来计算互连线中每个节点的到达时间和整体互连线的时延值，Elmore模型表述如下：
其中，N指的是RC树中节点的数目，Ri指的是节点i的电阻值，CD指的是节点i下游的负载电容。
在本实施例中，装置采用D2M模型计算出互连线中每个节点的到达时间以及互连线的整体时延值，前面提到的Elmore模型可以被认为是冲激响应的一阶矩，D2M考虑了冲激响应的二阶矩。对于节点vi的jth矩可以递归的表示为：
其中，m1和m2为节点vi的冲激响应的jth矩，对于每个节点，m0＝1。通过该公式，可以递归的计算节点的任意阶矩。根据该表达式，D2M模型定义如下：
其中m1和m2分别为冲激响应的一阶矩和二阶矩。从公式中可以看出，D2M模型首先需要计算出Elmore时延，在迭代求出二阶矩，该模型与Elmore模型同样简单和快速，但精度比Elmore模型更高。
步骤B200，将所述ECM时延、所述MD2M时延、所述Elmore时延和所述D2M时延确定为各所述单元间的目标互连线时延特征。
在本实施例中，装置将所述ECM时延、所述MD2M时延、所述Elmore时延和所述D2M时延确定为各所述单元间的目标互连线时延特征，即提供更多且精确的互连线时延特征，以此减少负载电容的误差，提高了时序预测的准确性。
步骤S300，基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；
在本实施例中，装置基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征。
步骤S400，将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。
在本实施例中，装置将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果，其中，所述时延预测模型是机器学习模型包括但不限于朴素贝叶斯模型、决策树模型、KNN算法、SVM算法、logistic回归模型，本实施例优选决策树模型中的XGBoost模型，XGBoost(eXtreme Gradient Boosting)是一种高效率决策树算法，主要通过基于决策树的弱学习器的集成来构建强学习器，在XGBoost算法中，所有的决策树都是独立且并行生成的，使得XGBoost的训练高效。
本申请提供的一种时延预测方法，与相关技术中采用下游电路节点的对地电容之和作为负载电容，但是该地电容之和存在一定的误差，在传递过程中该误差的不断累积造成时序预测的准确性低相比，在本申请中，获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。即在本申请中，将各所述单元互连线的电容值和电阻值等效成等效电容值，并将等效电容值作为负载电容，克服了相关技术中将对地电容之和作为负载电容而忽略了电阻屏蔽效应的不足，以此减少负载电容的误差，提高了时序预测的准确性。
基于上述的第一实施例，本申请还提供另一实施例，参照图6，所述时延预测方法包括：
在所述步骤S300，将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果的步骤之前，所述方法包括以下步骤C100-C200：
在本实施例中，在所述互连线时延特征和所述时延信息输入到机器学习模型之前，需要对数据进行预处理。首先，需要对单元类型和单元端口名称进行编号，每个单元类型和每个端口名称分别有一个唯一的id。其次，由于每条时序路径长度不容，导致每条路径特征序列长度不同，需要对特征序列进行填充，使得所有特征序列长度相同。若所选取的训练数据集和测试数据集的时序路径的最大长度为max_length,若特征序列长度小于该值，则使用“0”对其填充至长度max_length。若测试集中的时序路径长度大于该值，则对特征序列进行裁剪，使其长度为max_length。
步骤C100，获取单元特征样本和所述单元特征样本的目标时延结果标签，其中，所述单元特征样本包括互连线时延特征样本和单元时延特征样本；
具体地，所述步骤C100，包括以下步骤C110-C120：
步骤C110，获取所述单元特征样本的目标互连线时延特征、单元时延特征和初始时延结果值；
在本实施例中，所述初始时延结果值是基于商业时序分析工具报告中提取的对应的时序路径的时延值，为相对准确的时延结果值。
步骤C120，对所述单元特征样本的目标互连线时延特征和单元时延特征进行取和，得到所述单元特征样本的目标时延结果值，并将所述初始时延结果值与所述单元特征样本的目标时延结果值进行比值计算，得到所述单元特征样本的目标时延结果标签。
在本实施例中，在标签选择时，本发明中使用商业时序分析工具报告中提取的对应的时序路径的时延值PDPT作为标签，而是将商业时序分析工具报告的对应的时序路径的时延值PDPT与内部开发的时序分析工具通过上述提到的通过线性插值和Elmore方法、ECM、D2M方法分别计算得到的时序路径的时延值的均值PDIM的比值PDPT/PDIE作为标签输入到机器学习模型中。需要注意的是，将PDelmore、PDecm、PDd2m和PDmd2m在特征中使用时为每一条时序路径中单元管脚的到达时间，为一个序列，在特征中使用时，为每一条时序路径的时延值，为一个数值。
PDelmore＝Dcell+Delmore
PDecm＝Dcell+Decm
PDd2m＝Dcell+Dd2m
PDmd2m＝Dcell+Dmd2m
其中，Dcell表示单元的时延，Delmore表示Elmore时延，Decm表示ECM时延，Dd2M表示D2M时延，Dmd2m表示DM2M时延，PDIM表示目标互连线时延特征的均值，Label表示目标互连线时延特征与所述初始时延结果值的比值。
在本实施例中，若是只考虑ECM时延时，只需要计算单元样本的ECM时延与单元时延值之和与所述初始时延结果值的比值，若是采用两个及以上，取时延均值与所述初始时延结果值的比值。
将上述维度为[sample_num，feature_num*max_length]的特征序列矩阵输入到XGboost机器学习模型中。其中sample_num为训练集的数目，feature_num为选取的特征的数目，max_length为填充后的特征序列的长度。
步骤C200，基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型。
在本实施例中，装置基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型，
具体地，所述步骤C200，包括以下步骤C210-C240：
步骤C210，将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果；
在本实施例中，装置将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果，其中，所述预设待训练检测模型是初步具有时延预测功能的初始模型，所述预设待训练检测模型与所述时延预测模型相比仅有检测精准度不同的区别，所述预测时延结果即所述预设待训练检测模型的预测信息。
步骤C220，将所述预测时延结果与所述单元特征样本的目标时延结果标签进行差异计算，得到误差结果；
在本实施例中，所述时延预测模型优选为XGBoost(eXtreme GradientBoosting)，其中，XGBoos是一种高效率决策树算法，主要通过基于决策树的弱学习器的集成来构建强学习器，在XGBoost算法中，所有的决策树都是独立且并行生成的，可以令XGBoost的训练过程非常高效。在该算法中，每棵决策树都是在上一棵决策树的基础上进行训练的，在每一步迭代中只优化当前步中的子模型，在第m步中：
Fk(xi)＝Fk-1(xi)+fk(xi)
fk(xi)为当前步的子模型，Fk-1(xi)为训练完已经固定了的前k-1个子模型。
XGBoost模型的一个优点是允许特征存在缺失值，通常会对数据进行预处理，包括缺失值填充和特征缩放。该模型借鉴了随机森林算法，能够支持列抽样和行抽样，优点在于能够降低过拟合风险同时降低了计算量。而且，XGBoost模型在目标函数中引入了正则项，包括叶节点的个数和叶节点输出值的L2范数。通过约束树结构，降低模型方差，降低过拟合风险。XGBoost采用level-wise策略进行决策树的生成，同时分裂同一层的节点，使用近似直方图算法来选择最优的决策树节点分裂方式，并使用损失函数来衡量分裂后的增益，为了限制树的增长，引入阈值，当增益大于阈值时，进行分裂，不断重复该过程，直到决策树达到预定的深度或者不再能从分裂中获得收益为止。最后XGBoost会对所有决策树的输出进行线性组合，得到最终的预测结果。
在进行测试时，将测试集输入到训练好的XGBoost机器学习模型中，得到的输出结果为一个比值，通过将该比值与特征中由单元延时和Elmore模型、ECM模型、D2M模型和MD2M模型分别计算得到的互连线延时构成的互连线时延的均值相乘，得到最终的对应的时序路径的时延。
步骤C230，判断所述误差结果是否满足预设误差阈值范围指示的误差标准；
在本实施例中，装置判断所述误差结果是否满足预设误差阈值范围指示的误差标准，其中，所述误差阈值范围指示的误差标准是开发者/用户自行设定的，即若误差结果满足误差标准，代表当前训练轮次的风险检测模型对所述非故障样本信号的风险检测准确度合格，若误差结果未满足误差标准，代表当前训练轮次的风险检测模型对所述非故障样本信号的风险检测的准确度误差过大，则进入下一轮模型训练。
步骤C240，若所述误差结果未满足所述预设误差阈值范围指示的误差标准，则返回将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果的步骤，直到所述训练误差结果满足所述预设误差阈值范围指示的误差标准后停止训练，得到具有满足精度条件的时延预测模型。
在本实施例中，若所述误差结果未满足所述预设误差阈值范围指示的误差标准，则返回将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果的步骤，直到所述训练误差结果满足所述预设误差阈值范围指示的误差标准后停止训练，得到具有满足精度条件的时延预测模型，即对待训练检测模型进行迭代训练，使得时延预测模型的准确度达到满足精度条件，以此提高时延预测的准确性。
在本实施例中，对时序路径时延预测中加入通过输入管脚的压摆值和输出管脚所连接的互连线的等效电容值作为负载电容，单元时延和通过互连线电阻值以及每个节点的下游电路的等效电容值通过ECM模型和MD2M模型计算得到的互连线时延之和得到的时序路径的时延值加入到特征中。计算出通过上述单元时延与使用Elmore模型、ECM模型、D2M模型和MD2M模型分别得到的互连线时延之和的均值，对于每一条路径，通过商业工具分析得到的时延值与上述时延均值的比值作为标签，以此减少负载电容的误差，提高了时序预测的准确性。
本申请还提供一种时延预测装置，所述时延预测装置包括：
获取模块10，用于获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；
计算模块20，用于基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；
确定模块30，用于基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；
预测模块40，用于将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。
可选地，所述计算模块20，包括：
建立模块，用于基于各所述单元互连线的电容值和电阻值，建立各所述单元间互连线路径的RC树模型和确定所述RC树模型中各节点的电阻值；
等效模块，用于将所述RC树模型中各所述节点的下游所有节点等效为各所述节点的π模型；
等效电容值计算模块，用于基于各所述节点的π模型，计算各所述单元间互连线路径的等效电容值；
ECM时延计算模块，用于基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延；
第一确定模块，用于将所述ECM时延确定为所述目标互连线时延特征。
可选地，所述计算模块20，还包括：
电容值确定模块，用于确定所述RC树模型中各节点的电容值；
递归计算模块，用于基于各所述节点的电阻值和电容值，对所述ECM时延进行递归计算，得到各所述节点的二阶矩；
MD2M时延计算模块，用于基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延；
第二确定模块，用于将所述ECM时延和所述MD2M时延确定为所述目标互连线时延特征。
可选地，所述计算模块20，还包括：
时延确定模块，用于基于各所述单元互连线的电容值和电阻值，确定各所述单元间的Elmore时延和D2M时延；
第三确定模块，用于将所述ECM时延、所述MD2M时延、所述Elmore时延和所述D2M时延确定为各所述单元间的目标互连线时延特征。
可选地，所述时延预测装置还包括：
样本获取模块，用于获取单元特征样本和所述单元特征样本的目标时延结果标签，其中，所述单元特征样本包括互连线时延特征样本和单元时延特征样本；
训练模块，用于基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型。
可选地，所述样本获取模块，包括：
时延结果值获取模块，用于获取所述单元特征样本的目标互连线时延特征、单元时延特征和初始时延结果值；
均值计算模块，用于对所述单元特征样本的目标互连线时延特征和单元时延特征进行取和，得到所述单元特征样本的目标时延结果值，并将所述初始时延结果值与所述单元特征样本的目标时延结果值进行比值计算，得到所述单元特征样本的目标时延结果标签。
可选地，所述训练模块，包括：
输入模块，用于将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果；
差异计算模块，用于将所述预测时延结果与所述单元特征样本的目标时延结果标签进行差异计算，得到误差结果；
判断模块，用于判断所述误差结果是否满足预设误差阈值范围指示的误差标准；
迭代训练模块，用于若所述误差结果未满足所述预设误差阈值范围指示的误差标准，则返回将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果的步骤，直到所述训练误差结果满足所述预设误差阈值范围指示的误差标准后停止训练，得到具有满足精度条件的时延预测模型。
本申请时延预测装置具体实施方式与上述时延预测方法各实施例基本相同，在此不再赘述。
参照图1，图1是本申请实施例方案涉及的硬件运行环境的终端结构示意图。
如图1所示，该终端可以包括：处理器1001，例如CPU，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
可选地，该时延预测设备还可以包括矩形用户接口、网络接口、摄像头、RF(RadioFrequency，射频)电路，传感器、音频电路、WiFi模块等等。矩形用户接口可以包括显示屏(Display)、输入子模块比如键盘(Keyboard)，可选矩形用户接口还可以包括标准的有线接口、无线接口。网络接口可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。
本领域技术人员可以理解，图1中示出的时延预测设备结构并不构成对时延预测设备的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种存储介质的存储器1005中可以包括操作系统、网络通信模块以及时延预测程序。操作系统是管理和控制时延预测设备硬件和软件资源的程序，支持时延预测程序以及其它软件和/或程序的运行。网络通信模块用于实现存储器1005内部各组件之间的通信，以及与时延预测系统中其它硬件和软件之间通信。
在图1所示的时延预测设备中，处理器1001用于执行存储器1005中存储的时延预测程序，实现上述任一项所述的时延预测方法的步骤。
本申请时延预测设备具体实施方式与上述时延预测方法各实施例基本相同，在此不再赘述。
本申请还提供一种存储介质，所述存储介质上存储有实现时延预测方法的程序，所述实现时延预测方法的程序被处理器执行以实现如下所述时延预测方法：
获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；
基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；
基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；
将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。
可选地，所述基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征的步骤，包括：
基于各所述单元互连线的电容值和电阻值，建立各所述单元间互连线路径的RC树模型和确定所述RC树模型中各节点的电阻值；
将所述RC树模型中各所述节点的下游所有节点等效为各所述节点的π模型；
基于各所述节点的π模型，计算各所述单元间互连线路径的等效电容值；
基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延；
将所述ECM时延确定为所述目标互连线时延特征。
可选地，所述基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延的步骤之后，所述方法包括：
确定所述RC树模型中各节点的电容值；
基于各所述节点的电阻值和电容值，对所述ECM时延进行递归计算，得到各所述节点的二阶矩；
基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延；
所述将所述ECM时延确定为所述目标互连线时延特征的步骤，包括：
将所述ECM时延和所述MD2M时延确定为所述目标互连线时延特征。
可选地，所述基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延的步骤之后，所述方法包括：
基于各所述单元互连线的电容值和电阻值，确定各所述单元间的Elmore时延和D2M时延；
将所述ECM时延、所述MD2M时延、所述Elmore时延和所述D2M时延确定为各所述单元间的目标互连线时延特征。
可选地，所述将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果的步骤之前，所述方法包括：
获取单元特征样本和所述单元特征样本的目标时延结果标签，其中，所述单元特征样本包括互连线时延特征样本和单元时延特征样本；
基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型。
可选地，所述获取所述单元特征样本的目标时延结果标签的步骤，包括：
获取所述单元特征样本的目标互连线时延特征、单元时延特征和初始时延结果值；
对所述单元特征样本的目标互连线时延特征和单元时延特征进行取和，得到所述单元特征样本的目标时延结果值，并将所述初始时延结果值与所述单元特征样本的目标时延结果值进行比值计算，得到所述单元特征样本的目标时延结果标签。
可选地，所述基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型的步骤，包括：
将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果；
将所述预测时延结果与所述单元特征样本的目标时延结果标签进行差异计算，得到误差结果；
判断所述误差结果是否满足预设误差阈值范围指示的误差标准；
若所述误差结果未满足所述预设误差阈值范围指示的误差标准，则返回将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果的步骤，直到所述训练误差结果满足所述预设误差阈值范围指示的误差标准后停止训练，得到具有满足精度条件的时延预测模型。
本申请存储介质具体实施方式与上述时延预测方法各实施例基本相同，在此不再赘述。
本申请还提供一种计算机程序产品、包括计算机程序，该计算机程序被处理器执行时实现上述的时延预测方法的步骤。
本申请计算机程序产品的具体实施方式与上述时延预测方法各实施例基本相同，在此不再赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。
以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种时延预测方法，其特征在于，所述时延预测方法包括：
获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；
基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；
基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；
将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。
2.如权利要求1所述的时延预测方法，其特征在于，所述基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征的步骤，包括：
基于各所述单元互连线的电容值和电阻值，建立各所述单元间互连线路径的RC树模型和确定所述RC树模型中各节点的电阻值；
将所述RC树模型中各所述节点的下游所有节点等效为各所述节点的π模型；
基于各所述节点的π模型，计算各所述单元间互连线路径的等效电容值；
基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延；
将所述ECM时延确定为所述目标互连线时延特征。
3.如权利要求2所述的时延预测方法，其特征在于，所述基于各所述节点的等效电容值和各所述节点的电阻值，计算得到各所述单元间的ECM时延的步骤之后，所述方法包括：
确定所述RC树模型中各节点的电容值；
基于各所述节点的电阻值和电容值，对所述ECM时延进行递归计算，得到各所述节点的二阶矩；
基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延；
所述将所述ECM时延确定为所述目标互连线时延特征的步骤，包括：
将所述ECM时延和所述MD2M时延确定为所述目标互连线时延特征。
4.如权利要求3所述的时延预测方法，其特征在于，所述基于所述ECM时延和所述二阶矩，计算得到各所述单元间的MD2M时延的步骤之后，所述方法包括：
基于各所述单元互连线的电容值和电阻值，确定各所述单元间的Elmore时延和D2M时延；
将所述ECM时延、所述MD2M时延、所述Elmore时延和所述D2M时延确定为各所述单元间的目标互连线时延特征。
5.如权利要求1所述的时延预测方法，其特征在于，所述将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果的步骤之前，所述方法包括：
获取单元特征样本和所述单元特征样本的目标时延结果标签，其中，所述单元特征样本包括互连线时延特征样本和单元时延特征样本；
基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型。
6.如权利要求5所述的时延预测方法，其特征在于，所述获取所述单元特征样本的目标时延结果标签的步骤，包括：
获取所述单元特征样本的目标互连线时延特征、单元时延特征和初始时延结果值；
对所述单元特征样本的目标互连线时延特征和单元时延特征进行取和，得到所述单元特征样本的目标时延结果值，并将所述初始时延结果值与所述单元特征样本的目标时延结果值进行比值计算，得到所述单元特征样本的目标时延结果标签。
7.如权利要求5所述的时延预测方法，其特征在于，所述基于所述互连线时延特征样本、所述单元时延特征样本和所述单元特征样本的目标时延结果标签，对预设的待训练模型进行迭代训练，得到具有满足精度条件的时延预测模型的步骤，包括：
将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果；
将所述预测时延结果与所述单元特征样本的目标时延结果标签进行差异计算，得到误差结果；
判断所述误差结果是否满足预设误差阈值范围指示的误差标准；
若所述误差结果未满足所述预设误差阈值范围指示的误差标准，则返回将所述互连线时延特征样本和所述单元时延特征样本输入至所述预设待训练模型，得到预测时延结果的步骤，直到所述训练误差结果满足所述预设误差阈值范围指示的误差标准后停止训练，得到具有满足精度条件的时延预测模型。
8.一种时延预测装置，其特征在于，所述时延预测装置包括：
获取模块，用于获取电路中各单元的单元特征信息和各所述单元互连线的特征序列，其中，所述特征序列包括电容值和电阻值；
计算模块，用于基于各所述单元互连线的电容值和电阻值，计算各所述单元间互连线路径的等效电容值，并基于所述等效电容值，确定各所述单元间的目标互连线时延特征；
确定模块，用于基于所述等效电容值和所述单元特征信息，确定各所述单元的单元时延特征；
预测模块，用于将所述互连线时延特征和所述单元时延特征输入至预设的时延预测模型，基于所述时延预测模型，对所述互连线时延特征和所述单元时延特征进行预测处理，得到所述电路的时延结果。
9.一种时延预测设备，其特征在于，所述时延预测设备包括：存储器、处理器以及存储在存储器上的用于实现所述时延预测方法的程序，
所述存储器用于存储实现时延预测方法的程序；
所述处理器用于执行实现所述时延预测方法的程序，以实现如权利要求1至7中任一项所述时延预测方法的步骤。
10.一种存储介质，其特征在于，所述存储介质上存储有实现时延预测方法的程序，所述实现时延预测方法的程序被处理器执行以实现如权利要求1至7中任一项所述时延预测方法的步骤。
CN202310342384.4A 2023-03-24 2023-03-24 时延预测方法、装置、设备及存储介质 Pending CN116522834A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310342384.4A CN116522834A (zh) 2023-03-24 2023-03-24 时延预测方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310342384.4A CN116522834A (zh) 2023-03-24 2023-03-24 时延预测方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN116522834A true CN116522834A (zh) 2023-08-01

Family

ID=87407320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310342384.4A Pending CN116522834A (zh) 2023-03-24 2023-03-24 时延预测方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN116522834A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117272888A (zh) * 2023-11-21 2023-12-22 杭州行芯科技有限公司 一种电路参数的求解方法、装置、电子设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117272888A (zh) * 2023-11-21 2023-12-22 杭州行芯科技有限公司 一种电路参数的求解方法、装置、电子设备及存储介质
CN117272888B (zh) * 2023-11-21 2024-04-09 杭州行芯科技有限公司 一种电路参数的求解方法、装置、电子设备及存储介质

Similar Documents

Publication Publication Date Title
EP4123513A1 (en) Fixed-point method and apparatus for neural network
WO2021089013A1 (zh) 空间图卷积网络的训练方法、电子设备及存储介质
US11704570B2 (en) Learning device, learning system, and learning method
CN113284142B (zh) 图像检测方法、装置、计算机可读存储介质及计算机设备
CN110597878A (zh) 一种多模态数据的跨模态检索方法、装置、设备及介质
CN108320026B (zh) 机器学习模型训练方法和装置
CN112990444B (zh) 一种混合式神经网络训练方法、系统、设备及存储介质
US20230035366A1 (en) Image classification model training method and apparatus, computer device, and storage medium
CN112906865B (zh) 神经网络架构搜索方法、装置、电子设备及存储介质
CN116522834A (zh) 时延预测方法、装置、设备及存储介质
CN111191739A (zh) 一种基于注意力机制的墙面缺陷检测方法
CN114461481A (zh) 电子设备的功耗确定方法、装置、存储介质及电子设备
CN111126555A (zh) 神经网络模型训练方法、装置、设备及存储介质
US11216716B2 (en) Memory chip capable of performing artificial intelligence operation and operation method thereof
CN116401552A (zh) 一种分类模型的训练方法及相关装置
CN113449840A (zh) 神经网络训练方法及装置、图像分类的方法及装置
CN109934845B (zh) 基于自注意力网络的时序行为捕捉框生成方法及装置
CN111565065B (zh) 一种无人机基站部署方法、装置及电子设备
CN112766337A (zh) 用于预测众包数据的正确标签的方法及系统
CN116884071A (zh) 人脸检测方法、装置、电子设备及存储介质
US20230025626A1 (en) Method and apparatus for generating process simulation models
CN108681480B (zh) 后台应用程序管控方法、装置、存储介质及电子设备
CN116204709A (zh) 一种数据处理方法及相关装置
CN109436980B (zh) 电梯部件的状态检测方法和系统
CN111177493B (zh) 数据处理方法、装置、服务器和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination