CN105095567B - 电容参数提取方法 - Google Patents
电容参数提取方法 Download PDFInfo
- Publication number
- CN105095567B CN105095567B CN201510379334.9A CN201510379334A CN105095567B CN 105095567 B CN105095567 B CN 105095567B CN 201510379334 A CN201510379334 A CN 201510379334A CN 105095567 B CN105095567 B CN 105095567B
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- macro model
- minor structure
- circuit minor
- random walk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000605 extraction Methods 0.000 title claims abstract description 35
- 238000005295 random walk Methods 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000725 suspension Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 27
- 230000005611 electricity Effects 0.000 claims description 24
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 11
- 230000003252 repetitive effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种电容参数提取方法,该方法采用边界元宏模型结构,能够处理3D结构模型。该方法用可以伸缩的空白局部区域将集成电路子结构的宏模型内部的马尔科夫随机行走与外部的悬浮随机行走结合起来。该方法只需要对集成电路中很小一部分的子结构建立宏模型,从而减少了内存消耗,提高了电容参数提取速度。
Description
技术领域
本发明涉及VLSI(Very Large Scale Integrated circuits,超大规模集成电路)物理设计领域,特别是关于集成电路互连电容参数的提取。
背景技术
集成电路的设计流程中首先要提出功能描述,然后经过逻辑设计、版图设计得到描述半导体工艺尺寸、结构的版图,最后进行版图验证,即通过计算机软件模拟来验证上述设计是否满足要求。若满足要求,则进行下一步的生产制造。否则,若不满足要求,则返回逻辑设计、版图设计进行必要的修正。在版图验证中,一个重要的环节是“互连寄生参数提取”。
随着集成电路制造技术的发展,电路规模不断增大、特征尺寸不断缩小,当今很多芯片已含有几千万乃至上亿个器件。然而,集成电路中互连线的寄生效应造成互连线对电路延时的影响已超过了器件对电路延时的影响。因此,需要对互连线的电容、电阻等参数进行准确的计算,以保证电路模拟与验证的正确有效性。为了提高计算精度,互连线之间的电容参数提取需要使用三维提取方法,即利用三维场求解器进行求解。场求解器的计算往往耗时较多,对其算法的优化与加速研究意义很大。
在集成电路电容参数提取的场求解器方法中,随机行走电容提取算法是一种比较流行的方法。该方法基于空间任意点的电势或电场强度分量可表示为以该点为中心的立方体表面上积分的原理,以及计算积分的蒙特卡洛仿真方法,因此将电容计算转化为介质空间中的随机行走过程。在一次随机行走过程中,需要多次构造不含导体、但可能与导体相贴的立方体转移区域,而行走的每一步都是依照一定的概率分布从立方体转移区域的中心跳到它表面随机选取的一点,直到该点落在导体上才终止当前随机行走路径。这个跳转概率分布(也叫转移概率分布)可通过预先计算得到,因此在实际执行随机行走电容提取算法时可快速地执行随机跳转。由于具有并行的优势,在集成电路验证阶段,随机行走算法已经变得非常的受欢迎且已经被广泛的用于导体块或者芯片级的电容提取。然而,随机行走算法的效率主要依赖假设处理的几何结构都是直线型的结构,即曼哈顿结构。为了处理非曼哈顿结构,常用的做法是用曼哈顿结构近似。近似的方法得到的电容并不准确。多介质情况对于随机行走算法来说也很难处理。一些处理多介质情况的方法已经被提出,但是当集成电路结构包含很多介质层或者保形介质时,这些方法要么是缺乏效率,要么不准确。
集成电路电容提取的另一个挑战是工艺制造商或者IP(intellectual property,知识产权)模块电路设计商需要对一些关键的信息保密。但是在一些重要的工艺节点上,为了使得电容计算更加准确,工艺制造商必须提供完整的信息(几何和介质层信息)。同样,一些IP模块上的电容也需要被精确提取。然而,工艺制造商和IP模块电路设计商需要通过对关键的结构进行加密以保护他们的技术秘密。因此,隐藏重要的结构信息,但是又不影响场求解器的电容提取具有重要的意义。对于这个问题一个直接的解决办法是对由工艺制造商或者IP模块电路设计商选取的区域建立一个宏模型。然而,现有的方法只能用于提取已经预先定义好的主题结构(motifs)。对于实际的问题,将集成电路布局分割成几部分同时对每一个部分建立宏模型是不太可行的,因为需要很长的时间和很大的内存消耗。
发明内容
鉴于以上内容,有必要提供一种电容参数方法,能够以较小的内存消耗快速准确地对集成电路计算电容参数。
一种电容参数提取方法,运行于计算设备中,用于对集成电路提取互连电容参数,该方法包括:
(a)对于单位长度的立方体转移区域加载预先计算的转移概率表和权重表;
(b)对于标准的空白局部区域构建宏模型,计算所述标准的空白局部区域的边界电势电量矩阵,加载所述标准的空白局部区域的边界电势电量矩阵中的一列;
(c)对于给定的集成电路子结构构建宏模型,计算该集成电路子结构的边界电势电量矩阵;
(d)判断主导体i是否在集成电路子结构的宏模型内,若主导体i在集成电路子结构的宏模型内,执行步骤(f);
(e)若主导体i不在集成电路子结构的宏模型内,构建包围主导体i的高斯面;
(f)将主导体i与每个环境导体之间的耦合电容Cij,主导体i的主电容Cii及随机行走步数npath初始化为0;
(g)计算随机行走步数npath,npath:=npath+1;
(h)判断主导体i是否在集成电路子结构的宏模型内;
(i)若主导体i不在集成电路子结构的宏模型内,在包围主导体i的高斯面上任取一点r,以点r为中心构建一个立方体转移区域,根据加载的转移概率表在该立方体转移区域的表面S上以相应的转移概率任意取一点r(1),根据加载的权重表获取点r(1)处的权值ω(r,r(1)),对权值赋值ω:=ω(r,r(1));
(j)若主导体i在集成电路子结构的宏模型内,采用马尔科夫随机行走方法进行跳转,根据集成电路子结构的边界电势电量矩阵获取主导体i对应的主对角元素对权值赋值
(k)判断随机行走当前点rx是否在导体上;
(l)若随机行走当前点rx不在导体上,则:(l1)若随机行走当前点rx在集成电路子结构的宏模型的外部,则把集成电路子结构的宏模型作为障碍构建立方体转移区域,采用悬浮随机行走方法跳转到下一点ry;(l2)若随机行走当前点rx在集成电路子结构的宏模型的交界面上,则根据马尔科夫随机行走方法跳转到下一点ry;(l3)若随机行走当前点rx在集成电路子结构的宏模型的边界上且不在集成电路子结构的宏模型的交界面上,则根据所述标准的空白局部区域构建实际的空白局部区域,采用马尔科夫随机行走方法跳转到所述实际的空白局部区域上的下一点ry;
(m)更新随机行走当前点rx,rx:=ry,返回步骤(k);
(n)若随机行走当前点rx在导体j上,计算主导体i与导体j之间的耦合电容Cij,Cij=Cij+ω;
(o)判断是否满足收敛条件,若不满足收敛条件,返回步骤(g);及
(p)若满足收敛条件,计算主导体i与各个环境导体j之间的耦合电容Cij,及主导体i的主电容Cii,其中Cij:=Cij/npath,Cii:=-∑j≠iCij。
本发明的电容参数提取方法用一个可以伸缩的空白局部区域将集成电路子结构的宏模型内部的马尔科夫随机行走与外部的悬浮随机行走结合起来。本发明只需要对集成电路中很小一部分的子结构建立宏模型。因此,本发明的电容参数提取方法只需要很小的内存消耗。本发明可以加密重要的结构(例如FinFET结构),还可以处理复杂的几何结构(例如包含有保形介质的结构、非曼哈顿结构和大规模重复结构)。
附图说明
图1是本发明电容参数提取方法较佳实施例的运行环境示意图。
图2是利用空白匹配区域将集成电路子结构的宏模型内部的马尔科夫随机行走与外部的悬浮随机行走结合起来的示意图。
图3是两个具有相同形状但是不同大小的空白匹配区域的示意图。
图4是空白局部区域和集成电路子结构的宏模型的边界元在交界面上不匹配的示意图。
图5是本发明电容参数提取方法较佳实施例的流程图。
主要元件符号说明
计算设备 | 1 |
电容参数提取程序 | 10 |
存储设备 | 11 |
处理器 | 12 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本发明提出的电容参数提取方法,结合附图及实施例详细说明如下。
图1是本发明电容参数提取方法较佳实施例的应用环境示意图。所述电容参数提取方法应用于计算设备1中,用于提取集成电路中导体的互连电容参数。所述计算设备1包括电容参数提取程序10、存储设备11及处理器12。所述存储设备11存储电容参数提取程序10的程序代码及运行过程中所需的数据。所述处理器12执行所述电容参数提取程序10的程序代码以实现所述电容参数提取方法。
本发明的电容参数提取方法包括一种新的随机行走算法,这种新的随机行走算法采用了边界元宏模型结构,能够处理3D结构模型。其主要思想为用一个可以伸缩的空白局部区域将宏模型内部的马尔科夫随机行走与外部的悬浮随机行走结合起来。对于实际的情况,仅仅需要对集成电路中很小的一部分的子结构建立宏模型。因此,本发明的电容参数提取方法只需要很小的内存消耗。本发明能够加密重要的结构(例如FinFET结构),还能够处理复杂的几何结构(例如包含有保形介质的结构、非曼哈顿结构和大规模重复结构)。
本发明的电容参数提取方法包括二个子过程:(1)分别对标准的空白匹配区域和给定的集成电路子结构建立宏模型,得到标准的空白匹配区域和集成电路子结构的边界电势电量矩阵(boundary potential-charge matrix,BPCM矩阵);(2)利用空白匹配区域将集成电路子结构的宏模型内部的马尔科夫随机行走与外部的悬浮随机行走结合起来。所述空白局部区域是指不包含导体的区域。所述BPCM矩阵表示宏模型的各个边界元的主电容及每个边界元与其他的边界元之间的耦合电容。所述BPCM矩阵中的一列表示一个边界元的主电容及该个边界元与其他的边界元之间的耦合电容。在本实施例中,所述标准的空白匹配区域是长为1,宽和高都是1/2的长方体,所述长、宽、高的单位是微米。在其他的实施例中,所述标准的空白匹配区域可以是其他的大小和形状。
第二个子过程的示例如图2所示,将集成电路子结构的宏模型与悬浮随机行走算法在其外围区域结合起来的方法是通过一个可放缩的空白匹配区域。采用空白匹配区域接触集成电路子结构的宏模型的外边界,边界上的任何点可以看作是位于两个宏模型的交界面上。因此,马尔科夫随机行走方法可以用于计算点的电势。当随机行走的当前点在集成电路子结构的宏模型的外部时,此时采用悬浮随机行走方法。图中虚线的箭头和实线的箭头分别代表马尔科夫随机行走的跳转和悬浮随机行走的跳转。
在图2所示的第二个子过程中,有两个问题需要注意:(1)实际的空白匹配区域与预先计算的标准的空白匹配区域形状相同但是大小不同。如图3所示,为了使得转移区域能够最大限度的贴近导体,两个空白匹配区域的形状一致,但是大小并不相同,此处可以将预先计算的标准的空白匹配区域进行放缩从而得到实际的空白匹配区域。图3展示了两个具有相同形状但是不同大小的空白匹配区域。假设每一个空白匹配区域表面都被划分成N个边界元(所述边界元是对空白匹配区域的表面进行离散化划分得到的小面元),C和C'分别是两个空白匹配区域的BPCM矩阵,l和l'是两个空白匹配区域的长,则两个空白匹配区域的BPCM矩阵有如下关系:由此关系,可以通过适当的放缩预先计算的标准的空白匹配区域使其匹配实际的空白匹配区域。(2)此处不能保证空白匹配区域的边界元与集成电路子结构的宏模型的边界元重合,因而不能直接使用现有的马尔科夫随机行走方法。图4是空白匹配区域的边界元与集成电路子结构的宏模型的边界元不匹配的示意图,图中为了看得清楚将空白匹配区域与集成电路子结构的宏模型分开。下面结合图4说明在交界面上边界元不匹配的情况下如何进行马尔科夫随机行走。图中k表示随机行走当前点在集成电路子结构的宏模型的边界元的编号,为了方便起见,假设随机行走当前点在空白匹配区域的边界元的编号也为k。对于空白匹配区域有公式:
同理,对于集成电路子结构的宏模型有公式:
其中C(1),C(2)分别表示空白匹配区域和集成电路子结构的BPCM矩阵,分别表示空白匹配区域的第k个边界元的主电容和第k个边界元与其他的边界元之间的耦合电容,分别表示集成电路子结构的宏模型的第k个边界元的主电容和第k个边界元与其他的边界元之间的耦合电容,Q(1),Q(2)分别表示空白匹配区域和集成电路子结构的宏模型的边界元的电量向量,N1,N2分别表示空白匹配区域和集成电路子结构的宏模型的边界元划分的个数,分别表示空白匹配区域与集成电路子结构的宏模型的第k个边界元的电势,由于空白匹配区域与集成电路子结构的宏模型在第k个边界元上不重合,此时根据电场强度连续性条件,有公式:
其中和分别表示空白匹配区域和集成电路子结构的宏模型的第k个边界元的面积。
由上述公式(1)、(2)和(3)可得:
由此可得公式:
可以证明公式(5)中j=1,2,...,N1,j≠k的系数都是正数,且这些系数的和为1,j=1,2,...,N2,j≠k的系数都是正数,且这些系数的和为1。因此,公式(5)展示了一种交界面上边界元不匹配的新的随机行走。
参阅图5所示,是本发明电容参数提取方法较佳实施例的流程图。
步骤S501,对于单位长度的立方体转移区域加载预先计算的转移概率表和权重表。所述转移概率表描述随机行走过程中立方体转移区域的转移概率分布,所述权重表表示立方体转移区域中各点对应的权值。在本实施例中,所述单位长度是1微米。
步骤S502,对于标准的空白局部区域构建宏模型,计算所述标准的空白局部区域的BPCM矩阵,加载所述标准的空白局部区域的BPCM矩阵中的一列。如前所述,BPCM矩阵表示宏模型中各个边界元的主电容及每个边界元与其他的边界元之间的耦合电容。所述BPCM矩阵中的一列表示一个边界元的主电容及该个边界元与其他的边界元之间的耦合电容。在本实施例中,所述标准的空白匹配区域是长为1,宽和高都是1/2的长方体,所述长、宽、高的单位是微米。在其他的实施例中,所述标准的空白匹配区域可以是其他的大小和形状。在本实施例中,采用直接边界元法计算BPCM矩阵。在其他的实施例中,可以采用其他方法(例如有限差分法)计算BPCM矩阵。
步骤S503,对于给定的集成电路子结构构建宏模型,计算该集成电路子结构的BPCM矩阵。所述集成电路子结构可以是一个,也可以是多个。若有多个不同结构的集成电路子结构,则分别对不同结构的集成电路子结构分别构建宏模型及计算BPCM矩阵。
步骤S504,判断主导体i是否在集成电路子结构的宏模型内。若主导体i在集成电路子结构的宏模型内,则直接执行步骤S506。
若主导体i不在集成电路子结构的宏模型内,步骤S505,构建包围主导体i的高斯面,所述高斯面内仅包含主导体i并且不与任何环境导体相交。
步骤S506,将主导体i与每个环境导体之间的耦合电容Cij,主导体i的主电容Cii及随机行走步数npath初始化为0。
步骤S507,计算随机行走步数npath,npath:=npath+1。
步骤S508,判断主导体i是否在集成电路子结构的宏模型内。
若主导体i不在集成电路子结构的宏模型内,步骤S509,在包围主导体i的高斯面上任取一点r为行走起始点,以点r为中心构建一个立方体转移区域,根据加载的转移概率表在该立方体转移区域的表面S上以相应的转移概率任意取一点r(1)为下一行走点处,根据加载的权重表获取点r(1)处的权值ω(r,r(1)),对权值赋值ω:=ω(r,r(1))。
若主导体i在集成电路子结构的宏模型内,步骤S510,采用马尔科夫随机行走方法进行跳转,根据集成电路子结构的BPCM矩阵获取主导体i对应的主对角元素对权值赋值
步骤S511,判断随机行走当前点rx是否在导体上。
若随机行走当前点rx不在导体上,步骤S512,根据随机行走当前点rx相对于集成电路子结构的宏模型的位置进行跳转,即执行下述(a)、(b)或(c):
(a)若随机行走当前点rx在集成电路子结构的宏模型的外部,则把集成电路子结构的宏模型作为障碍构建立方体转移区域,采用悬浮随机行走方法跳转到下一点ry;
(b)若随机行走当前点rx在集成电路子结构的宏模型的交界面上,则根据马尔科夫随机行走方法跳转到下一点ry,所述集成电路子结构的宏模型的交界面即两个集成电路子结构的宏模型相交的边界;
(c)若随机行走当前点rx在集成电路子结构的宏模型的边界上且不在集成电路子结构的宏模型的交界面上,则根据所述标准的空白局部区域构建实际的空白局部区域,采用马尔科夫随机行走方法跳转到所述实际的空白局部区域上的下一点ry。所述随机行走当前点rx在集成电路子结构的宏模型的边界上且不在集成电路子结构的宏模型的交界面上表示所述随机行走当前点rx只在一个集成电路子结构的宏模型的边界上。在本实施例中,所述随机行走当前点rx根据上述公式(5)跳转到下一点ry。
步骤S513,更新随机行走当前点rx,rx:=ry,返回步骤S511。
若随机行走当前点rx在导体j上,步骤S514,计算主导体i与导体j之间的耦合电容Cij,Cij=Cij+ω。
步骤S515,判断是否满足收敛条件。若不满足收敛条件,返回步骤S507。在本实施例中,所述收敛条件是指定的电容提取的精度。
若满足收敛条件,步骤S516,计算主导体i与各个环境导体j之间的耦合电容Cij,及主导体i的主电容Cii,其中Cij:=Cij/npath,Cii:=-∑j≠iCij。
本发明提出的电容参数提取方法不局限应用于集成电路,还可以有其他应用,例如在消费电子产品(智能手机、平板电脑等)的触摸屏设计中,根据本发明的电容参数提取方法对触摸屏内部的金属布线结构进行电容计算。
Claims (8)
1.一种电容参数提取方法,运行于计算设备中,用于对集成电路提取互连电容参数,其特征在于,该方法包括:
(a)对于单位长度的立方体转移区域加载预先计算的转移概率表和权重表;
(b)对于标准的空白局部区域构建宏模型,计算所述标准的空白局部区域的边界电势电量矩阵,加载所述标准的空白局部区域的边界电势电量矩阵中的一列;
(c)对于给定的集成电路子结构构建宏模型,计算该集成电路子结构的边界电势电量矩阵;
(d)判断主导体i是否在集成电路子结构的宏模型内,若主导体i在集成电路子结构的宏模型内,执行步骤(f);
(e)若主导体i不在集成电路子结构的宏模型内,构建包围主导体i的高斯面;
(f)将主导体i与每个环境导体之间的耦合电容Cij,主导体i的主电容Cii及随机行走步数npath初始化为0;
(g)计算随机行走步数npath,npath:=npath+1;
(h)判断主导体i是否在集成电路子结构的宏模型内;
(i)若主导体i不在集成电路子结构的宏模型内,在包围主导体i的高斯面上任取一点r,以点r为中心构建一个立方体转移区域,根据加载的转移概率表在该立方体转移区域的表面S上以相应的转移概率任意取一点r(1),根据加载的权重表获取点r(1)处的权值ω(r,r(1)),对权值赋值ω:=ω(r,r(1));
(j)若主导体i在集成电路子结构的宏模型内,采用马尔科夫随机行走方法进行跳转,根据集成电路子结构的边界电势电量矩阵获取主导体i对应的主对角元素对权值赋值
(k)判断随机行走当前点rx是否在导体上;
(l)若随机行走当前点rx不在导体上,则:(l1)若随机行走当前点rx在集成电路子结构的宏模型的外部,则把集成电路子结构的宏模型作为障碍构建立方体转移区域,采用悬浮随机行走方法跳转到下一点ry;(l2)若随机行走当前点rx在集成电路子结构的宏模型的交界面上,则根据马尔科夫随机行走方法跳转到下一点ry;(l3)若随机行走当前点rx在集成电路子结构的宏模型的边界上且不在集成电路子结构的宏模型的交界面上,则根据所述标准的空白局部区域构建实际的空白局部区域,采用马尔科夫随机行走方法跳转到所述实际的空白局部区域上的下一点ry;
(m)更新随机行走当前点rx,rx:=ry,返回步骤(k);
(n)若随机行走当前点rx在导体j上,计算主导体i与导体j之间的耦合电容Cij,Cij=Cij+ω;
(o)判断是否满足收敛条件,若不满足收敛条件,返回步骤(g);及
(p)若满足收敛条件,计算主导体i与各个环境导体j之间的耦合电容Cij,及主导体i的主电容Cii,其中Cii:=-∑j≠iCij。
2.如权利要求1所述的电容参数提取方法,其特征在于,所述(l3)中所述随机行走当前点rx根据公式进行跳转,其中分别表示实际的空白匹配区域的第k个边界元的主电容和第k个边界元与其他的边界元之间的耦合电容,分别表示集成电路子结构的宏模型的第k个边界元的主电容和第k个边界元与其他的边界元之间的耦合电容,N1,N2分别表示实际的空白匹配区域和集成电路子结构的宏模型的边界元划分的个数,和分别表示实际的空白匹配区域和集成电路子结构的宏模型的第k个边界元的面积,分别表示实际的空白匹配区域与集成电路子结构的宏模型的第j个边界元的电势,j=1,2,...,N1,j≠k的系数都是正数,且这些系数的和为1,j=1,2,...,N2,j≠k的系数都是正数,且这些系数的和为1。
3.如权利要求1所述的电容参数提取方法,其特征在于,所述边界电势电量矩阵采用直接边界元法构建。
4.如权利要求1所述的电容参数提取方法,其特征在于,所述标准的空白匹配区域是长为1,宽和高都是1/2的长方体,所述长、宽、高的单位是微米。
5.如权利要求1所述的电容参数提取方法,其特征在于,所述实际的空白局部区域与所述集成电路子结构的宏模型交界且不包含导体。
6.如权利要求1所述的电容参数提取方法,其特征在于,所述集成电路包括多个不同结构的集成电路子结构,所述步骤(c)中对所述不同结构的集成电路子结构分别构建宏模型及计算边界电势电量矩阵。
7.如权利要求1所述的电容参数提取方法,其特征在于,所述集成电路子结构包括需要加密的结构和复杂的几何结构。
8.如权利要求7所述的电容参数提取方法,其特征在于,所述复杂的几何结构包括包含有保形介质的结构、非曼哈顿结构和大规模重复结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510379334.9A CN105095567B (zh) | 2015-07-01 | 2015-07-01 | 电容参数提取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510379334.9A CN105095567B (zh) | 2015-07-01 | 2015-07-01 | 电容参数提取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105095567A CN105095567A (zh) | 2015-11-25 |
CN105095567B true CN105095567B (zh) | 2018-02-16 |
Family
ID=54575995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510379334.9A Active CN105095567B (zh) | 2015-07-01 | 2015-07-01 | 电容参数提取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105095567B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105930572B (zh) * | 2016-04-15 | 2018-10-19 | 清华大学 | 一种面向触摸屏电容仿真的多介质预刻画方法 |
CN107506526B (zh) * | 2017-07-19 | 2020-06-12 | 清华大学 | 一种片上供电网络优化方法 |
CN112580685B (zh) * | 2020-11-19 | 2022-10-28 | 青岛檬豆网络科技有限公司 | 一种mlcc电容参数匹配方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102651047A (zh) * | 2012-04-11 | 2012-08-29 | 清华大学 | 集成电路设计中基于随机行走的电容参数提取计算方法 |
CN103473402A (zh) * | 2013-08-30 | 2013-12-25 | 清华大学 | 面向集成电路互连电容参数提取的空间管理数据生成方法 |
CN103793557A (zh) * | 2014-01-14 | 2014-05-14 | 清华大学 | 面向集成电路互连电容提取的线网高斯面采样方法及系统 |
CN104008255A (zh) * | 2014-06-13 | 2014-08-27 | 清华大学 | 面向集成电路电容提取的多介质随机行走计算方法及系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8122419B2 (en) * | 2008-11-09 | 2012-02-21 | International Business Machines Corporation | System and method for three-dimensional variational capacitance calculation |
US20100122223A1 (en) * | 2008-11-09 | 2010-05-13 | International Business Machines Corporation | Techniques for Computing Capacitances in a Medium With Three-Dimensional Conformal Dielectrics |
-
2015
- 2015-07-01 CN CN201510379334.9A patent/CN105095567B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102651047A (zh) * | 2012-04-11 | 2012-08-29 | 清华大学 | 集成电路设计中基于随机行走的电容参数提取计算方法 |
CN103473402A (zh) * | 2013-08-30 | 2013-12-25 | 清华大学 | 面向集成电路互连电容参数提取的空间管理数据生成方法 |
CN103793557A (zh) * | 2014-01-14 | 2014-05-14 | 清华大学 | 面向集成电路互连电容提取的线网高斯面采样方法及系统 |
CN104008255A (zh) * | 2014-06-13 | 2014-08-27 | 清华大学 | 面向集成电路电容提取的多介质随机行走计算方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN105095567A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shahsavani et al. | An integrated row-based cell placement and interconnect synthesis tool for large SFQ logic circuits | |
Akopyan et al. | Truenorth: Design and tool flow of a 65 mw 1 million neuron programmable neurosynaptic chip | |
US8887116B2 (en) | Flexible pattern-oriented 3D profile for advanced process nodes | |
JP7299234B2 (ja) | 集積回路向け多層共配置 | |
CN103198177B (zh) | 基于gpu的集成电路电容参数提取系统及方法 | |
CN104008255B (zh) | 面向集成电路电容提取的多介质随机行走方法及系统 | |
TWI524201B (zh) | 驗證積體電路設計的方法與系統、電腦可讀取儲存媒體 | |
US11170150B2 (en) | Method for making a semiconductor device | |
TW201802712A (zh) | 用於積體電路設計之方法 | |
CN105095567B (zh) | 电容参数提取方法 | |
Zhang et al. | Fast random walk based capacitance extraction for the 3-D IC structures with cylindrical inter-tier-vias | |
Vaisband et al. | Hexagonal TSV bundle topology for 3-D ICs | |
Nagy et al. | Advancing the thermal stability of 3D ICs using logi-thermal simulation | |
CN103793557B (zh) | 面向集成电路互连电容提取的线网高斯面采样方法及系统 | |
CN103473402B (zh) | 面向集成电路互连电容参数提取的空间管理数据生成方法 | |
Bairamkulov et al. | SPROUT—Smart power routing tool for board-level exploration and prototyping | |
CN111797584A (zh) | 基于fpga和cpu异构计算的随机行走寄生电容参数提取方法 | |
Liu et al. | Whitespace-aware TSV arrangement in 3-D clock tree synthesis | |
WO2019232447A1 (en) | Method and system for hierarchical circuit simulation using parallel processing | |
CN105335567B (zh) | 适应非曼哈顿形体的随机行走电容参数提取方法及系统 | |
Aronsson et al. | The Barnes–Hut Hierarchical Center-of-Charge Approximation for Fast Capacitance Extraction in Multilayered Media | |
US9582630B2 (en) | System and method for creating hybrid resistance and capacitance (RC) netlist using three-dimensional RC extraction and 2.5 dimensional RC extraction | |
Liu et al. | GNN-Cap: Chip-Scale Interconnect Capacitance Extraction Using Graph Neural Network | |
Babu et al. | Comparision of hierarchial mixed-size placement algorithms for VLSI physical synthesis | |
Grzesiak-Kopeć et al. | New approach to block-level 3D IC layout design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |