CN103473402A - 面向集成电路互连电容参数提取的空间管理数据生成方法 - Google Patents
面向集成电路互连电容参数提取的空间管理数据生成方法 Download PDFInfo
- Publication number
- CN103473402A CN103473402A CN2013103889751A CN201310388975A CN103473402A CN 103473402 A CN103473402 A CN 103473402A CN 2013103889751 A CN2013103889751 A CN 2013103889751A CN 201310388975 A CN201310388975 A CN 201310388975A CN 103473402 A CN103473402 A CN 103473402A
- Authority
- CN
- China
- Prior art keywords
- conductor
- max
- dimensional element
- candidate
- management data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种面向集成电路互连电容参数提取的空间管理数据生成方法,该方法包括如下步骤:初始化集成电路三维仿真空间的八叉树的根节点;从集成电路互连结构中新取一块导体B;从根节点开始深度优先遍历该八叉树;获取遍历到的下个节点T,该节点T对应该集成电路三维仿真空间内的一个三维单元T;当该节点T为叶子节点时,根据预先设置的最近距离门限L(T)判断导体B是否应该插入三维单元T的候选导体列表;并对最近距离门限L(T)进行更新。对所有导体执行上述插入候选导体列表的过程后,即获得集成电路互连电容参数提取所需的空间管理数据。利用本发明可以显著缩短空间管理数据的生成时间,使得可以对大规模集成电路互连结构进行电容参数提取。
Description
技术领域
本发明涉及VLSI(Very Large Scale Integrated circuits,超大规模集成电路)物理设计领域,特别是关于集成电路互连电容参数的提取。
背景技术
集成电路的设计流程中首先要提出功能描述,然后经过逻辑设计、版图设计得到描述半导体工艺尺寸、结构的版图,最后进行版图验证,即通过计算机软件模拟来验证上述设计是否满足要求。若满足要求,则进行下一步的生产制造。否则,若不满足要求,则返回逻辑设计、版图设计进行必要的修正。在版图验证中,一个重要的环节是“互连寄生参数提取”。
随着集成电路制造技术的发展,电路规模不断增大、特征尺寸不断缩小,当今很多芯片已含有一千万乃至更多个器件。然而,集成电路中互连线的寄生效应造成互连线对电路延时的影响已超过了器件对电路延时的影响。因此,需要对互连线的电容、电阻等参数进行准确的计算,以保证电路模拟与验证的正确有效性。为了提高计算精度,互连线之间的电容参数提取需要使用三维提取方法,即利用三维场求解器进行求解。场求解器的计算往往耗时较多,对其算法的优化与加速研究意义很大。
在集成电路电容参数提取的场求解器方法中,随机行走电容参数提取算法是一种比较流行的方法。该方法不同于常规的有限差分法、有限元法和边界元法,它无需求解线性方程组,计算中的主要步骤是在空间中随机取点(其得到一系列点的过程被形象地称为“随机行走”)。如图1所示,每次随机行走都从围绕导体的高斯面上开始,然后以当前点为中心构造一个最大、不与导体相交的立方体(称为“转移立方体”),下一次取点则随机地落在转移立方体的表面(如图1中的S(1)和S(2))。这个过程重复进行,直到随机取点的位置达到导体表面,此时结束一次随机行走。要计算某一导体(例如图1中的导体i)与其他所有导体之间的电容值,需要进行至少上万次的随机行走,而每次随机行走则需多次计算空间一点到它最近导体的距离。
申请人2013年在国际期刊IEEE Transactions onComputer-Aided Design of Integrated Circuits and Systems上发表的论文“RWCap:A floating random walk solver for3-D capacitanceextraction of VLSI interconnects”中,公开了一种空间管理技术,它根据所计算结构中导体块的几何信息(位置与尺寸)建立一个将三维仿真空间进行划分的八叉树结构,树中每个节点对应一个三维单元,并包含一个“候选导体列表”(candidate conductor list)。这里,候选导体的含义是:对该三维单元中任意点来说,可能的最近导体。利用建立好的八叉树结构,可以在随机行走电容参数提取过程中快速地判断距离当前行走位置最近的导体,从而加快计算速度。
图2显示了集成电路电容参数提取问题中考虑的一个三维互连结构,以及计算中涉及的三维仿真空间。其中,所有导体块和整个三维仿真空间都是长方体,且它的任何一条边都平行于x,y,z坐标轴中的某一个。在图3中,用一个二维结构解释了基于八叉树结构的空间管理技术。此时,对二维仿真空间每次进行均匀四划分,得到的四叉树如图3(b)所示,其中黑色的节点对应于图3(a)中黑色的二维单元,而它的候选导体列表应包括图3(a)中两个加粗边框勾勒的导体块。
在上述空间管理技术中,建立三维单元的候选导体列表是关键。上述论文中,给出了一种生成完整、且不冗余的候选导体列表的方法。然而,该生成方法的运行效率较低,尤其是处理大规模互连结构时,运行时间太长。例如,对一个含37062块导体的互连结构,需要先花大约30分钟来建立八叉树空间管理结构、及其中的候选导体列表,然后才能开始随机行走电容参数提取过程。应说明的是,在一个集成电路、或其中的一个设计模块中,电容参数提取要处理的一个互连结构往往包含很多的导体块,可多达一百万以上。因此,快速的空间管理数据(候选导体列表)生成方法是至关重要的。
此外,面向集成电路互连电容参数提取的空间管理技术不局限于使用八叉树结构来划分三维仿真空间,还可以使用三维等间距网格等结构来进行空间划分。无论采用哪种结构,都应针对其中的三维单元建立候选导体列表,才能保证随机行走电容参数提取过程高效率地运行。因此,快速生成候选导体列表的技术是亟待解决的问题。
发明内容
本发明的目的是提出一种面向集成电路大规模结构电容参数提取的空间管理数据生成方法,该方法在生成三维单元的候选导体列表时动态维护一个“最近距离门限”,从而大大缩短生成空间管理数据所需的时间。该方法还通过设置一个合适的邻近区域,来缩小检查导体的范围,进一步缩短生成候选导体列表的时间。当这个邻近区域足够大时,几乎不会影响生成的候选导体列表的完整性,但可以大大缩小为生成候选导体列表而检查导体的数量。
所述空间管理数据生成方法包括:步骤一,初始化集成电路三维仿真空间的八叉树的根节点;步骤二,从集成电路互连结构中新取一块导体B;步骤三,从根节点开始深度优先遍历该八叉树;步骤四,获取遍历到的下个节点T,该节点T对应该集成电路三维仿真空间内的一个三维单元T;步骤五,当该节点T为叶子节点时,根据预先设置的最近距离门限L(T)判断导体B是否应该插入三维单元T的候选导体列表;步骤六,当判断出导体B应该插入三维单元T的候选导体列表时,将导体B插入三维单元T,以获取该三维单元T的空间管理数据。
实验结果表明,采用这种方法后,生成八叉树空间管理结构的时间可缩短5000倍以上,使得随机行走方法可以很容易地对含一百万块导体的大规模互连结构进行电容参数提取。
附图说明
图1是随机行走电容参数提取过程的二维示意图;
图2是集成电路互连电容参数提取中考虑的三维导体块示意图;
图3是用一个二维结构解释基于八叉树结构的空间管理技术的示意图;
图4是一个三维单元及其邻近区域的二维示意图;
图5是三维单元T与导体块B不同位置关系的二维示意图;
图6是本发明建立八叉树空间管理数据的完整流程图;
图7是将三维单元沿三个方向做一次均分,以实现八划分的示意图。
具体实施方式
具体发明点如下:
1)定义一个三维单元(以下也简称为“单元”)内点到最近导体距离的上限,称为单元的最近距离门限。在检查一块导体与单元位置关系、从而判断该导体是否插入候选导体列表时,用最近距离门限进行筛选。具体来说,若该导体到单元的距离大于或等于最近距离门限,则该导体肯定不用插入候选导体列表。否则进行其他判断,决定是否应将该导体插入候选导体列表。一旦有导体插入了候选导体列表,还需判断该导体到单元的距离与单元最长边的长度之和是否小于最近距离门限,若小于则将这个求和的结果更新最近距离门限。
2)将三维单元沿6个方向外扩某一距离,得到该单元的邻近区域(如图4所示)。在构造该单元的候选导体列表时,仅检查与邻近区域相交的导体,而非整个仿真空间内的所有导体。
本发明是一种生成三维单元T的候选导体列表的方法。我们为单元T设置了一个最近距离门限L(T)。初始状态下,即单元T的候选导体列表为空时,L(T)=dnb,dnb为一个较大的值,表示所设置的邻近搜索区域边界到单元的距离。
对集成电路互连结构中的某一块导体B,判断它是否应插入T的候选导体列表的具体步骤如下:
a)计算B和T之间的距离。由于这里考虑的形体都是边平行于直角坐标系中某一坐标轴的空间长方体,若xmin(A),ymin(A),zmin(A)分别表示形体A的x,y,z坐标最小值,xmax(A),ymax(A),zmax(A)分别表示形体A的x,y,z坐标最大值,则这6个数就可以表示形体A的位置和大小。B和T之间的距离d根据下述步骤计算:
dx=max(xmin(B)-xmax(T),xmin(T)-xmax(B));
dy=max(ymin(B)-ymax(T),ymin(T)-ymax(B));
dz=max(zmin(B)-zmax(T),zmin(T)-zmax(B));
d=max(dx,dy,dz);
b)计算单元T的最长边l:l=max(xmax(T)-xmin(T),ymax(T)-ymin(T),zmax(T)-zmin(T));
c)如果d≥L(T),则跳转到步骤g);
d)对T的候选导体列表中的每个导体块b,依次执行下面的步骤:
i)取T的各个不被b和B包含的顶点v,设其x,y,z坐标分
别为xv,yv,zv,计算
dx(v,b)=max(xv-xmax(b),xmin(b)-xv);
dy(v,b)=max(yv-ymax(b),ymin(b)-yv);
dz(v,b)=max(zv-zmax(b),zmin(b)-zv);
d(v,b)=max(dx(v,b),dy(v,b),dz(v,b));
dx(v,B)=max(xv-xmax(B),xmin(B)-xv);
dy(v,B)=max(yv-ymax(B),ymin(B)-yv);
dz(v,B)=max(zv-zmax(B),zmin(B)-zv);
d(v,B)=max(dx(v,B),dy(v,B),dz(v,B));
如果对T的所有不被b和B包含的顶点v,都有d(v,b)≤d(v,B),则跳转到步骤g);
ii)如果对T的所有不被b和B包含的顶点v,都有d(v,B)≤d(v,b),则将b从T的候选导体列表中删除;
需要说明的是,在候选导体列表初始状态为空时,不需要执行步骤d)。
e)将B插入T的候选导体列表;
f)如果d+l<L(T),则更新L(T)为d+l,跳转到步骤h);
g)B不应被插入T的候选导体列表,结束。
h)B应该、且已经被插入T的候选导体列表,结束。
图5通过一个二维示意图,解释了上述计算过程中导体B与单元T的距离的含义。参阅图5所示,对每种情况,都有距离d(T,B)=x3-x2。
本发明使用C语言编程实现。在使用Linux操作系统的工作站上运行。
参阅图2所示,是集成电路的导体分布示意图。如图所示,集成电路包含三个金属布线层,总共包含10根导体,分别用数字21~30表示。导体之间间隔一定距离,同层导体相互平行,不同层导体相互垂直。假设导体22为主导体,其他导体为环境导体,利用本发明的技术,可快速计算主导体22与每个环境导体的电容参数。
基于随机行走电容参数提取的算法流程如下:
算法1基于随机行走方法的电容参数提取流程
1:载入随机行走所需的格林函数库和权值向量。
2:根据导体分布情况生成空间管理数据。
3:构造围绕主导体j的高斯面。
4:设置电容初值:设置随机行走次数初值npath:=0;
5:重复执行
6:npath:=npath+1;
7:在高斯面上随机取点r(0),以它为中心生成转移立方体,然后在该立方体表面按照格林函数库所表示的概率分布随机取点r(1),在载入的权值向量的帮助下计算相应的权值ω;
8:While当前随机点不在导体表面do
9:以当前点为中心构造最大、不与导体相交的转移立方体;
10:按照格林函数库所表示的概率分布在转移立方体上随机取一点作为当前随机点;
11:End
12:若当前点在导体i的表面,则Cji:=Cji+ω;
13:直到满足终止条件
14:
上述算法1的第1步,格林函数库可以描述单一介质转移区域的转移概率分布,用于提取单一介质条件下集成电路电容参数,还可以描述多层介质转移区域的转移概率分布,用于提取多层介质条件下集成电路电容参数。格林函数库与权值向量的建立方法可参考发明人2013年在国际期刊IEEE Transactions on Computer-AidedDesign of Integrated Circuits and Systems上发表的论文“RWCap:Afloating random walk solver for3-D capacitance extraction of VLSIinterconnects”。
算法1的第2步是本发明的重点,以八叉树空间数据结构为例,生成整个空间管理数据的具体实施步骤如图6所示。
步骤S301:初始化八叉树的根节点,它对应整个仿真空间;初始化根节点对应的候选导体列表为空集;初始化对应的最近距离门限为dnb,dnb为某个距离值,例如,所设置的邻近搜索区域边界到单元的距离。
步骤S302:从集成电路互连结构中新取一块导体B。
步骤S303:从根节点开始深度优先遍历八叉树。
步骤S304:取遍历到的下个节点T。
步骤S305:判断节点T是否为叶子节点。如果不是叶子节点,则执行步骤S306,如果是叶子节点,则执行步骤S308。
步骤S306:计算B和T之间的距离d:
dx=max(xmin(B)-xmax(T),xmin(T)-xmax(B));
dy=max(ymin(B)-ymax(T),ymin(T)-ymax(B));
dz=max(zmin(B)-zmax(T),zmin(T)-zmax(B));
d=max(dx,dy,dz);
步骤S307:判断d是否大于或等于L(T),如果d≥L(T),则返回步骤S302,如果d<L(T),则返回步骤S304。
步骤S308:判断导体B是否应插入T的候选导体列表的过程,同前述的步骤a)-h)。
步骤S309:如果步骤S308判断出B应该插入T的候选导体列表,则执行步骤S310;如果步骤S308判断出B不应该插入T的候选导体列表,则返回步骤S302。
步骤S310:判断T的候选导体数目是否大于nt,其中,nt取值为整数,例如10。如果T的候选导体数目大于nt,执行步骤S311,如果T的候选导体数目小于或等于nt,则执行步骤S314。
步骤S311:将T对应的单元做八划分,分裂出子节点T1,T2,…,T8,设置L(Ti)=L(T),i=1,2,…,8,其中,L(Ti)为分裂出的子节点Ti对应的三维单元的最近距离门限。
步骤S312,其中对T的候选导体列表中的一项b,判断它是否插入Ti的候选导体列表的过程,i=1,2,…,8。具体过程同前述的步骤a)-h),只是将T换为Ti,B换为b。
步骤S313:对新的叶子节点,若其候选导体数目>nt,则继续进行八叉分裂,执行步骤S311,S312。
步骤S314:判断集成电路互连结构中的所有导体是否取完。如果还有导体没有选取,则返回步骤S302。如果所有导体都已取完,则流程结束。
步骤S311和步骤S313中的八划分如图7所示。
算法1的其他步骤都是现有技术,可参见发明人2013年在国际期刊IEEE Transactions on Computer-Aided Design of IntegratedCircuits and Systems上发表的论文“RWCap:A floating random walksolver for3-D capacitance extraction of VLSI interconnects”。
只是要注意的是,算法1的第7步、第9步都涉及以当前点为中心,构造一个最大的、不与导体相交的转移立方体。此时需要计算当前点到导体的最小距离(它是转移立方体的边长的一半),需要使用本发明方法生成的八叉树空间管理数据。具体做法是:从根节点开始遍历八叉树,直到找到包含当前点的叶子节点,然后计算当前点到叶子节点的各个候选导体的距离,取其中的最小值,就是所需的当前点到导体的最小距离。
采用本发明技术后,对一个含37062块导体的互连结构,建立八叉树空间管理结构的时间由约30分钟减少到只有0.7秒。注意:后续进行随机行走电容参数提取的时间不超过2秒。
Claims (10)
1.一种面向集成电路互连电容参数提取的空间管理数据生成方法,其特征在于,该方法包括:
步骤一,初始化集成电路三维仿真空间的八叉树的根节点;
步骤二,从集成电路互连结构中新取一块导体B;
步骤三,从根节点开始深度优先遍历该八叉树;
步骤四,获取遍历到的下个节点T,该节点T对应该集成电路三维仿真空间内的一个三维单元T;
步骤五,当该节点T为叶子节点时,根据预先设置的最近距离门限L(T)判断导体B是否应该插入三维单元T的候选导体列表;及
步骤六,当判断出导体B应该插入三维单元T的候选导体列表时,将导体B插入三维单元T,以获取该三维单元T的空间管理数据。
2.如权利要求1所述的空间管理数据生成方法,其特征在于,所述最近距离门限的初始值等于预先设置的三维单元T的邻近区域的边界到该三维单元T的距离。
3.如权利要求1所述的空间管理数据生成方法,其特征在于,所述步骤五包括:
计算导体B与三维单元T的距离d;
如果d小于L(T),则依次读取三维单元T的候选导体列表中的每个导体块b,取三维单元T的各个不被导体块b和导体块B包含的顶点v,计算导体块b与顶点v之间的距离d(v,b)及导体块B与顶点v之间的距离d(v,B);及
如果对所有的v都有d(v,b)大于或等于d(v,B),则将导体b从三维单元T的候选导体列表中删除,并将导体B插入三维单元T的候选导体列表。
4.如权利要求3所述的空间管理数据生成方法,其特征在于,所述步骤五还包括:
如果d大于或等于L(T),或者对所有的v都有d(v,b)小于或等于d(v,B),则判断出导体B不应该插入三维单元T的候选导体列表。
5.如权利要求3所述的空间管理数据生成方法,其特征在于,所述导体B与三维单元T的距离d根据下述步骤计算:
dx=max(xmin(B)-xmax(T),xmin(T)-xmax(B)),
dy=max(ymin(B)-ymax(T),ymin(T)-ymax(B)),
dz=max(zmin(B)-zmax(T),zmin(T)-zmax(B)),
d=max(dx,dy,dz),
其中,xmin(),ymin(),zmin()分别表示导体B与三维单元T的x,y,z坐标最小值,xmax(),ymax(),zmax()分别表示导体B与三维单元T的x,y,z坐标最大值。
6.如权利要求3所述的空间管理数据生成方法,其特征在于,所述步骤五还包括:
计算三维单元T的最长边的长度l;及
当将导体B插入三维单元T的候选导体列表后,如果d+l<L(T),则更新L(T)为d+l。
7.如权利要求6所述的空间管理数据生成方法,其特征在于,所述三维单元T的最长边的长度l的计算公式为:
l=max(xmax(T)-xmin(T),ymax(T)-ymin(T),zmax(T)-zmin(T)),
其中,xmin(),ymin(),zmin()分别表示三维单元T的x,y,z坐标最小值,xmax(),ymax(),zmax()分别表示三维单元T的x,y,z坐标最大值。
8.如权利要求1所述的空间管理数据生成方法,其特征在于,该方法还包括:
当判断出导体B不应该插入三维单元T的候选导体列表时,返回步骤二。
9.如权利要求1所述的空间管理数据生成方法,其特征在于,该方法还包括:
步骤七,当该节点T不是叶子节点时,计算导体B与三维单元T的距离d;及
步骤八,如果d大于或等于L(T),则返回步骤二,如果d小于L(T),则返回步骤四。
10.如权利要求9所述的空间管理数据生成方法,其特征在于,该方法还包括:
步骤九,如果该三维单元T的候选导体数目大于预设值,将该三维单元T进行八叉分裂,分裂出子节点T1,T2,…,T8,设置L(Ti)=L(T),i=1,2,…,8;
步骤十,针对该三维单元T的候选导体列表中的一块导体b,判断该导体b是否插入Ti的候选导体列表,i=1,2,…,8;
步骤十一,若新的叶子节点对应的三维单元Ti的候选导体数目大于该预设值,则继续进行八叉分裂,执行步骤九和步骤十;
步骤十二,若集成电路互连结构中还有导体没有选取,则返回步骤二,若所有导体都已取完,则流程结束。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310388975.1A CN103473402B (zh) | 2013-08-30 | 2013-08-30 | 面向集成电路互连电容参数提取的空间管理数据生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310388975.1A CN103473402B (zh) | 2013-08-30 | 2013-08-30 | 面向集成电路互连电容参数提取的空间管理数据生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103473402A true CN103473402A (zh) | 2013-12-25 |
CN103473402B CN103473402B (zh) | 2016-08-10 |
Family
ID=49798250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310388975.1A Active CN103473402B (zh) | 2013-08-30 | 2013-08-30 | 面向集成电路互连电容参数提取的空间管理数据生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103473402B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103793557A (zh) * | 2014-01-14 | 2014-05-14 | 清华大学 | 面向集成电路互连电容提取的线网高斯面采样方法及系统 |
CN105095567A (zh) * | 2015-07-01 | 2015-11-25 | 清华大学 | 电容参数提取方法 |
CN105335567A (zh) * | 2015-11-05 | 2016-02-17 | 清华大学 | 适应非曼哈顿形体的随机行走电容参数提取方法及系统 |
CN110688807A (zh) * | 2019-12-10 | 2020-01-14 | 北京唯智佳辰科技发展有限责任公司 | 一种多层集成电路直流电场的场路耦合方法及装置 |
CN114662445A (zh) * | 2022-05-25 | 2022-06-24 | 杭州行芯科技有限公司 | 用于寄生电容提取的随机行走方法、装置和电子装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1403966A (zh) * | 2002-10-11 | 2003-03-19 | 清华大学 | 一种用于虚拟多介质电容提取中最优切割数的生成方法 |
CN1588380A (zh) * | 2004-07-09 | 2005-03-02 | 清华大学 | 基于最小自由度优先原则的非线性规划布局方法 |
CN1881562A (zh) * | 2005-06-13 | 2006-12-20 | 北京中电华大电子设计有限责任公司 | 一种自动适应工艺特征尺寸的互连寄生电容提取方法 |
CN101377857A (zh) * | 2008-07-30 | 2009-03-04 | 电子科技大学 | 一种基于八叉树空间划分和顶点删除的三维模型简化方法 |
CN102651047A (zh) * | 2012-04-11 | 2012-08-29 | 清华大学 | 集成电路设计中基于随机行走的电容参数提取计算方法 |
CN103198177A (zh) * | 2013-03-11 | 2013-07-10 | 清华大学 | 基于gpu的集成电路电容参数提取系统及方法 |
-
2013
- 2013-08-30 CN CN201310388975.1A patent/CN103473402B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1403966A (zh) * | 2002-10-11 | 2003-03-19 | 清华大学 | 一种用于虚拟多介质电容提取中最优切割数的生成方法 |
CN1588380A (zh) * | 2004-07-09 | 2005-03-02 | 清华大学 | 基于最小自由度优先原则的非线性规划布局方法 |
CN1881562A (zh) * | 2005-06-13 | 2006-12-20 | 北京中电华大电子设计有限责任公司 | 一种自动适应工艺特征尺寸的互连寄生电容提取方法 |
CN101377857A (zh) * | 2008-07-30 | 2009-03-04 | 电子科技大学 | 一种基于八叉树空间划分和顶点删除的三维模型简化方法 |
CN102651047A (zh) * | 2012-04-11 | 2012-08-29 | 清华大学 | 集成电路设计中基于随机行走的电容参数提取计算方法 |
CN103198177A (zh) * | 2013-03-11 | 2013-07-10 | 清华大学 | 基于gpu的集成电路电容参数提取系统及方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103793557A (zh) * | 2014-01-14 | 2014-05-14 | 清华大学 | 面向集成电路互连电容提取的线网高斯面采样方法及系统 |
CN103793557B (zh) * | 2014-01-14 | 2016-08-17 | 清华大学 | 面向集成电路互连电容提取的线网高斯面采样方法及系统 |
CN105095567A (zh) * | 2015-07-01 | 2015-11-25 | 清华大学 | 电容参数提取方法 |
CN105095567B (zh) * | 2015-07-01 | 2018-02-16 | 清华大学 | 电容参数提取方法 |
CN105335567A (zh) * | 2015-11-05 | 2016-02-17 | 清华大学 | 适应非曼哈顿形体的随机行走电容参数提取方法及系统 |
CN105335567B (zh) * | 2015-11-05 | 2018-08-03 | 清华大学 | 适应非曼哈顿形体的随机行走电容参数提取方法及系统 |
CN110688807A (zh) * | 2019-12-10 | 2020-01-14 | 北京唯智佳辰科技发展有限责任公司 | 一种多层集成电路直流电场的场路耦合方法及装置 |
CN110688807B (zh) * | 2019-12-10 | 2020-04-17 | 北京唯智佳辰科技发展有限责任公司 | 一种多层集成电路直流电场的场路耦合方法及装置 |
CN114662445A (zh) * | 2022-05-25 | 2022-06-24 | 杭州行芯科技有限公司 | 用于寄生电容提取的随机行走方法、装置和电子装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103473402B (zh) | 2016-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102375831B (zh) | 三维模型检索装置及其方法和模型库生成装置及其方法 | |
CN103198177B (zh) | 基于gpu的集成电路电容参数提取系统及方法 | |
CN103473402A (zh) | 面向集成电路互连电容参数提取的空间管理数据生成方法 | |
CN112784002B (zh) | 一种虚拟场景生成方法、装置、设备和存储介质 | |
CN104008255B (zh) | 面向集成电路电容提取的多介质随机行走方法及系统 | |
CN101142615A (zh) | 二维计算机辅助设计文件的显示优先级 | |
US10331841B1 (en) | Methods, systems, and computer program product for implementing virtual prototyping for electronic designs | |
US20150248514A1 (en) | Automatic layout modification tool with non-uniform grids | |
KR20220042305A (ko) | 자동화된 라우팅을 수행하는 방법 및 시스템 | |
CN103793557B (zh) | 面向集成电路互连电容提取的线网高斯面采样方法及系统 | |
WO2022247092A1 (en) | Methods and systems for congestion prediction in logic synthesis using graph neural networks | |
Wang et al. | A parallel multipole accelerated 3-D capacitance simulator based on an improved model | |
CN112513861B (zh) | 使用并行处理进行层次电路模拟的方法和系统 | |
CN105095567B (zh) | 电容参数提取方法 | |
CN116168174A (zh) | 建筑物缺失结构点云的修补方法及装置 | |
US20220391566A1 (en) | Machine learning models for predicting detailed routing topology and track usage for accurate resistance and capacitance estimation for electronic circuit designs | |
US11361139B2 (en) | Continuous global representation of local data using effective areas in integrated circuit layouts | |
Hung et al. | Automatic clustering method for real-time construction simulation | |
Grzesiak-Kopeć et al. | Hypergraphs and extremal optimization in 3D integrated circuit design automation | |
CN112685936A (zh) | 一种用于贝壳珍珠母微结构有限元分析的建模方法 | |
CN105335567A (zh) | 适应非曼哈顿形体的随机行走电容参数提取方法及系统 | |
Jamroz et al. | Asynchronous communication in spectral-element and discontinuous Galerkin methods for atmospheric dynamics–a case study using the High-Order Methods Modeling Environment (HOMME-homme_dg_branch) | |
WO2013191873A2 (en) | Generation of memory structural model based on memory layout | |
US20240143885A1 (en) | Multiply-Instantiated Block Modeling For Circuit Component Placement In Integrated Circuit | |
US20230252208A1 (en) | Transforming a logical netlist into a hierarchical parasitic netlist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |