JP4224541B2 - 自動配置配線方法、装置及びプログラム - Google Patents
自動配置配線方法、装置及びプログラム Download PDFInfo
- Publication number
- JP4224541B2 JP4224541B2 JP2002079086A JP2002079086A JP4224541B2 JP 4224541 B2 JP4224541 B2 JP 4224541B2 JP 2002079086 A JP2002079086 A JP 2002079086A JP 2002079086 A JP2002079086 A JP 2002079086A JP 4224541 B2 JP4224541 B2 JP 4224541B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- wiring
- error
- placement
- automatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、自動配置配線方法、装置及びプログラムに関する。
【０００２】
【従来の技術】
信号配線間の結合容量及び結合インダクタンスにより相互干渉（クロストーク）が生じて信号波形が変形し、誤った信号となる。ＬＳＩの素子微細化によりクロストークが生じ易くなり、自動配置配線においてレイアウト修正時間が長くなる傾向にある。
【０００３】
図９及び図１０は、従来の自動配置配線処理を示すフローチャートである。
【０００４】
（Ｓ１）評価関数が最適値になるように、ネットリスト及びセルライブラリのデータに基づいてセルをフレーム内に自動配置する。
【０００５】
（Ｓ２）ネットリスト及びセルライブラリのデータに基づいてセル間を自動配線する。
【０００６】
（Ｓ３）レイアウトされた配線の抵抗値及び容量値を求める。
【０００７】
（Ｓ４）各セルの信号入力端において、これに接続された配線の抵抗及び容量並びにセルの入出力容量により信号が鈍り過ぎていないかどうか、すなわち入力信号のスルーレートが所定値より小さいというスルーレートエラーであるかどうかをチェックする。
【０００８】
（Ｓ５）スルーレートエラーであると判定されたものがあればステップＳ８へ進み、そうでなければステップＳ６へ進む。
【０００９】
（Ｓ６）各フリップフロップについて、スタティックタイミング解析（ＳＴＡ）を行なう。
【００１０】
（Ｓ７）このＳＴＡにおいてタイミングエラーが検出されたならばステップＳ８へ進み、そうでなければ図１０のステップＳ９へ進む。
【００１１】
（Ｓ８）エラーが検出されたセルの信号入力端に接続されている配線に、バッファセルを挿入する。この際、バッファセル挿入スペースが足りない場合には、その付近のセル又は配線を移動させてスペースを確保する。セルの挿入やセル又は配線の移動の影響を受ける部分について再度エラーチェックするために、ステップＳ３へ戻る。
【００１２】
（Ｓ９）所定間隔より狭い並行配線の長さが所定値より大きいという並行配線長エラーが存在するかどうかをチェックする。
【００１３】
（Ｓ１０）このエラーが存在すればステップＳ１３へ進み、そうでなければステップＳ１１へ進む。
【００１４】
（Ｓ１１）並行配線の一方又は両方に接続された各フリップフロップについて、並行配線間の結合容量及び結合インダクタンスにより生ずる信号伝播遅延を考慮したＳＴＡを行なう。
【００１５】
（Ｓ１２）このＳＴＡにおいてタイミングエラーが検出されたならばステップＳ１３へ進み、そうでなければ処理を終了する。
【００１６】
（Ｓ１３）エラーが検出されたセルに接続されている並行配線の各々にバッファセルを挿入し又は並行配線の間隔を広げる（スペーシング）。この際、バッファセル挿入スペースが不足していれば、その付近のセル又は配線を移動させてスペースを確保する。
【００１７】
（Ｓ１４）ステップＳ１３でレイアウトが変更された配線の抵抗値及び容量値を算出する。エラーが検出された部分及びその影響を受ける部分について再度ステップＳ９及びＳ１１のチェックを行なうために、ステップＳ９へ戻る。
【００１８】
【発明が解決しようとする課題】
しかしながら、クロストークエラーを解消するため、例えばその一方の配線を移動させれば、これと隣の配線との間で新たにクロストークエラーが発生することも有り得るので、図１０のステップＳ９〜Ｓ１４の処理が通常数回繰り返され、開発ＴＡＴが長くなるという問題があった。
【００１９】
また、バッファセル挿入や並行配線間のスペーシングによるレイアウトスペース増加を予め考慮してチップのフレームサイズを決定する必要があるので、結果として無駄な領域が生じ、チップサイズが大きめになる傾向があった。
【００２０】
このような問題は、自己配線長エラーについても同様に生ずる。
【００２１】
本発明の目的は、このような問題点に鑑み、クロストークエラー対策に要する時間を低減して開発ＴＡＴを短縮することが可能な自動配置配線方法、装置及びプログラムを提供することにある。
【００２２】
本発明の他の目的は、自己配線長エラー対策に要する時間を低減して開発ＴＡＴを短縮することが可能な自動配置配線方法、装置及びプログラムを提供することにある。
【００２３】
本発明のさらに他の目的は、無駄なスペースを削減してチップサイズをより小さくすることが可能な自動配置配線方法、装置及びプログラムを提供することにある。
【００２４】
【課題を解決するための手段及びその作用効果】
本発明による自動配置配線方法の第１態様では、
セル自動配置によりセル配置データを取得し、セル間自動配線前に、
（ａ）同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる並行配線の長さが所定値以上であるクロストークエラーを検出し、
（ｂ）クロストークエラーが検出された仮配線に接続されている、所定値以内の間隔に接近したセルを移動させて該クロストークエラーを解消させる。
【００２５】
このような処理は自動配線前の処理であるので、比較的容易迅速に行うことができ、この前処理により、自動配線後に発生するであろうクロストークエラーが減少するので、自動配置配線全体として、クロストークエラー対策に要する時間が低減され、開発ＴＡＴを短縮することが可能となる。
【００２６】
また、配線後のバッファセル挿入やスペーシングを考慮してマージンを確保した設計対象フレームの面積を、従来よりも狭くして無駄な領域を低減することが可能となる。
【００２７】
本発明による自動配置配線方法の第２態様では、上記ステップ（ａ）において、検出されたクロストークエラーをカウントし、上記ステップ（ｂ）において、セル移動データを記憶装置に格納しておき、
該ステップ（ａ）と上記ステップ（ｂ）との組を複数回繰り返し実行し、
（ｃ）全回のエラーカウントの最小値に対応する該組のステップ（ｂ）のセル移動データに基づいて上記セル配置データを修正する、
ステップをさらに有する。
【００２８】
セルの移動により新たなクロストークエラーが生ずる可能性があるが、この構成によれば、前処理においてより多くのクロストークエラーを解消することができる。
【００２９】
本発明による自動配置配線方法の第３態様では、
（ｄ）上記エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるようにネットリスト及び上記セル配置データを修正する、
ステップをさらに有する。
【００３０】
セル移動により新たなエラーが発生する場合があるが、バッファセルを挿入しても新たなエラーは殆ど発生せずエラー数が減少するので、この構成によれば、必要以上にバッファセルを挿入せずにエラー数を効率よく減少させることができる。
【００３１】
本発明による自動配置配線方法の第４態様では、
（ｅ）セル間のマンハッタン長経路仮配線密度を求め、該密度が所定値以上であれば、設計対象フレームを拡大して上記セル自動配置の処理に戻る、
ステップをさらに有する。
【００３２】
この構成によれば、前処理後に生ずるであろうエラーに対処するための適当な予備領域が確保される。
【００３３】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００３４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００３５】
図１は、本発明の一実施形態の自動配置配線装置のハードウェア構成を示す概略ブロック図である。
【００３６】
この装置では、コンピュータ１に入力装置２、表示装置３及び外部記憶装置が接続されており、この外部記憶装置にはネットリスト４及びセルライブラリ５が格納されている。
【００３７】
コンピュータ１は、これにインストールされたプログラムに従って、ネットリスト４及びセルライブラリ５のデータを用いセルを自動配置してそのセルレイアウトデータ６を外部記憶装置に格納し、
（１）自動配線の前処理として、配線に関係した後述のエラーチェックを行い、その結果に基づいてセル配置を修正し、
（２）次に、上述した図９のステップＳ２以降の処理及びこれに続く図１０の処理を行う。すなわち、ネットリスト４及びセルレイアウトデータ６を用いてセル間配線を行ない、その配線レイアウトデータ７を外部記憶装置に格納する。次に、レイアウトされた配線に関するエラーチェックを行なってセル及び配線のレイアウトを修正することにより、エラーを解消する。
【００３８】
図２は、コンピュータ１による上記処理（１）の詳細を示す。
【００３９】
（Ｓ２１）ネットリスト４及びセルライブラリ５のデータに基づいてセルを初期配置する。この処理は、図９のステップＳ１と同一である。本実施形態の特徴は、この自動配置と図９のステップＳ２の自動配線との間に以下のステップＳ２２〜Ｓ２９の処理を行なう点にある。
【００４０】
本実施形態でレイアウト設計される回路は、例えば図３のチップフレーム１０内のフレーム１１内に配置される。
【００４１】
（Ｓ２２）配線長が長くなるほど信号波形が鈍り、タイミングがずれて誤った信号になり易い。そこで、自己配線長が所定値、例えば１ｍｍ以上であればエラーが生ずるとみなす。
【００４２】
まだ配線のレイアウトが行なわれていないので、該自己配線長についてはマンハッタン長をチェックする。ネットリスト４から、例えば図４に示すようにセル１２の出力端子１２Ｏとセル１３の入力端子１３Ｉとが同一ノードである場合、セルレイアウトデータ６を参照して出力端子１２Ｏの位置座標（Ｘ２，Ｙ２）と入力端子１３Ｉの位置座標（Ｘ３，Ｙ３）を読み取り、Ｘ軸に並行で出力端子１２Ｏを通る直線と、Ｙ軸に並行で入力端子１３Ｉを通る直線との交点の座標Ｐ１（Ｘ３，Ｙ２）を求め、出力端子１２Ｏと点Ｐ１とを結ぶ仮配線１５Ｘの長さと、点Ｐ１と入力端子１３Ｉとを結ぶ仮配線１５Ｙの長さの和であるマンハッタン長を計算し、これが１ｍｍ以上であるかどうかを判定し、１ｍｍ以上であれば端子１２Ｏと端子１３Ｉの組を自己配線長エラー箇所として記憶する。セル１３の出力端子１３Ｏとセル１４の入力端子１４Ｉとの間についても同様である。ネットリスト４中の各ノードについてこのようなチェックが行なわれる。
【００４３】
また、並行配線長が長いほどクロストークにより信号波形が変形して信号伝播遅延が生ずる場合がある。そこで、並行配線長が所定値、例えば０．５ｍｍ以上であればエラーが生ずるとみなす。
【００４４】
この場合も配線がまだ行なわれていないので、マンハッタン長により並行配線長をチェックする。例えば図６に示すように、セル２０の出力端子２０Ｏとセル２１の入力端子２１Ｉとが同一ノードであり、セル２２の出力端子２２Ｏとセル２３の入力端子２３Ｉとが同一ノードであり、出力端子２０Ｏと２２Ｏとの間隔及び入出力端子２０Ｉと２３Ｉとの間隔がいずれも所定値以内である場合、並行配線長のチェック対象とする。図４の場合と同様にして、出力端子２０Ｏと入力端子２１Ｉとの間の仮配線２４Ｘと２４Ｙの長さの和であるマンハッタン長を求める。概略エラーであるのでこのマンハッタン長を並行配線長とみなし、これが０．５ｍｍ以上であれば端子２０Ｏと２１Ｉの組及び端子２２Ｏと２３Ｉの組を並行配線長エラー箇所として記憶する。このマンハッタン長の替わりに、出力端子２２Ｏと入力端子２３Ｉとの間の仮配線２５Ｘと２５Ｙの長さの和であるマンハッタン長を並行配線長として求めてもよく、また、仮配線２４Ｘと２５Ｘの値の小さい方と、仮配線２４Ｙと２５Ｙの値の小さい方との和を並行配線長としてもよい。
【００４５】
自己配線長エラー及び並行配線長エラーの数の合計ＥＮ０を求める。
【００４６】
（Ｓ２３）ステップＳ２２でエラーが検出された場合には、このエラーを解消するためにセルを移動させる。すなわち、セルレイアウトデータ６を修正する。配線がレイアウトされていないので、この移動は比較的容易である。
【００４７】
例えば、図４のセル１２と１３との間が自己配線長エラーである場合、図５（Ａ）に示すようにセル１２を移動させてセル１３に接近させる。また、図６に示すような並行配線長エラーである場合、セル２２及び２３を移動させてそれぞれセル２０及び２１から離す。
【００４８】
セル移動によりセルが重なる場合には、重なったセルも移動させる。重なりが生じたため移動させるセル数が所定数を越えた場合には、全てのセルを再配置する。この処理は、ステップＳ２１と同じプログラムにより実行される。ただし、自己配線長エラーがある場合には、その配線で接続されるセルが互いに接近して配置されるように制限を付し、並行配線長エラーがある場合には、例えば図６においてセル２０と２２との間及びセル２１と２３との間の距離が所定値を越えるように制限を付す。
【００４９】
ステップＳ２３の処理は１回のみでもよいが、配線前の処理であるので比較的容易迅速に行うことができ、また、セルの移動または再配置により新たな自己配線長エラー又は並行配線長エラーが生ずる可能性があるので、セルの移動又は再配置を複数通り行い、自己配線長チェック及び並行配線長チェックを行い、その中でエラー数が最も少ないものをセルの移動又は再配置の最適解として選択してもよい。
【００５０】
図７は、後者の場合のステップＳ２３の詳細を示すフローチャートである。以下、これを詳説する。
【００５１】
（Ｓ３１）繰り返し変数Ｊに初期値０を代入する。また、エラー数最小値変数ＥＮminに、ステップＳ２２で検出されたエラー数ＥＮ０を初期値として代入する。セル配置修正箇所データの最適解ＲＤを空集合φとする。
【００５２】
（Ｓ３２）上述のセル移動又は再配置を行って、セルレイアウトデータ６に対するセル配置修正箇所データＲＤＸを記憶する。
【００５３】
（Ｓ３３）図２のステップＳ２２と同一の処理を行なって、エラー数の合計を求め、これを変数ＥＮに代入する。
【００５４】
（Ｓ３４）ＥＮ＜ＥＮminであればステップＳ３５へ進み、そうでなければステップＳ３７へ進む。
【００５５】
（Ｓ３５）ＥＮminにＥＮを代入して更新し、また、セル配置修正箇所データ最適解ＲＤをステップＳ３２のデータＲＤＸで置き換えて更新する。
【００５６】
（Ｓ３６）ＥＮmin＝０であれば図２のステップＳ２４へ進み、そうでなければステップＳ３７へ進む。
【００５７】
（Ｓ３７）Ｊの値を１だけインクリメントする。
【００５８】
（Ｓ３８）Ｊ＜ＮであればステップＳ３２へ戻り、そうでなければステップＳ３９へ進む。ここにＮは定数である。なお、繰り返し回数Ｎを用いる替わりに、処理時間が所定値を越えたらステップＳ３９へ進むようにしてもよい。
【００５９】
（Ｓ３９）ＥＮmin≠ＥＮ０であればステップＳ４０へ進み、そうでなければ図２のステップＳ２４へ進む。
【００６０】
（Ｓ４０）セル配置修正箇所データ最適解ＲＤでセルレイアウトデータ６を修正する。次に図２のステップＳ２４へ進む。
【００６１】
（Ｓ２４）ＥＮmin＞０であればステップＳ２５へ進み、そうでなければステップＳ２７へ進む。
【００６２】
（Ｓ２５）自己配線長エラー又は並行配線長エラーの配線にバッファセルを挿入する。例えば図４の出力端子１２Ｏと入力端子１３Ｉの間が自己配線長エラーである場合、図５（Ｂ）に示すようにこの間にインバータ１７及び１８を挿入する。すなわち、この挿入に対応するように、ネットリスト４及びセルレイアウトデータ６を修正する。図６のような並行配線長についても同様にその各々にバッファセルを挿入する。
【００６３】
セル移動を行うと新たなエラーが発生する場合があるが、バッファセルを挿入しても新たなエラーは殆ど発生せずエラー数が減少するので、最初にステップＳ２３の処理を行い次にステップＳ２５の処理を行うことにより、必要以上にバッファセルを挿入せずにエラー数を効率よく減少させることができる。
【００６４】
（Ｓ２６）ステップＳ２５においてバッファセル挿入領域が不足している場合にはステップＳ２９へ進み、そうでなければステップＳ２７へ進む。
【００６５】
本実施形態によれば、セル間配線を行なう前に、上述のように配線後のエラー発生を予測して対処するという前処理を行うので、セル配線後においてエラー発生数を従来よりも低減することができ、セル間配線後の混み入った状態でのバッファセル挿入や並行配線間のスペーシング処理の繰り返し数を低減することができるので、配置配線全体の処理時間が従来よりも短縮される。
【００６６】
また、この前処理により、配線後のバッファセル挿入やスペーシングを考慮してマージンを確保した設計対象フレーム１１の面積を、従来よりも狭くして無駄な領域を低減することができる。
【００６７】
このような効果をより確実なものにするために、さらに次のような処理が行なわれる。
【００６８】
（Ｓ２７）仮配線密度を算出する。
【００６９】
例えば図８に示すように、同一ノードのセル端子間に対し、マンハッタン長経路の仮配線を行う。例えば、端子２６と２７の間をＸ軸に平行な仮配線２８とＹ軸に平行な仮配線２９とで接続する。Ｘ軸に平行な配線は、Ｙ軸に平行な配線と異なる層に配置される。
【００７０】
（ａ）仮配線のＸ軸に並行な部分（実線）に対し、Ｙ軸に並行なライン３０Ｙとの交点の数を求め、
（ｂ）ライン３０ＹをＸ軸方向に所定ピッチ移動させ、
（ａ）と（ｂ）の処理を繰り返して、交点数の最大値ＣＰＹmaxを求める。
【００７１】
設計対象フレーム１１のＹ方向の長さをＹ０とし、また、配線間隔の許容最小値をｄとし、仮配線密度σyを、
σy＝ＣＰＹmax／（Ｙ０／ｄ）
と定義する。図８中の仮配線のうち一点鎖線で示すＹ軸に並行な部分についてもライン３０Ｘを想定し同様にして仮配線密度σxを求める。仮配線密度σxとσyの値の大きい方を仮配線密度σとする。
【００７２】
（Ｓ２８）σ＜σmaxであれば図９のステップＳ２へ進み、そうでなければステップＳ２９へ進む。ここにσmaxは、経験的に設定された値である。
【００７３】
（Ｓ２９）仮配線密度σx及びσyの値に応じてそれぞれ設計対象フレーム１１のＸ方向及びＹ方向の長さを増加させ、次にステップＳ２１へ戻る。これにより以上の処理が再度行われて、図９及び図１０の処理で生ずるであろうエラーに対処するための適当な予備領域が確保される。
【００７４】
以上の説明から明らかなように、本発明には以下の付記が含まれる。
【００７５】
（付記１）セル自動配置によりセル配置データを取得し、セル間自動配線前に、
（ａ）同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる並行配線の長さが所定値以上であるクロストークエラーを検出し、
（ｂ）クロストークエラーが検出された仮配線に接続されている、所定値以内の間隔に接近したセルを移動させて該クロストークエラーを解消させる、
ことを特徴とする自動配置配線方法。（１）
（付記２）上記ステップ（ａ）において、検出されたクロストークエラーをカウントし、上記ステップ（ｂ）において、セル移動データを記憶装置に格納しておき、
該ステップ（ａ）と（ｂ）との組を複数回繰り返し実行し、
（ｃ）全回のエラーカウントの最小値に対応する該組のステップ（ｂ）のセル移動データに基づいて上記セル配置データを修正する、
ステップをさらに有することを特徴とする付記１記載の自動配置配線方法。（２）
（付記３）（ｄ）上記エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるようにネットリスト及び上記セル配置データを修正する、
ステップをさらに有することを特徴とする付記２記載の自動配置配線方法。（３）
（付記４）（ｅ）セル間のマンハッタン長経路仮配線密度を求め、該密度が所定値以上であれば、設計対象フレームを拡大して上記セル自動配置の処理に戻る、
ステップをさらに有することを特徴とする付記３記載の自動配置配線方法。（４）
（付記５）上記ステップ（ａ）の前に、
（ｆ）一対の上記仮配線に接続された一対のセル端子が互いに上記所定値以内に接近していることを検出する、
ステップをさらに有し、検出された該一対のセルに対し上記ステップ（ａ）が実行されることを特徴とする付記１乃至４記載の自動配置配線方法。（５）
（付記６）セル自動配置によりセル配置データを取得し、セル間自動配線前に、
（ａ）同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる自己配線の長さが所定値以上である自己配線長エラーを検出し、
（ｂ）自己配線長エラーが検出された仮配線に接続されている、所定値以上離れたセルを移動させて該自己配線長エラーを解消させる、
ことを特徴とする自動配置配線方法。（６）
（付記７）上記ステップ（ａ）において、検出された自己配線長エラーをカウントし、上記ステップ（ｂ）において、セル移動データを記憶装置に格納しておき、
該ステップ（ａ）と（ｂ）との組を複数回繰り返し実行し、
（ｃ）全回のエラーカウントの最小値に対応する該組のステップ（ｂ）のセル移動データに基づいて上記セル配置データを修正する、
ステップをさらに有することを特徴とする付記６記載の自動配置配線方法。（７）
（付記８）（ｄ）上記エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるようにネットリスト及び上記セル配置データを修正する、
ステップをさらに有することを特徴とする付記７記載の自動配置配線方法。（８）
（付記９）（ｅ）セル間のマンハッタン長経路仮配線密度を求め、該密度が所定値以上であれば、設計対象フレームを拡大して上記セル自動配置の処理に戻る、
ステップをさらに有することを特徴とする付記８記載の自動配置配線方法。（９）
（付記１０）自動配置配線プログラムにおいて、コンピュータに対し、セル配置によりセル配置データを取得させ、セル間配線前に、
（ａ）同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる並行配線の長さが所定値以上であるクロストークエラーを検出させ、
（ｂ）クロストークエラーが検出された仮配線に接続されている、所定値以内の間隔に接近したセルを移動させて該クロストークエラーを解消させる、
ことを特徴とする自動配置配線プログラム。
【００７６】
（付記１１）上記コンピュータに対し、
上記ステップ（ａ）において、検出されたクロストークエラーをカウントさせ、上記ステップ（ｂ）において、セル移動データを記憶装置に格納させておき、
該ステップ（ａ）と（ｂ）との組を複数回繰り返し実行させ、
（ｃ）全回のエラーカウントの最小値に対応する該組のステップ（ｂ）のセル移動データに基づいて上記セル配置データを修正させる、
ステップをさらに有することを特徴とする付記１０記載の自動配置配線プログラム。
【００７７】
（付記１２）上記コンピュータに対し、
（ｄ）上記エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるようにネットリスト及び上記セル配置データを修正させる、
ステップをさらに有することを特徴とする付記１１記載の自動配置配線プログラム。
【００７８】
（付記１３）上記コンピュータに対し、
（ｅ）セル間のマンハッタン長経路仮配線密度を求めさせ、該密度が所定値以上であれば、設計対象フレームを拡大させて上記セル自動配置の処理に戻らせる、
ステップをさらに有することを特徴とする付記１２記載の自動配置配線プログラム。
【００７９】
（付記１４）付記１０乃至１３のいずれか１つに記載の自動配置配線プログラムが記録されていることを特徴とするコンピュータ読み取り可能な記録媒体。
【図面の簡単な説明】
【図１】本発明の一実施形態の自動配置配線装置のハードウェア構成を示す概略ブロック図である。
【図２】図１のコンピュータ１によるセル配置後配線前の処理の詳細を示すフローチャートである。
【図３】設計対象フレームを含むチップフレームを示す図である。
【図４】自己配線長エラー説明図である。
【図５】（Ａ）及び（Ｂ）はそれぞれ自己配線長エラーを解消するためのセル移動及びバッファセル挿入の説明図である。
【図６】並行配線長エラー説明図である。
【図７】図２のステップＳ２３の詳細を示すフローチャートである。
【図８】図２のステップＳ２７の仮配線密度計算説明図である。
【図９】従来の自動配置配線処理の一部を示すフローチャートである。
【図１０】図９の続きを示すフローチャートである。
【符号の説明】
１ コンピュータ
２ 入力装置
３ 表示装置
４ ネットリスト
５ セルライブラリ
６ セルレイアウトデータ
７ 配線レイアウトデータ
１０ チップ
１１ 設計対象フレーム
１２〜１４、２０〜２３ セル
１２Ｏ、１３Ｏ、２０Ｏ、２２Ｏ 出力端子
１３Ｉ、１４Ｉ、２１Ｉ、２３Ｉ 入力端子
１５Ｘ、１５Ｙ、２４Ｘ、２４Ｙ、２５Ｘ、２５Ｙ、２８、２９ 仮配線
１７、１８ インバータ
２６、２７ 端子
【発明の属する技術分野】
本発明は、自動配置配線方法、装置及びプログラムに関する。
【０００２】
【従来の技術】
信号配線間の結合容量及び結合インダクタンスにより相互干渉（クロストーク）が生じて信号波形が変形し、誤った信号となる。ＬＳＩの素子微細化によりクロストークが生じ易くなり、自動配置配線においてレイアウト修正時間が長くなる傾向にある。
【０００３】
図９及び図１０は、従来の自動配置配線処理を示すフローチャートである。
【０００４】
（Ｓ１）評価関数が最適値になるように、ネットリスト及びセルライブラリのデータに基づいてセルをフレーム内に自動配置する。
【０００５】
（Ｓ２）ネットリスト及びセルライブラリのデータに基づいてセル間を自動配線する。
【０００６】
（Ｓ３）レイアウトされた配線の抵抗値及び容量値を求める。
【０００７】
（Ｓ４）各セルの信号入力端において、これに接続された配線の抵抗及び容量並びにセルの入出力容量により信号が鈍り過ぎていないかどうか、すなわち入力信号のスルーレートが所定値より小さいというスルーレートエラーであるかどうかをチェックする。
【０００８】
（Ｓ５）スルーレートエラーであると判定されたものがあればステップＳ８へ進み、そうでなければステップＳ６へ進む。
【０００９】
（Ｓ６）各フリップフロップについて、スタティックタイミング解析（ＳＴＡ）を行なう。
【００１０】
（Ｓ７）このＳＴＡにおいてタイミングエラーが検出されたならばステップＳ８へ進み、そうでなければ図１０のステップＳ９へ進む。
【００１１】
（Ｓ８）エラーが検出されたセルの信号入力端に接続されている配線に、バッファセルを挿入する。この際、バッファセル挿入スペースが足りない場合には、その付近のセル又は配線を移動させてスペースを確保する。セルの挿入やセル又は配線の移動の影響を受ける部分について再度エラーチェックするために、ステップＳ３へ戻る。
【００１２】
（Ｓ９）所定間隔より狭い並行配線の長さが所定値より大きいという並行配線長エラーが存在するかどうかをチェックする。
【００１３】
（Ｓ１０）このエラーが存在すればステップＳ１３へ進み、そうでなければステップＳ１１へ進む。
【００１４】
（Ｓ１１）並行配線の一方又は両方に接続された各フリップフロップについて、並行配線間の結合容量及び結合インダクタンスにより生ずる信号伝播遅延を考慮したＳＴＡを行なう。
【００１５】
（Ｓ１２）このＳＴＡにおいてタイミングエラーが検出されたならばステップＳ１３へ進み、そうでなければ処理を終了する。
【００１６】
（Ｓ１３）エラーが検出されたセルに接続されている並行配線の各々にバッファセルを挿入し又は並行配線の間隔を広げる（スペーシング）。この際、バッファセル挿入スペースが不足していれば、その付近のセル又は配線を移動させてスペースを確保する。
【００１７】
（Ｓ１４）ステップＳ１３でレイアウトが変更された配線の抵抗値及び容量値を算出する。エラーが検出された部分及びその影響を受ける部分について再度ステップＳ９及びＳ１１のチェックを行なうために、ステップＳ９へ戻る。
【００１８】
【発明が解決しようとする課題】
しかしながら、クロストークエラーを解消するため、例えばその一方の配線を移動させれば、これと隣の配線との間で新たにクロストークエラーが発生することも有り得るので、図１０のステップＳ９〜Ｓ１４の処理が通常数回繰り返され、開発ＴＡＴが長くなるという問題があった。
【００１９】
また、バッファセル挿入や並行配線間のスペーシングによるレイアウトスペース増加を予め考慮してチップのフレームサイズを決定する必要があるので、結果として無駄な領域が生じ、チップサイズが大きめになる傾向があった。
【００２０】
このような問題は、自己配線長エラーについても同様に生ずる。
【００２１】
本発明の目的は、このような問題点に鑑み、クロストークエラー対策に要する時間を低減して開発ＴＡＴを短縮することが可能な自動配置配線方法、装置及びプログラムを提供することにある。
【００２２】
本発明の他の目的は、自己配線長エラー対策に要する時間を低減して開発ＴＡＴを短縮することが可能な自動配置配線方法、装置及びプログラムを提供することにある。
【００２３】
本発明のさらに他の目的は、無駄なスペースを削減してチップサイズをより小さくすることが可能な自動配置配線方法、装置及びプログラムを提供することにある。
【００２４】
【課題を解決するための手段及びその作用効果】
本発明による自動配置配線方法の第１態様では、
セル自動配置によりセル配置データを取得し、セル間自動配線前に、
（ａ）同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる並行配線の長さが所定値以上であるクロストークエラーを検出し、
（ｂ）クロストークエラーが検出された仮配線に接続されている、所定値以内の間隔に接近したセルを移動させて該クロストークエラーを解消させる。
【００２５】
このような処理は自動配線前の処理であるので、比較的容易迅速に行うことができ、この前処理により、自動配線後に発生するであろうクロストークエラーが減少するので、自動配置配線全体として、クロストークエラー対策に要する時間が低減され、開発ＴＡＴを短縮することが可能となる。
【００２６】
また、配線後のバッファセル挿入やスペーシングを考慮してマージンを確保した設計対象フレームの面積を、従来よりも狭くして無駄な領域を低減することが可能となる。
【００２７】
本発明による自動配置配線方法の第２態様では、上記ステップ（ａ）において、検出されたクロストークエラーをカウントし、上記ステップ（ｂ）において、セル移動データを記憶装置に格納しておき、
該ステップ（ａ）と上記ステップ（ｂ）との組を複数回繰り返し実行し、
（ｃ）全回のエラーカウントの最小値に対応する該組のステップ（ｂ）のセル移動データに基づいて上記セル配置データを修正する、
ステップをさらに有する。
【００２８】
セルの移動により新たなクロストークエラーが生ずる可能性があるが、この構成によれば、前処理においてより多くのクロストークエラーを解消することができる。
【００２９】
本発明による自動配置配線方法の第３態様では、
（ｄ）上記エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるようにネットリスト及び上記セル配置データを修正する、
ステップをさらに有する。
【００３０】
セル移動により新たなエラーが発生する場合があるが、バッファセルを挿入しても新たなエラーは殆ど発生せずエラー数が減少するので、この構成によれば、必要以上にバッファセルを挿入せずにエラー数を効率よく減少させることができる。
【００３１】
本発明による自動配置配線方法の第４態様では、
（ｅ）セル間のマンハッタン長経路仮配線密度を求め、該密度が所定値以上であれば、設計対象フレームを拡大して上記セル自動配置の処理に戻る、
ステップをさらに有する。
【００３２】
この構成によれば、前処理後に生ずるであろうエラーに対処するための適当な予備領域が確保される。
【００３３】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００３４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００３５】
図１は、本発明の一実施形態の自動配置配線装置のハードウェア構成を示す概略ブロック図である。
【００３６】
この装置では、コンピュータ１に入力装置２、表示装置３及び外部記憶装置が接続されており、この外部記憶装置にはネットリスト４及びセルライブラリ５が格納されている。
【００３７】
コンピュータ１は、これにインストールされたプログラムに従って、ネットリスト４及びセルライブラリ５のデータを用いセルを自動配置してそのセルレイアウトデータ６を外部記憶装置に格納し、
（１）自動配線の前処理として、配線に関係した後述のエラーチェックを行い、その結果に基づいてセル配置を修正し、
（２）次に、上述した図９のステップＳ２以降の処理及びこれに続く図１０の処理を行う。すなわち、ネットリスト４及びセルレイアウトデータ６を用いてセル間配線を行ない、その配線レイアウトデータ７を外部記憶装置に格納する。次に、レイアウトされた配線に関するエラーチェックを行なってセル及び配線のレイアウトを修正することにより、エラーを解消する。
【００３８】
図２は、コンピュータ１による上記処理（１）の詳細を示す。
【００３９】
（Ｓ２１）ネットリスト４及びセルライブラリ５のデータに基づいてセルを初期配置する。この処理は、図９のステップＳ１と同一である。本実施形態の特徴は、この自動配置と図９のステップＳ２の自動配線との間に以下のステップＳ２２〜Ｓ２９の処理を行なう点にある。
【００４０】
本実施形態でレイアウト設計される回路は、例えば図３のチップフレーム１０内のフレーム１１内に配置される。
【００４１】
（Ｓ２２）配線長が長くなるほど信号波形が鈍り、タイミングがずれて誤った信号になり易い。そこで、自己配線長が所定値、例えば１ｍｍ以上であればエラーが生ずるとみなす。
【００４２】
まだ配線のレイアウトが行なわれていないので、該自己配線長についてはマンハッタン長をチェックする。ネットリスト４から、例えば図４に示すようにセル１２の出力端子１２Ｏとセル１３の入力端子１３Ｉとが同一ノードである場合、セルレイアウトデータ６を参照して出力端子１２Ｏの位置座標（Ｘ２，Ｙ２）と入力端子１３Ｉの位置座標（Ｘ３，Ｙ３）を読み取り、Ｘ軸に並行で出力端子１２Ｏを通る直線と、Ｙ軸に並行で入力端子１３Ｉを通る直線との交点の座標Ｐ１（Ｘ３，Ｙ２）を求め、出力端子１２Ｏと点Ｐ１とを結ぶ仮配線１５Ｘの長さと、点Ｐ１と入力端子１３Ｉとを結ぶ仮配線１５Ｙの長さの和であるマンハッタン長を計算し、これが１ｍｍ以上であるかどうかを判定し、１ｍｍ以上であれば端子１２Ｏと端子１３Ｉの組を自己配線長エラー箇所として記憶する。セル１３の出力端子１３Ｏとセル１４の入力端子１４Ｉとの間についても同様である。ネットリスト４中の各ノードについてこのようなチェックが行なわれる。
【００４３】
また、並行配線長が長いほどクロストークにより信号波形が変形して信号伝播遅延が生ずる場合がある。そこで、並行配線長が所定値、例えば０．５ｍｍ以上であればエラーが生ずるとみなす。
【００４４】
この場合も配線がまだ行なわれていないので、マンハッタン長により並行配線長をチェックする。例えば図６に示すように、セル２０の出力端子２０Ｏとセル２１の入力端子２１Ｉとが同一ノードであり、セル２２の出力端子２２Ｏとセル２３の入力端子２３Ｉとが同一ノードであり、出力端子２０Ｏと２２Ｏとの間隔及び入出力端子２０Ｉと２３Ｉとの間隔がいずれも所定値以内である場合、並行配線長のチェック対象とする。図４の場合と同様にして、出力端子２０Ｏと入力端子２１Ｉとの間の仮配線２４Ｘと２４Ｙの長さの和であるマンハッタン長を求める。概略エラーであるのでこのマンハッタン長を並行配線長とみなし、これが０．５ｍｍ以上であれば端子２０Ｏと２１Ｉの組及び端子２２Ｏと２３Ｉの組を並行配線長エラー箇所として記憶する。このマンハッタン長の替わりに、出力端子２２Ｏと入力端子２３Ｉとの間の仮配線２５Ｘと２５Ｙの長さの和であるマンハッタン長を並行配線長として求めてもよく、また、仮配線２４Ｘと２５Ｘの値の小さい方と、仮配線２４Ｙと２５Ｙの値の小さい方との和を並行配線長としてもよい。
【００４５】
自己配線長エラー及び並行配線長エラーの数の合計ＥＮ０を求める。
【００４６】
（Ｓ２３）ステップＳ２２でエラーが検出された場合には、このエラーを解消するためにセルを移動させる。すなわち、セルレイアウトデータ６を修正する。配線がレイアウトされていないので、この移動は比較的容易である。
【００４７】
例えば、図４のセル１２と１３との間が自己配線長エラーである場合、図５（Ａ）に示すようにセル１２を移動させてセル１３に接近させる。また、図６に示すような並行配線長エラーである場合、セル２２及び２３を移動させてそれぞれセル２０及び２１から離す。
【００４８】
セル移動によりセルが重なる場合には、重なったセルも移動させる。重なりが生じたため移動させるセル数が所定数を越えた場合には、全てのセルを再配置する。この処理は、ステップＳ２１と同じプログラムにより実行される。ただし、自己配線長エラーがある場合には、その配線で接続されるセルが互いに接近して配置されるように制限を付し、並行配線長エラーがある場合には、例えば図６においてセル２０と２２との間及びセル２１と２３との間の距離が所定値を越えるように制限を付す。
【００４９】
ステップＳ２３の処理は１回のみでもよいが、配線前の処理であるので比較的容易迅速に行うことができ、また、セルの移動または再配置により新たな自己配線長エラー又は並行配線長エラーが生ずる可能性があるので、セルの移動又は再配置を複数通り行い、自己配線長チェック及び並行配線長チェックを行い、その中でエラー数が最も少ないものをセルの移動又は再配置の最適解として選択してもよい。
【００５０】
図７は、後者の場合のステップＳ２３の詳細を示すフローチャートである。以下、これを詳説する。
【００５１】
（Ｓ３１）繰り返し変数Ｊに初期値０を代入する。また、エラー数最小値変数ＥＮminに、ステップＳ２２で検出されたエラー数ＥＮ０を初期値として代入する。セル配置修正箇所データの最適解ＲＤを空集合φとする。
【００５２】
（Ｓ３２）上述のセル移動又は再配置を行って、セルレイアウトデータ６に対するセル配置修正箇所データＲＤＸを記憶する。
【００５３】
（Ｓ３３）図２のステップＳ２２と同一の処理を行なって、エラー数の合計を求め、これを変数ＥＮに代入する。
【００５４】
（Ｓ３４）ＥＮ＜ＥＮminであればステップＳ３５へ進み、そうでなければステップＳ３７へ進む。
【００５５】
（Ｓ３５）ＥＮminにＥＮを代入して更新し、また、セル配置修正箇所データ最適解ＲＤをステップＳ３２のデータＲＤＸで置き換えて更新する。
【００５６】
（Ｓ３６）ＥＮmin＝０であれば図２のステップＳ２４へ進み、そうでなければステップＳ３７へ進む。
【００５７】
（Ｓ３７）Ｊの値を１だけインクリメントする。
【００５８】
（Ｓ３８）Ｊ＜ＮであればステップＳ３２へ戻り、そうでなければステップＳ３９へ進む。ここにＮは定数である。なお、繰り返し回数Ｎを用いる替わりに、処理時間が所定値を越えたらステップＳ３９へ進むようにしてもよい。
【００５９】
（Ｓ３９）ＥＮmin≠ＥＮ０であればステップＳ４０へ進み、そうでなければ図２のステップＳ２４へ進む。
【００６０】
（Ｓ４０）セル配置修正箇所データ最適解ＲＤでセルレイアウトデータ６を修正する。次に図２のステップＳ２４へ進む。
【００６１】
（Ｓ２４）ＥＮmin＞０であればステップＳ２５へ進み、そうでなければステップＳ２７へ進む。
【００６２】
（Ｓ２５）自己配線長エラー又は並行配線長エラーの配線にバッファセルを挿入する。例えば図４の出力端子１２Ｏと入力端子１３Ｉの間が自己配線長エラーである場合、図５（Ｂ）に示すようにこの間にインバータ１７及び１８を挿入する。すなわち、この挿入に対応するように、ネットリスト４及びセルレイアウトデータ６を修正する。図６のような並行配線長についても同様にその各々にバッファセルを挿入する。
【００６３】
セル移動を行うと新たなエラーが発生する場合があるが、バッファセルを挿入しても新たなエラーは殆ど発生せずエラー数が減少するので、最初にステップＳ２３の処理を行い次にステップＳ２５の処理を行うことにより、必要以上にバッファセルを挿入せずにエラー数を効率よく減少させることができる。
【００６４】
（Ｓ２６）ステップＳ２５においてバッファセル挿入領域が不足している場合にはステップＳ２９へ進み、そうでなければステップＳ２７へ進む。
【００６５】
本実施形態によれば、セル間配線を行なう前に、上述のように配線後のエラー発生を予測して対処するという前処理を行うので、セル配線後においてエラー発生数を従来よりも低減することができ、セル間配線後の混み入った状態でのバッファセル挿入や並行配線間のスペーシング処理の繰り返し数を低減することができるので、配置配線全体の処理時間が従来よりも短縮される。
【００６６】
また、この前処理により、配線後のバッファセル挿入やスペーシングを考慮してマージンを確保した設計対象フレーム１１の面積を、従来よりも狭くして無駄な領域を低減することができる。
【００６７】
このような効果をより確実なものにするために、さらに次のような処理が行なわれる。
【００６８】
（Ｓ２７）仮配線密度を算出する。
【００６９】
例えば図８に示すように、同一ノードのセル端子間に対し、マンハッタン長経路の仮配線を行う。例えば、端子２６と２７の間をＸ軸に平行な仮配線２８とＹ軸に平行な仮配線２９とで接続する。Ｘ軸に平行な配線は、Ｙ軸に平行な配線と異なる層に配置される。
【００７０】
（ａ）仮配線のＸ軸に並行な部分（実線）に対し、Ｙ軸に並行なライン３０Ｙとの交点の数を求め、
（ｂ）ライン３０ＹをＸ軸方向に所定ピッチ移動させ、
（ａ）と（ｂ）の処理を繰り返して、交点数の最大値ＣＰＹmaxを求める。
【００７１】
設計対象フレーム１１のＹ方向の長さをＹ０とし、また、配線間隔の許容最小値をｄとし、仮配線密度σyを、
σy＝ＣＰＹmax／（Ｙ０／ｄ）
と定義する。図８中の仮配線のうち一点鎖線で示すＹ軸に並行な部分についてもライン３０Ｘを想定し同様にして仮配線密度σxを求める。仮配線密度σxとσyの値の大きい方を仮配線密度σとする。
【００７２】
（Ｓ２８）σ＜σmaxであれば図９のステップＳ２へ進み、そうでなければステップＳ２９へ進む。ここにσmaxは、経験的に設定された値である。
【００７３】
（Ｓ２９）仮配線密度σx及びσyの値に応じてそれぞれ設計対象フレーム１１のＸ方向及びＹ方向の長さを増加させ、次にステップＳ２１へ戻る。これにより以上の処理が再度行われて、図９及び図１０の処理で生ずるであろうエラーに対処するための適当な予備領域が確保される。
【００７４】
以上の説明から明らかなように、本発明には以下の付記が含まれる。
【００７５】
（付記１）セル自動配置によりセル配置データを取得し、セル間自動配線前に、
（ａ）同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる並行配線の長さが所定値以上であるクロストークエラーを検出し、
（ｂ）クロストークエラーが検出された仮配線に接続されている、所定値以内の間隔に接近したセルを移動させて該クロストークエラーを解消させる、
ことを特徴とする自動配置配線方法。（１）
（付記２）上記ステップ（ａ）において、検出されたクロストークエラーをカウントし、上記ステップ（ｂ）において、セル移動データを記憶装置に格納しておき、
該ステップ（ａ）と（ｂ）との組を複数回繰り返し実行し、
（ｃ）全回のエラーカウントの最小値に対応する該組のステップ（ｂ）のセル移動データに基づいて上記セル配置データを修正する、
ステップをさらに有することを特徴とする付記１記載の自動配置配線方法。（２）
（付記３）（ｄ）上記エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるようにネットリスト及び上記セル配置データを修正する、
ステップをさらに有することを特徴とする付記２記載の自動配置配線方法。（３）
（付記４）（ｅ）セル間のマンハッタン長経路仮配線密度を求め、該密度が所定値以上であれば、設計対象フレームを拡大して上記セル自動配置の処理に戻る、
ステップをさらに有することを特徴とする付記３記載の自動配置配線方法。（４）
（付記５）上記ステップ（ａ）の前に、
（ｆ）一対の上記仮配線に接続された一対のセル端子が互いに上記所定値以内に接近していることを検出する、
ステップをさらに有し、検出された該一対のセルに対し上記ステップ（ａ）が実行されることを特徴とする付記１乃至４記載の自動配置配線方法。（５）
（付記６）セル自動配置によりセル配置データを取得し、セル間自動配線前に、
（ａ）同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる自己配線の長さが所定値以上である自己配線長エラーを検出し、
（ｂ）自己配線長エラーが検出された仮配線に接続されている、所定値以上離れたセルを移動させて該自己配線長エラーを解消させる、
ことを特徴とする自動配置配線方法。（６）
（付記７）上記ステップ（ａ）において、検出された自己配線長エラーをカウントし、上記ステップ（ｂ）において、セル移動データを記憶装置に格納しておき、
該ステップ（ａ）と（ｂ）との組を複数回繰り返し実行し、
（ｃ）全回のエラーカウントの最小値に対応する該組のステップ（ｂ）のセル移動データに基づいて上記セル配置データを修正する、
ステップをさらに有することを特徴とする付記６記載の自動配置配線方法。（７）
（付記８）（ｄ）上記エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるようにネットリスト及び上記セル配置データを修正する、
ステップをさらに有することを特徴とする付記７記載の自動配置配線方法。（８）
（付記９）（ｅ）セル間のマンハッタン長経路仮配線密度を求め、該密度が所定値以上であれば、設計対象フレームを拡大して上記セル自動配置の処理に戻る、
ステップをさらに有することを特徴とする付記８記載の自動配置配線方法。（９）
（付記１０）自動配置配線プログラムにおいて、コンピュータに対し、セル配置によりセル配置データを取得させ、セル間配線前に、
（ａ）同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる並行配線の長さが所定値以上であるクロストークエラーを検出させ、
（ｂ）クロストークエラーが検出された仮配線に接続されている、所定値以内の間隔に接近したセルを移動させて該クロストークエラーを解消させる、
ことを特徴とする自動配置配線プログラム。
【００７６】
（付記１１）上記コンピュータに対し、
上記ステップ（ａ）において、検出されたクロストークエラーをカウントさせ、上記ステップ（ｂ）において、セル移動データを記憶装置に格納させておき、
該ステップ（ａ）と（ｂ）との組を複数回繰り返し実行させ、
（ｃ）全回のエラーカウントの最小値に対応する該組のステップ（ｂ）のセル移動データに基づいて上記セル配置データを修正させる、
ステップをさらに有することを特徴とする付記１０記載の自動配置配線プログラム。
【００７７】
（付記１２）上記コンピュータに対し、
（ｄ）上記エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるようにネットリスト及び上記セル配置データを修正させる、
ステップをさらに有することを特徴とする付記１１記載の自動配置配線プログラム。
【００７８】
（付記１３）上記コンピュータに対し、
（ｅ）セル間のマンハッタン長経路仮配線密度を求めさせ、該密度が所定値以上であれば、設計対象フレームを拡大させて上記セル自動配置の処理に戻らせる、
ステップをさらに有することを特徴とする付記１２記載の自動配置配線プログラム。
【００７９】
（付記１４）付記１０乃至１３のいずれか１つに記載の自動配置配線プログラムが記録されていることを特徴とするコンピュータ読み取り可能な記録媒体。
【図面の簡単な説明】
【図１】本発明の一実施形態の自動配置配線装置のハードウェア構成を示す概略ブロック図である。
【図２】図１のコンピュータ１によるセル配置後配線前の処理の詳細を示すフローチャートである。
【図３】設計対象フレームを含むチップフレームを示す図である。
【図４】自己配線長エラー説明図である。
【図５】（Ａ）及び（Ｂ）はそれぞれ自己配線長エラーを解消するためのセル移動及びバッファセル挿入の説明図である。
【図６】並行配線長エラー説明図である。
【図７】図２のステップＳ２３の詳細を示すフローチャートである。
【図８】図２のステップＳ２７の仮配線密度計算説明図である。
【図９】従来の自動配置配線処理の一部を示すフローチャートである。
【図１０】図９の続きを示すフローチャートである。
【符号の説明】
１ コンピュータ
２ 入力装置
３ 表示装置
４ ネットリスト
５ セルライブラリ
６ セルレイアウトデータ
７ 配線レイアウトデータ
１０ チップ
１１ 設計対象フレーム
１２〜１４、２０〜２３ セル
１２Ｏ、１３Ｏ、２０Ｏ、２２Ｏ 出力端子
１３Ｉ、１４Ｉ、２１Ｉ、２３Ｉ 入力端子
１５Ｘ、１５Ｙ、２４Ｘ、２４Ｙ、２５Ｘ、２５Ｙ、２８、２９ 仮配線
１７、１８ インバータ
２６、２７ 端子
Claims (7)
- 記憶手段を備えたコンピュータが、
該記憶手段に格納されているネットリスト及びセルライブラリを用いたセル自動配置によりセル配置データを該記憶手段上に生成し、セル間自動配線前に、
（ａ）該記憶手段に生成したセル配置データ上で、同一ノードのセル端子間にマンハッタン長経路の仮配線を接続してできる並行配線の長さが所定値以上であるクロストークエラーを検出し、かつ、該仮配線を接続してできる自己配線の長さが所定値以上である自己配線長エラーを検出し、これら検出したエラーの合計をカウントするステップと、
（ｂ）クロストークエラーが検出された仮配線に接続されている、所定値以内の間隔に接近したセルを移動させて該クロストークエラーを解消させ、かつ、自己配線長エラーが検出された仮配線に接続されている、所定値以上離れたセルを移動させて該自己配線長エラーを解消させ、これらのセル移動データを該記憶手段に格納しておくステップと、
を有する組を複数回繰り返し実行し、
（ｃ）全回の合計エラーカウントの最小値に対応する組のステップ（ｂ）のセル移動データに基づいて、該記憶手段に生成したセル配置データを修正する、
ことを特徴とする自動配置配線方法。 - 上記コンピュータが、
（ｄ）上記合計エラーカウントの最小値が０でなければ、エラーが検出された仮配線にバッファセルが挿入されるように、上記記憶手段のネットリスト及びセル配置データを修正する、
ステップをさらに有することを特徴とする請求項１記載の自動配置配線方法。 - 上記コンピュータが、
（ｅ）セル間のマンハッタン長経路仮配線密度を求め、該密度が所定値以上であれば、設計対象フレームを拡大して上記セル自動配置の処理に戻る、
ステップをさらに有することを特徴とする請求項２記載の自動配置配線方法。 - 上記コンピュータが、
上記ステップ（ａ）の前に、
（ｆ）一対の上記仮配線に接続された一対のセル端子が互いに上記所定値以内に接近していることを検出する、
ステップをさらに有し、検出された該一対のセルに対し上記ステップ（ａ）が実行されることを特徴とする請求項１乃至３記載の自動配置配線方法。 - コンピュータに、請求項１乃至４に記載のいずれか一つの自動配置配線方法を実現させることを特徴とするプログラム。
- 請求項５に記載のプログラムが記録されていることを特徴とするコンピュータ読み取り可能な記録媒体。
- 請求項６に記載の記録媒体を備えていることを特徴とする情報処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002079086A JP4224541B2 (ja) | 2002-03-20 | 2002-03-20 | 自動配置配線方法、装置及びプログラム |
| US10/331,513 US6968521B2 (en) | 2002-03-20 | 2002-12-31 | Method, apparatus and program product for automatic placement and routing of integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002079086A JP4224541B2 (ja) | 2002-03-20 | 2002-03-20 | 自動配置配線方法、装置及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003281212A JP2003281212A (ja) | 2003-10-03 |
| JP4224541B2 true JP4224541B2 (ja) | 2009-02-18 |
Family
ID=28035626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002079086A Expired - Fee Related JP4224541B2 (ja) | 2002-03-20 | 2002-03-20 | 自動配置配線方法、装置及びプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6968521B2 (ja) |
| JP (1) | JP4224541B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4530731B2 (ja) | 2004-06-16 | 2010-08-25 | 富士通セミコンダクター株式会社 | レイアウト設計装置、レイアウト設計方法、レイアウト設計プログラム、および記録媒体 |
| US7536664B2 (en) | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
| JP2006155120A (ja) * | 2004-11-29 | 2006-06-15 | Fujitsu Ltd | 配線方法、プログラム及び装置 |
| JP4803078B2 (ja) * | 2007-03-07 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム |
| US20090064068A1 (en) * | 2007-08-31 | 2009-03-05 | Ibm Corporation | Method and Apparatus for Evaluating the Timing Effects of Logic Block Location Changes in Integrated Circuit Design |
| JP4998561B2 (ja) * | 2007-12-27 | 2012-08-15 | 富士通株式会社 | マクロ用レイアウト検証装置及び検証方法 |
| US20110061898A1 (en) * | 2009-09-15 | 2011-03-17 | International Business Machines Corporation | Reducing cross-talk in high speed ceramic packages using selectively-widened mesh |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3621208A (en) * | 1969-07-15 | 1971-11-16 | Texas Instruments Inc | Signal point interconnection routing |
| JPH05243383A (ja) | 1992-03-02 | 1993-09-21 | Hitachi Ltd | 自動配線方法 |
| JPH07249065A (ja) | 1994-03-10 | 1995-09-26 | Fujitsu Ltd | 配線経路探索方法 |
| JP2785710B2 (ja) * | 1994-09-30 | 1998-08-13 | 日本電気株式会社 | 集積回路の配線設計方法 |
| US5822214A (en) * | 1994-11-02 | 1998-10-13 | Lsi Logic Corporation | CAD for hexagonal architecture |
| JPH09269958A (ja) | 1996-04-02 | 1997-10-14 | Sharp Corp | 自動レイアウト装置 |
| JP3175653B2 (ja) * | 1997-07-18 | 2001-06-11 | 日本電気株式会社 | クロストークエラー改善方式及び方法 |
| US6202194B1 (en) * | 1997-12-11 | 2001-03-13 | Intrinsity, Inc. | Method and apparatus for routing 1 of N signals |
| JP3070678B2 (ja) * | 1998-03-24 | 2000-07-31 | 日本電気株式会社 | 図形レイアウト変更システム及び図形レイアウト変更方法 |
| JP3530025B2 (ja) * | 1998-06-16 | 2004-05-24 | 富士通株式会社 | 概略配線決定方法及び記憶媒体 |
| JP2000082089A (ja) * | 1998-09-07 | 2000-03-21 | Matsushita Electric Ind Co Ltd | Ｌｓｉの設計におけるタイミング検証方法 |
| US6553338B1 (en) * | 1999-04-27 | 2003-04-22 | Magma Design Automation, Inc. | Timing optimization in presence of interconnect delays |
| US6353917B1 (en) * | 1999-07-16 | 2002-03-05 | Silicon Graphics, Inc. | Determining a worst case switching factor for integrated circuit design |
| JP3676130B2 (ja) * | 1999-07-26 | 2005-07-27 | 松下電器産業株式会社 | 半導体集積回路の設計方法 |
| JP2001093982A (ja) * | 1999-09-22 | 2001-04-06 | Hitachi Ltd | 配線容量計算方法、クロストークディレイ計算方法、およびそれらのデータを記憶したコンピュータ読み取り可能な記憶媒体 |
| US6615395B1 (en) * | 1999-12-20 | 2003-09-02 | International Business Machines Corporation | Method for handling coupling effects in static timing analysis |
| US6507935B1 (en) * | 2000-02-25 | 2003-01-14 | Sun Microsystems, Inc. | Method of analyzing crosstalk in a digital logic integrated circuit |
| JP2001267427A (ja) | 2000-03-16 | 2001-09-28 | Kawasaki Steel Corp | 配置配線方法 |
| JP4887552B2 (ja) * | 2000-07-04 | 2012-02-29 | 富士通セミコンダクター株式会社 | Ｌｓｉチップのレイアウト設計方法 |
| US6834380B2 (en) * | 2000-08-03 | 2004-12-21 | Qualcomm, Incorporated | Automated EMC-driven layout and floor planning of electronic devices and systems |
| US6601222B1 (en) * | 2000-10-13 | 2003-07-29 | International Business Machines Corporation | Coupled noise estimation and avoidance of noise-failure using global routing information |
| JP2002124572A (ja) * | 2000-10-18 | 2002-04-26 | Mitsubishi Electric Corp | 自動配置配線装置及びそれを用いる配置配線方法 |
| JP4031905B2 (ja) * | 2000-11-09 | 2008-01-09 | 富士通株式会社 | 回路設計装置及び回路設計方法 |
| US6858935B1 (en) * | 2000-12-07 | 2005-02-22 | Cadence Design Systems, Inc. | Simulating euclidean wiring directions using manhattan and diagonal directional wires |
| US6467069B2 (en) * | 2000-12-15 | 2002-10-15 | International Business Machines Corporation | Timing closure and noise avoidance in detailed routing |
| US6601227B1 (en) * | 2001-06-27 | 2003-07-29 | Xilinx, Inc. | Method for making large-scale ASIC using pre-engineered long distance routing structure |
| US6571380B2 (en) * | 2001-07-12 | 2003-05-27 | Micron Technology, Inc. | Integrated circuit with layout matched high speed lines |
| US6907590B1 (en) * | 2001-10-02 | 2005-06-14 | Lsi Logic Corporation | Integrated circuit design system and method for reducing and avoiding crosstalk |
| US6594805B1 (en) * | 2001-11-13 | 2003-07-15 | Lsi Logic Corporation | Integrated design system and method for reducing and avoiding crosstalk |
| US6701505B1 (en) * | 2001-11-30 | 2004-03-02 | Sequence Design, Inc. | Circuit optimization for minimum path timing violations |
-
2002
- 2002-03-20 JP JP2002079086A patent/JP4224541B2/ja not_active Expired - Fee Related
- 2002-12-31 US US10/331,513 patent/US6968521B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6968521B2 (en) | 2005-11-22 |
| JP2003281212A (ja) | 2003-10-03 |
| US20030182648A1 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4314162B2 (ja) | ノイズチェック方法および装置並びにノイズチェックプログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| US5724250A (en) | Method and apparatus for performing drive strength adjust optimization in a circuit design | |
| US20110145775A1 (en) | Cell library, layout method, and layout apparatus | |
| US9372955B1 (en) | Method, system, and computer program product for implementing repetitive track patterns for electronic circuit designs | |
| CN112069763B (zh) | 修正电路的方法 | |
| US8239797B1 (en) | Congestion aware block placement | |
| US8255851B1 (en) | Method and system for timing design | |
| US8701064B2 (en) | Timing error removing method and design support apparatus | |
| US20060242613A1 (en) | Automatic floorplanning approach for semiconductor integrated circuit | |
| JP2006251933A (ja) | クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム | |
| US10929587B2 (en) | Chip design method of optimizing circuit performance according to change in PVT operation conditions | |
| JP4224541B2 (ja) | 自動配置配線方法、装置及びプログラム | |
| Papa et al. | RUMBLE: an incremental, timing-driven, physical-synthesis optimization algorithm | |
| US7082587B2 (en) | Method of estimating path delays in an IC | |
| US11574101B2 (en) | Techniques for providing optimizations based on categories of slack in timing paths | |
| JP3256597B2 (ja) | 自動配置設計方法および自動配置設計装置 | |
| KR102611888B1 (ko) | 스위칭 액티비티에 기초한 반도체 장치의 배치 방법 및 이에 의해 제조된 반도체 장치 | |
| US7076754B2 (en) | Functional block design method and apparatus | |
| JP4361838B2 (ja) | Ｌｓｉ設計方法 | |
| US20090144687A1 (en) | Layout design method of semiconductor integrated circuit by using soft macro | |
| US20080184186A1 (en) | Integrated circuit design for reducing coupling between wires of an electronic circuit | |
| JP4340592B2 (ja) | スラック値設定方法，スラック値設定装置，スラック値設定プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP4778339B2 (ja) | 自動配置方法、装置、及びプログラム | |
| JP4946655B2 (ja) | 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法 | |
| CN117933156B (zh) | 基于门级网表的毛刺功耗优化方法、电子设备和介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080617 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080930 |
|
| AA92 | Notification of invalidation |
Free format text: JAPANESE INTERMEDIATE CODE: A971092 Effective date: 20081014 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |