JP2001267427A - 配置配線方法 - Google Patents
配置配線方法Info
- Publication number
- JP2001267427A JP2001267427A JP2000073610A JP2000073610A JP2001267427A JP 2001267427 A JP2001267427 A JP 2001267427A JP 2000073610 A JP2000073610 A JP 2000073610A JP 2000073610 A JP2000073610 A JP 2000073610A JP 2001267427 A JP2001267427 A JP 2001267427A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- grid
- placement
- interval
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 チップ面積の使用効率が高いとともにクロス
トークノイズの発生が少ないセル配置や配線を容易に得
ることができる配置配線方法を提供する。 【解決手段】 クロストークを生じやすい配線３ａを、
Ｎ倍間隔（Ｎ≧２）の配線グリッド１ｂ上に置くＮ倍過
程と、クロストークを生じやすい配線３ａ以外の他の配
線３ｂを通常間隔の配線グリッド１ａ上に置く通常過程
とを経る。
トークノイズの発生が少ないセル配置や配線を容易に得
ることができる配置配線方法を提供する。 【解決手段】 クロストークを生じやすい配線３ａを、
Ｎ倍間隔（Ｎ≧２）の配線グリッド１ｂ上に置くＮ倍過
程と、クロストークを生じやすい配線３ａ以外の他の配
線３ｂを通常間隔の配線グリッド１ａ上に置く通常過程
とを経る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップ上の
セルの配置および配線をデザインする配置配線方法に関
する。
セルの配置および配線をデザインする配置配線方法に関
する。
【０００２】
【従来の技術】半導体チップ上に形成される大規模集積
回路（ＬＳＩ）などにおけるセルの配置や配線をデザイ
ンするための配置配線ツールが従来から知られており、
この配置配線ツールでは、所定間隔の配線グリッドが用
いられてセル配置や配線がデザインされることが一般的
である。そして、この配線グリッドのグリッド間隔は、
チップ面積の利用効率を高めるために、集積回路の作成
技術によって作成可能な限度で十分に狭く設定される。
回路（ＬＳＩ）などにおけるセルの配置や配線をデザイ
ンするための配置配線ツールが従来から知られており、
この配置配線ツールでは、所定間隔の配線グリッドが用
いられてセル配置や配線がデザインされることが一般的
である。そして、この配線グリッドのグリッド間隔は、
チップ面積の利用効率を高めるために、集積回路の作成
技術によって作成可能な限度で十分に狭く設定される。
【０００３】ところで、ＬＳＩなどの配線間では、隣り
合う配線間の寄生容量を介して一方の配線の信号変化が
他方の配線の電位を変化させることによるクロストーク
ノイズが発生することが知られている。そして、クロス
トークノイズは、特に、狭い配線間隔で長距離に渡って
隣り合う同層配線間で生じやすく、例えば、ＬＳＩ内の
各所にクロック信号を分配するクロックツリーを構成し
ている配線とその配線に隣接する配線との間では、クロ
ック信号が常時オンオフしている信号であることも影響
して、クロストークノイズが生じやすい。
合う配線間の寄生容量を介して一方の配線の信号変化が
他方の配線の電位を変化させることによるクロストーク
ノイズが発生することが知られている。そして、クロス
トークノイズは、特に、狭い配線間隔で長距離に渡って
隣り合う同層配線間で生じやすく、例えば、ＬＳＩ内の
各所にクロック信号を分配するクロックツリーを構成し
ている配線とその配線に隣接する配線との間では、クロ
ック信号が常時オンオフしている信号であることも影響
して、クロストークノイズが生じやすい。
【０００４】このようなクロストークは、ＬＳＩなどに
おける誤動作の原因となるので、半導体チップ上のセル
配置および配線をデザインする際には、クロストークノ
イズの発生が抑えられるようにデザインすることが求め
られる。
おける誤動作の原因となるので、半導体チップ上のセル
配置および配線をデザインする際には、クロストークノ
イズの発生が抑えられるようにデザインすることが求め
られる。
【０００５】クロストークノイズの発生が抑えられるよ
うな配置配線方法としては、（１）配線グリッドの間隔
を広くして配線間の寄生容量を小さくする配置配線方
法、（２）配線間に、信号が流れないダミーの信号線を
追加して、配線間の寄生容量を小さくする配置配線方法
（特開平４−１９６４６２参照）、（３）セルの配置領
域と配線領域とを予め分けて定めておき、隣接配線との
並走距離を所定のアルゴリズムに基づいて算出して所定
距離毎にジョグ（折れ曲がり）を挿入する配置配線方法
（特開平８−１０１８５４参照）、（４）クロストーク
ノイズを生じやすい特定の配線に沿った所定幅の領域内
について、他の配線やセルの配置を禁止する配置配線方
法（特開平９−１７２０７３参照）などといった配置配
線方法が提案されている。
うな配置配線方法としては、（１）配線グリッドの間隔
を広くして配線間の寄生容量を小さくする配置配線方
法、（２）配線間に、信号が流れないダミーの信号線を
追加して、配線間の寄生容量を小さくする配置配線方法
（特開平４−１９６４６２参照）、（３）セルの配置領
域と配線領域とを予め分けて定めておき、隣接配線との
並走距離を所定のアルゴリズムに基づいて算出して所定
距離毎にジョグ（折れ曲がり）を挿入する配置配線方法
（特開平８−１０１８５４参照）、（４）クロストーク
ノイズを生じやすい特定の配線に沿った所定幅の領域内
について、他の配線やセルの配置を禁止する配置配線方
法（特開平９−１７２０７３参照）などといった配置配
線方法が提案されている。
【０００６】
【発明が解決しようとする課題】しかし、上記（１）の
配置配線方法では、チップ全面で一律に配線間隔が広く
なるため、配線領域が非常に大きくなってしまうという
問題がある。また、上記（２）の配置配線方法では、配
線間に余分なダミーの信号線が追加されるため、そのダ
ミーの信号線の分だけ配線領域が大きくてチップ面積の
使用効率が低い。また、（３）の配置配線方法では、セ
ルの配置領域などが予め決められているため配置や配線
の自由度が小さく、配線の並走距離を算出するアルゴリ
ズムが複雑である。さらに、（４）の配置配線方法で
は、特定の配線に沿った所定幅の領域内について他の配
線やセルの配置が禁止されるので、配置や配線の自由度
が小さく、チップ面積の使用効率が低い。
配置配線方法では、チップ全面で一律に配線間隔が広く
なるため、配線領域が非常に大きくなってしまうという
問題がある。また、上記（２）の配置配線方法では、配
線間に余分なダミーの信号線が追加されるため、そのダ
ミーの信号線の分だけ配線領域が大きくてチップ面積の
使用効率が低い。また、（３）の配置配線方法では、セ
ルの配置領域などが予め決められているため配置や配線
の自由度が小さく、配線の並走距離を算出するアルゴリ
ズムが複雑である。さらに、（４）の配置配線方法で
は、特定の配線に沿った所定幅の領域内について他の配
線やセルの配置が禁止されるので、配置や配線の自由度
が小さく、チップ面積の使用効率が低い。
【０００７】本発明は、上記事情に鑑み、チップ面積の
使用効率が高いとともにクロストークノイズの発生が少
ないセル配置や配線を容易に得ることができる配置配線
方法を提供することを目的とする。
使用効率が高いとともにクロストークノイズの発生が少
ないセル配置や配線を容易に得ることができる配置配線
方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成する本発
明の配置配線方法は、セルの配置および配線を所定間隔
のグリッドを用いてデザインする配置配線方法におい
て、デザインすることが予定されている配線のうちの所
定の配線については、上記所定間隔のＮ倍（Ｎ≧２）の
間隔のグリッド上に置くＮ倍過程と、デザインすること
が予定されている配線のうち上記所定の配線を除く他の
配線については、上記所定間隔のグリッド上に置く通常
過程とを経ることを特徴とする。
明の配置配線方法は、セルの配置および配線を所定間隔
のグリッドを用いてデザインする配置配線方法におい
て、デザインすることが予定されている配線のうちの所
定の配線については、上記所定間隔のＮ倍（Ｎ≧２）の
間隔のグリッド上に置くＮ倍過程と、デザインすること
が予定されている配線のうち上記所定の配線を除く他の
配線については、上記所定間隔のグリッド上に置く通常
過程とを経ることを特徴とする。
【０００９】本発明の配置配線方法によれば、Ｎ倍過程
において、クロストークノイズの発生が予想される所定
の配線を上記所定間隔のＮ倍（Ｎ≧２）の間隔のグリッ
ド上に置くことにより、クロストークノイズの発生が少
ない配置配線を容易にデザインすることができる。ま
た、通常過程において、クロストークノイズの発生が予
想される配線を除く他の配線を上記所定間隔のグリッド
上に置くことにより、チップ面積の使用効率が高い配置
配線を容易にデザインすることができ、セル配置や配線
の自由度も高い。
において、クロストークノイズの発生が予想される所定
の配線を上記所定間隔のＮ倍（Ｎ≧２）の間隔のグリッ
ド上に置くことにより、クロストークノイズの発生が少
ない配置配線を容易にデザインすることができる。ま
た、通常過程において、クロストークノイズの発生が予
想される配線を除く他の配線を上記所定間隔のグリッド
上に置くことにより、チップ面積の使用効率が高い配置
配線を容易にデザインすることができ、セル配置や配線
の自由度も高い。
【００１０】本発明の配置配線方法は、上記Ｎ倍過程
が、デザインすることが予定されている配線のうち所定
配線長以上の配線長を有する配線を前記所定の配線とし
て上記所定間隔のＮ倍（Ｎ≧２）の間隔のグリッド上に
置くものであることが好適である。
が、デザインすることが予定されている配線のうち所定
配線長以上の配線長を有する配線を前記所定の配線とし
て上記所定間隔のＮ倍（Ｎ≧２）の間隔のグリッド上に
置くものであることが好適である。
【００１１】上述したように、配線長が長い配線が互い
に隣り合うとクロストークノイズが生じやすいので、配
線長が長い配線をＮ倍間隔のグリッド上に置くことによ
り、クロストークノイズの発生が少ない配置配線をデザ
インすることができる。
に隣り合うとクロストークノイズが生じやすいので、配
線長が長い配線をＮ倍間隔のグリッド上に置くことによ
り、クロストークノイズの発生が少ない配置配線をデザ
インすることができる。
【００１２】
【発明の実施の形態】以下、本発明の実施形態につい
て、従来技術と比較して説明する。
て、従来技術と比較して説明する。
【００１３】図１は、従来の配置配線方法によってデザ
インされた配線例を示す図である。
インされた配線例を示す図である。
【００１４】この図１には、配線グリッド１が示されて
おり、この配線グリッド１の交点上に端子２ａが来るよ
うにセル２の配置がデザインされる。一般に、配置配線
ツールには、配置されたセル２の端子２ａ間を繋ぐ配線
３を、配線グリッド１上に置くように自動的にデザイン
する自動配線機能が備えられており、図１には、この自
動配線機能によってデザインされた配線３の例が示され
ている。この自動配線機能では、チップ面積の利用効率
を高めるために、配線３が端子２ａ間をなるべく最短距
離で直線的に結ぶようにデザインされているとともに、
配線３どうしが１グリッド分の間隔で隣り合うようにデ
ザインされている。このため、上述したようにクロスト
ークノイズが発生しやすく、回路の誤動作が生じやす
い。
おり、この配線グリッド１の交点上に端子２ａが来るよ
うにセル２の配置がデザインされる。一般に、配置配線
ツールには、配置されたセル２の端子２ａ間を繋ぐ配線
３を、配線グリッド１上に置くように自動的にデザイン
する自動配線機能が備えられており、図１には、この自
動配線機能によってデザインされた配線３の例が示され
ている。この自動配線機能では、チップ面積の利用効率
を高めるために、配線３が端子２ａ間をなるべく最短距
離で直線的に結ぶようにデザインされているとともに、
配線３どうしが１グリッド分の間隔で隣り合うようにデ
ザインされている。このため、上述したようにクロスト
ークノイズが発生しやすく、回路の誤動作が生じやす
い。
【００１５】図２は、本発明の配置配線方法の一実施形
態によりデザインされた配線例を示す図であり、図３
は、本発明の配置配線方法の一実施形態におけるデザイ
ン手順のフローチャートである。
態によりデザインされた配線例を示す図であり、図３
は、本発明の配置配線方法の一実施形態におけるデザイ
ン手順のフローチャートである。
【００１６】図２には、図１同様の通常のグリッド間隔
の配線グリッド１ａと、そのグリッド間隔のＮ倍（Ｎは
２以上の整数であって、ここではＮ＝５）のグリッド間
隔の配線グリッド１ｂが示されている。但し、Ｎ倍間隔
の配線グリッド１ｂは、通常間隔の配線グリッド１ａの
一部としても利用されるものである。
の配線グリッド１ａと、そのグリッド間隔のＮ倍（Ｎは
２以上の整数であって、ここではＮ＝５）のグリッド間
隔の配線グリッド１ｂが示されている。但し、Ｎ倍間隔
の配線グリッド１ｂは、通常間隔の配線グリッド１ａの
一部としても利用されるものである。
【００１７】セル配置および配線のデザインに当たって
は、先ず、通常間隔の配線グリッド１ａが基準として用
いられて、図１同様にセル２の配置（フロアプラン）が
デザインされる（図３のステップＳ１０１）。
は、先ず、通常間隔の配線グリッド１ａが基準として用
いられて、図１同様にセル２の配置（フロアプラン）が
デザインされる（図３のステップＳ１０１）。
【００１８】次に、セル２の端子２ａ間を結ぶ配線３の
配線長が概略計算され（図３のステップＳ１０２）、所
定の配線長以上の配線長を有する長配線３ａが、Ｎ倍間
隔の配線グリッド１ｂ上に置くようにデザインされる
（図３のステップＳ１０３）。このステップＳ１０３
が、本発明にいうＮ倍過程の一例であり、このようなデ
ザインは、上述した配置配線ツールの自動配線機能にお
いて配線グリッドの間隔をＮ倍に設定することにより容
易に実行することができる。但し、セル２の端子２ａ
は、必ずしもＮ倍間隔の配線グリッド１ｂ上に存在しな
いため、端子２ａに接続される長配線３ａの両端は、例
外として、Ｎ倍間隔の配線グリッド１ｂ上から外れる場
合がある。
配線長が概略計算され（図３のステップＳ１０２）、所
定の配線長以上の配線長を有する長配線３ａが、Ｎ倍間
隔の配線グリッド１ｂ上に置くようにデザインされる
（図３のステップＳ１０３）。このステップＳ１０３
が、本発明にいうＮ倍過程の一例であり、このようなデ
ザインは、上述した配置配線ツールの自動配線機能にお
いて配線グリッドの間隔をＮ倍に設定することにより容
易に実行することができる。但し、セル２の端子２ａ
は、必ずしもＮ倍間隔の配線グリッド１ｂ上に存在しな
いため、端子２ａに接続される長配線３ａの両端は、例
外として、Ｎ倍間隔の配線グリッド１ｂ上から外れる場
合がある。
【００１９】このように、長配線３ａがＮ倍間隔の配線
グリッド１ｂ上に置かれることによって、長配線３ａど
うしが通常間隔の配線グリッド１ａのＮ個分以上離れる
こととなり、クロストークノイズの発生が少ない配線が
得られる。
グリッド１ｂ上に置かれることによって、長配線３ａど
うしが通常間隔の配線グリッド１ａのＮ個分以上離れる
こととなり、クロストークノイズの発生が少ない配線が
得られる。
【００２０】その後、セル２の端子２ａ間を結ぶ配線３
のうち、長配線３ａを除く他の配線３ｂが、通常間隔の
配線グリッド１ａ上に置くようにデザインされる（図３
のステップＳ１０４）。このステップＳ１０４が、本発
明にいう通常過程の一例である。
のうち、長配線３ａを除く他の配線３ｂが、通常間隔の
配線グリッド１ａ上に置くようにデザインされる（図３
のステップＳ１０４）。このステップＳ１０４が、本発
明にいう通常過程の一例である。
【００２１】上述した長配線３ａと、長配線３ａ以外の
配線３ｂとの間では、配線間隔が、通常間隔の配線グリ
ッド１ａの１つ分の間隔であることが許容されているた
め、セル配置や配線の自由度が高く、チップ面積の利用
効率も高い。また、長配線３ａと、長配線３ａ以外の配
線３ｂとの間では、クロストークノイズがそもそも発生
しにくいので、配線間隔が狭くてもクロストークノイズ
の発生は少ない。
配線３ｂとの間では、配線間隔が、通常間隔の配線グリ
ッド１ａの１つ分の間隔であることが許容されているた
め、セル配置や配線の自由度が高く、チップ面積の利用
効率も高い。また、長配線３ａと、長配線３ａ以外の配
線３ｂとの間では、クロストークノイズがそもそも発生
しにくいので、配線間隔が狭くてもクロストークノイズ
の発生は少ない。
【００２２】このように、本実施形態の配置配線方法に
よって、クロストークノイズの発生が少ない配置配線が
デザインされ、誤動作の少ない回路が設計される。
よって、クロストークノイズの発生が少ない配置配線が
デザインされ、誤動作の少ない回路が設計される。
【００２３】上記説明では、同層の配線について説明し
たが、複数の配線層が存在する場合には、互いに隣接す
る配線層の相互間で、上記Ｎ倍間隔の配線グリッド１ｂ
の位置がずれていることが望ましい。これにより、互い
に隣接する配線層の相互間でのクロストークノイズの発
生が抑えられることとなる。
たが、複数の配線層が存在する場合には、互いに隣接す
る配線層の相互間で、上記Ｎ倍間隔の配線グリッド１ｂ
の位置がずれていることが望ましい。これにより、互い
に隣接する配線層の相互間でのクロストークノイズの発
生が抑えられることとなる。
【００２４】なお、上記実施形態では、所定の配線長を
有する長配線をＮ倍間隔の配線グリッド上に置くように
配線がデザインされたが、本発明にいうＮ倍過程では、
クロストークが生じることが予測される他の種類の配線
が、Ｎ倍間隔の配線グリッド上に置かれてもよい。
有する長配線をＮ倍間隔の配線グリッド上に置くように
配線がデザインされたが、本発明にいうＮ倍過程では、
クロストークが生じることが予測される他の種類の配線
が、Ｎ倍間隔の配線グリッド上に置かれてもよい。
【００２５】また、本発明にいうＮ倍過程および通常過
程は、どちらが先に実行されてもよい。
程は、どちらが先に実行されてもよい。
【００２６】
【発明の効果】以上説明したように、本発明の配置配線
方法によれば、チップ面積の使用効率が高いとともにク
ロストークノイズの発生が少ないセル配置や配線を容易
に得ることができる。
方法によれば、チップ面積の使用効率が高いとともにク
ロストークノイズの発生が少ないセル配置や配線を容易
に得ることができる。
【図１】従来の配置配線方法によってデザインされた配
線例を示す図である。
線例を示す図である。
【図２】本発明の配置配線方法の一実施形態によりデザ
インされた配線例を示す図である。
インされた配線例を示す図である。
【図３】本発明の配置配線方法の一実施形態におけるデ
ザイン手順のフローチャートである。
ザイン手順のフローチャートである。
１，１ａ，１ｂ 配線グリッド ２ セル ２ａ セルの端子 ３，３ａ，３ｂ 配線
Claims (2)
- 【請求項１】 セルの配置および配線を所定間隔のグリ
ッドを用いてデザインする配置配線方法において、 デザインすることが予定されている配線のうちの所定の
配線については、前記所定間隔のＮ倍（Ｎ≧２）の間隔
のグリッド上に置くＮ倍過程と、 デザインすることが予定されている配線のうち前記所定
の配線を除く他の配線については、前記所定間隔のグリ
ッド上に置く通常過程とを経ることを特徴とする配置配
線方法。 - 【請求項２】 前記Ｎ倍過程が、デザインすることが予
定されている配線のうち所定配線長以上の配線長を有す
る配線を、前記所定の配線とみなして前記所定間隔のＮ
倍（Ｎ≧２）の間隔のグリッド上に置くものであること
を特徴とする請求項１記載の配置配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000073610A JP2001267427A (ja) | 2000-03-16 | 2000-03-16 | 配置配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000073610A JP2001267427A (ja) | 2000-03-16 | 2000-03-16 | 配置配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267427A true JP2001267427A (ja) | 2001-09-28 |
Family
ID=18591833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000073610A Withdrawn JP2001267427A (ja) | 2000-03-16 | 2000-03-16 | 配置配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267427A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6968521B2 (en) | 2002-03-20 | 2005-11-22 | Fujitsu Limited | Method, apparatus and program product for automatic placement and routing of integrated circuit |
| JP2006278886A (ja) * | 2005-03-30 | 2006-10-12 | Kawasaki Microelectronics Kk | 半導体集積回路の配線方法 |
-
2000
- 2000-03-16 JP JP2000073610A patent/JP2001267427A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6968521B2 (en) | 2002-03-20 | 2005-11-22 | Fujitsu Limited | Method, apparatus and program product for automatic placement and routing of integrated circuit |
| JP2006278886A (ja) * | 2005-03-30 | 2006-10-12 | Kawasaki Microelectronics Kk | 半導体集積回路の配線方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6611950B2 (en) | Semiconductor device, semiconductor device design method, semiconductor device design method recording medium, and semiconductor device design support system | |
| KR100477042B1 (ko) | 반도체 집적 회로 및 스탠더드 셀 배치 설계 방법 | |
| US6785877B1 (en) | Standard cell, standard cell array, and system and method for placing and routing standard cells | |
| US20090138840A1 (en) | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit | |
| JP2008118004A (ja) | 半導体集積回路 | |
| US6560753B2 (en) | Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit | |
| JP2010171243A (ja) | 半導体集積回路 | |
| US5849610A (en) | Method for constructing a planar equal path length clock tree | |
| JP2001210720A (ja) | 半導体装置のレイアウト設計方法 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| US7091614B2 (en) | Integrated circuit design for routing an electrical connection | |
| JP2001267427A (ja) | 配置配線方法 | |
| JP4293028B2 (ja) | オンチップデカップリングキャパシタ挿入方法 | |
| JP2642377B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3647642B2 (ja) | 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体 | |
| JP4800586B2 (ja) | 半導体集積回路の設計方法 | |
| JP4279955B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2007208120A (ja) | 集積回路装置及び集積回路装置のレイアウト方法 | |
| JPH11260925A (ja) | 半導体集積回路装置およびその自動配置配線方法 | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| Sehgal et al. | Datapath cell design strategy for channelless routing | |
| JPH11176943A (ja) | 半導体装置およびその設計方法 | |
| JPH04101276A (ja) | 集積回路設計装置 | |
| JPH0737987A (ja) | 半導体集積回路配線方法 | |
| JP2004259723A (ja) | 半導体集積回路及びそのレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |