JP2006278886A - 半導体集積回路の配線方法 - Google Patents

半導体集積回路の配線方法 Download PDF

Info

Publication number
JP2006278886A
JP2006278886A JP2005098277A JP2005098277A JP2006278886A JP 2006278886 A JP2006278886 A JP 2006278886A JP 2005098277 A JP2005098277 A JP 2005098277A JP 2005098277 A JP2005098277 A JP 2005098277A JP 2006278886 A JP2006278886 A JP 2006278886A
Authority
JP
Japan
Prior art keywords
wiring
clock
net
clock net
nets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005098277A
Other languages
English (en)
Other versions
JP2006278886A5 (ja
Inventor
Taku Honda
卓 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2005098277A priority Critical patent/JP2006278886A/ja
Publication of JP2006278886A publication Critical patent/JP2006278886A/ja
Publication of JP2006278886A5 publication Critical patent/JP2006278886A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 配線リソースの消費を小さく抑えたまま、クロックネット間で発生するノイズエラーを防止することのできる配線方法を提供する。
【解決手段】 クロックネット11_1,11_2間の配線トラック10a,10b,10cを配線禁止にし、次いでクロックネット11_1,11_2間の配線トラック10a,10b,10cを開放し、さらに配線トラック10b上に非クロックネット12_1を配線する。
【選択図】 図5

Description

本発明は、半導体集積回路のクロックネットと非クロックネットとの双方を配線する配線方法に関する。
従来より、半導体集積回路の配線方法において、クロック信号を伝送するための配線構造であるクロックネットと、データ信号等の通常の信号を伝送するための配線構造である非クロックネットとの双方を配線するということが行なわれている。近年、半導体集積回路の益々の微細化に伴い、配線どうしの間隔が狭くなってきており、それら配線間で発生する、いわゆるクロストークノイズと称されるノイズが深刻な問題になってきている。特に、クロックネットにおいては、クロック信号が同時に遷移する可能性が高いため、クロックネットどうしが並走している箇所ではノイズエラーが発生する可能性も高い。また、通常はタイミング最適化等の処理後に行なわれるノイズ解析において、クロックネット間でノイズエラーが検出されてしまった場合、クロックネットの経路変更が必要となる。しかし、クロックネットの経路変更は、クロックスキュー(ズレ)の増加を招いたり、さらにはタイミング違反(エラー)を発生させる可能性がある。従って、クロックネット間で発生するノイズエラーを防ぐための修正をCAD(Computer Aided Design)ツールで自動的に行なうことは難しく、手作業により慎重に配線修正する必要がある。
ここで、クロックネット間で発生するノイズエラーを防止するための配線方法として、マルチスペーシング配線方法やシールド配線方法が知られている(非特許文献1参照)。
図8は、マルチスペーシング配線方法の一例を説明するための図である。
このマルチスペーシング配線方法では、先ず、クロックネット201_1を配線する。次いで、このクロックネット201_1を挟んで、点線で示す1トラック分の配線禁止スペース200a,200bを確保してクロックネット201_2,201_3を配線する。このように、クロックネット201_1に対して1トラック分の配線禁止スペースを確保することにより、それらクロックネット201_1とクロックネット201_2,201_3との間で発生するノイズエラーを防止することができる。
図9は、マルチスペーシング配線方法の他の一例を説明するための図である。
このマルチスペーシング配線方法では、先ず、クロックネット201_1を配線する。次いで、このクロックネット201_1を挟んで、点線で示す各2トラック分の配線禁止スペース200a,200c;200b,200dを確保してクロックネット201_2,201_3を配線する。このように、クロックネット201_1に対して各2トラック分の配線禁止スペースを確保することにより、それらクロックネット201_1とクロックネット201_2,201_3との間で発生するノイズエラーを確実に防止することができる。
図10は、シールド配線方法を説明するための図である。
このシールド配線方法では、先ずクロックネット201_1を配線し、次いでこのクロックネット201_1を挟んでシールドネット211,212を配線する。さらに、これらシールドネット211,212の外側にクロックネット201_2,201_3を配線する。このように、クロックネット201_1を挟んだ位置にシールドネットを配線することにより、それらクロックネット201_1とクロックネット201_2,201_3との間で発生するノイズエラーを確実に防止することができる。
図11は、シールド配線方法とマルチスペーシング配線方法との双方を採用した配線方法を説明するための図である。
先ず、クロックネット201_1を配線する。次いで、このクロックネット201_1を挟んで、1トラック分の配線禁止スペース200a,200bを確保しつつシールドネット211,212を配線する。さらに、シールドネット211,212の外側に1トラック分の配線禁止スペース200c,200dを確保しつつクロックネット201_2,201_3を配線する。このように、クロックネット201_1を挟んだ位置に、1トラック分の配線禁止スペースを確保しつつシールドネットを配線し、シールドネットから1トラック分の配線禁止スペースを確保することにより、クロックネット201_1とクロックネット201_2,201_3との間で発生するノイズエラーを一層確実に防止することができる。
インターネット<URL:http://cadence.com/whitepapers/RoutingRequirements WP.pdf>
ここで、微細なテクノロジー(例えば、0.15um以下のデザインルールによるテクノロジー)では配線トラック間隔が狭く、従って上述した1トラック分の配線禁止スペースを確保するだけのマルチスペーシング配線方法では、クロックネット間で発生するノイズエラーを防止出来ないケースが多々ある。
また、2トラック分の配線禁止スペースを確保するマルチスペーシング配線方法を採用すると、配線リソース(配線面積)の消費が大きく、従って配線リソースの厳しいデザイン(レイアウト)では配線の混雑を招いたり配線が不能になるという問題を抱えている。
さらに、シールドネットを配線するシールド配線方法では、CADツールでの対応が難しく、市販のCADツールではデザインルールエラーが取りきれない等、別の間題を発生する場合が多い。
また、微細なテクノロジーでは、クロックネット間のカップリング容量を低減するために、シールド配線方法とマルチスペーシング配線方法との双方を採用した配線方法で1トラック分の配線禁止スペースを確保しつつシールドネットを配線することが好ましいが、この場合も配線リソースの消費が大きく、配線の混雑を招いたり配線が不能になるという問題を抱えている。
本発明は、上記事情に鑑み、配線リソースの消費を小さく抑えたまま、クロックネット間で発生するノイズエラーを防止することのできる配線方法を提供することを目的とする。
上記目的を達成する本発明の配線方法は、半導体集積回路のクロックネットと非クロックネットとの双方を配線する配線方法において、
配線どうしの間のスペーシングを規定する条件を、配線どうしの間に他の配線が可能なスペースを空けるという第1の条件の下でクロックネットを配線し、
上記第1の条件よりも、配線どうしの間のスペーシングを狭めた第2の条件の下で非クロックネットを配線することを特徴とする。
ここで、上記第1の条件として、配線どうしの間に複数本の配線が可能なスペースを空けるという条件を採用してクロックネットを配線することが好ましい。
一般に、クロックネットにおけるクロック信号と非クロックネットにおけるデータ等の信号が同時に遷移するという可能性は低い。また、クロックネットと非クロック間で発生するノイズエラーは、非クロックネットの経路を変更することにより修正が可能で、タイミングヘの影響が少ない。
そこで、本発明の配線方法では、上記第1の条件の下でクロックネットを配線する。これにより、クロックネットどうしは十分に間隔を空けて(例えば複数トラック分空けて)配線されることとなる。次に、上記第2の条件の下で非クロックネットを配線する。これにより、クロック配線間に非クロックネットが配線され、クロックネットが非クロックネットでシールドされたような構造となる。このようにすることにより、クロックネットどうしの隣接した並走がなくなり、従って配線リソースの消費を小さく抑えたまま、クロックネット間で発生するノイズエラーを防止することができる。また、ノイズ修正時には非クロックネットの経路変更を行なえば済み、従ってクロックネットの経路変更を行なう必要はなく、ノイズ修正によるタイミングヘの影響を最小限に抑えることができる。さらに、クロックネット間で発生するノイズエラーがほとんどなくなることで、チップ全体でのノイズエラー数も減少することができる。
また、上記第1の条件として、ネットどうしの間に一本の配線が可能なスペースを空けるという条件を採用してクロックネットを配線してもよい。
このようにすると、配線トラック間隔が広いテクノロジー(例えば、0.18um以上のデザインルールによるテクノロジー)や、配線リソースの厳しいデザインにおいて、配線リソースの消費をさらに小さく抑えることができる。
本発明の配線方法によれば、配線リソースの消費を小さく抑えたまま、クロックネット間で発生するノイズエラーを防止することができる。
以下、図面を参照して本発明の実施の形態を説明する。
図1は、本発明の配線方法の第1実施形態が適用されたCADシステムの一例を示す概要図である。
この図1に示すCADシステム100には、一般にワークステーションまたはパーソナルコンピュータと呼ばれるコンピュータを用いることができる。
CADシステム100は、CPU(中央処理装置)、RAM(ランダムアクセスメモリ)、ハードディスク等が内蔵された本体部101、本体部101からの指示により表示画面102a上に画像や文字列を表示する表示装置102、このCADシステム100に操作者の指示を入力するためのキーボード103、表示画面102a上の任意の位置を指定することにより、その指定時にその位置に表示されていたアイコン等に応じた指示を入力するマウス104を備えている。
本体部101は、さらに外観上、フレキシブルディスク(図示せず),CD−ROM700が装填されるフレキシブルディスク装填口101a,CD−ROM装填口101bを有しており、それらの内部には、それらの装填口101a,101bから装填されたフレキシブルディスクやCD−ROM700をドライブしてアクセスするフレキシブルディスクドライブやCD−ROMドライブも内蔵されている。
図2は、図1に示した外観を有するCADシステムのハードウェア構成図である。
図2のハードウェア構成図には、CPU111、RAM112、ハードディスクコントローラ113、フレキシブルディスクドライブ114、CD−ROMドライブ115、マウスコントローラ116、キーボードコントローラ117、およびディスプレイコントローラ118が示されており、それらはバス110で相互に接続されている。
フレキシブルディスクドライブ114、CD−ROMドライブ115は、図1を参照して説明したように、それぞれフレキシブルディスク装填口101aおよびCD−ROM装填口101bから装填されたフレキシブルディスク710、CD−ROM700をアクセスするものである。
また、図2には、ハードディスクコントローラ113によりアクセスされるハードディスク120、マウスコントローラ116により制御されるマウス104、キーボードコントローラ117により制御されるキーボード103、およびディスプレイコントローラ118により制御される表示装置102も示されている。
図3は、図1、図2に示すCADシステムの概念的な構成図である。
図3には、CADシステム100を構成する、前述したハードディスク120と、コンピュータ部130と、キー操作装置140と、表示装置102とが示されている。
ハードディスク120には、CADプログラム120aと、ライブラリデータ120bと、レイアウトデータ120cと、クロックネットデータ120dとが記憶されている。
コンピュータ部130には、CPU111,RAM112からなる演算部150と、ハードディスクコントローラ113,FDドライブ114,CDROMドライブ115,マウスコントローラ116,キーボードコントローラ117,ディスプレイコントローラ118からなる入出力制御部160から構成されている。
キー操作装置140は、マウス104およびキーボード103から構成されている。
ここで、操作者がキー操作装置140を操作して、ハードディスク120に記憶されたCADプログラム120aを実行させることにより、本発明の配線方法の第1実施形態による配線が行なわれる。
図4は、本発明の配線方法の第1実施形態の手順を示す図、図5は、図4に示す手順でクロックネットと非クロックネットが配線される様子を示す図である。
先ず、図4に示す手順S1において、ライブラリデータ120b,レイアウトデータ120cに基づいてセルの配置を行なう。次に手順S2において、クロックネットデータ120dに基づいてクロックネットのマルチスペーシング配線(本発明にいう第1の条件下でのクロックネット配線の一例に相当)を行なう。具体的には、図5の左部に示すように、クロックネット11_1,11_2どうしの間に配線が可能なスペースである配線トラック10a,10b,10cを設けて、クロックネット11_1,11_2を配線する。尚、図5の左部には、配線トラック10d,10eも示されている。
次に、手順S3において、クロックネットのマルチスペーシング設定の緩和を行なう。即ち、クロックネット11_1,11_2間における配線トラック10a,10b,10cを配線領域として開放する。さらに、手順S4において、非クロックネットの配線を行なう。具体的には、図5の右部に示すように、配線トラック10b上に非クロックネット12_1を配線する。同様にして、配線トラック10e上に非クロックネット12_2を配線する。尚、手順S3,手順S4が、本発明にいう第2の条件下で非クロックネットを配線するという一例に相当する。
本発明の配線方法の第1実施形態では、図5に示すように、先ず、クロックネット11_1,11_2どうしを、十分に間隔を空けて(3トラック分空けて)配線する。次に、3トラック分のうちの中央のトラックに非クロックネット12_1を配線する。これにより、クロックネット11_1,11_2間が非クロックネット12_1でシールドされたような構造となる。このため、クロックネット11_1,11_2どうしの隣接した並走はなく、従って配線リソースの消費を小さく抑えたまま、クロックネット11_1,11_2間で発生するノイズエラーを防止することができる。また、ノイズ修正時には非クロックネット12_1の経路変更を行なえば済み、従ってクロックネット11_1,11_2の経路変更を行なう必要はなく、ノイズ修正によるタイミングヘの影響を最小限に抑えることができる。さらに、クロックネット11_1,11_2間で発生するノイズエラーがほとんどなくなるため、チップ全体でのノイズエラー数も減少することができる。
図6は、本発明の配線方法の第2実施形態の手順を示す図、図7は、図6に示す手順でクロックネットと非クロックネットが配線される様子を示す図である。
本発明の配線方法の第2実施形態は、ネットどうしの間に一本の配線が可能なスペースを空けるという条件を採用したものである。本発明の配線方法の第2実施形態も、前述したCADシステム100に好適に組み込むことができる。
先ず、図6に示す手順S11において、セルの配置を行なう。次に、手順S12において、クロックネットのマルチスペーシング配線(本発明にいう第1の条件下でのクロックネット配線の他の一例に相当)を行なう。具体的には、図7の左部に示すように、クロックネット21_1,21_2どうしの間に配線が可能なスペースである配線トラック20aを設けて、クロックネット21_1,21_2を配線する。尚、図7の左部には、配線トラック20bも示されている。
次に、手順S13において、クロックネットのマルチスペーシング設定の解除を行なう。即ち、クロックネット21_1,21_2間の配線トラック20aを配線領域として開放する。さらに、手順S14において、非クロックネットの配線を行なう。具体的には、図7の右部に示すように、配線トラック20a,20b上に非クロックネット22_1,22_2を配線する。尚、手順S13,手順S14が、本発明にいう第2の条件下で非クロックネットを配線するという他の一例に相当する。
本発明の配線方法の第2実施形態では、図7に示すように、先ず、クロックネット21_1,21_2どうしを、1トラック分空けて配線する。次に、この1トラック分の配線領域に非クロックネット22_1を配線する。これにより、クロックネット21_1,21_2間が非クロックネット22_1でシールドされたような構造となる。このため、クロックネット21_1,21_2どうしの隣接した並走はなく、従って配線リソースの消費を小さく抑えたまま、クロックネット21_1,21_2間で発生するノイズエラーを防止することができる。また、本発明の配線方法の第2実施形態は、ネットどうしの間に配線が可能なスペースが広いテクノロジー(例えば、0.18um以上のデザインルールによるテクノロジー)や、配線リソースの厳しいデザインにおいて、効果的である。
本発明の配線方法の第1実施形態が適用されたCADシステムの一例を示す概要図である。 図1に示した外観を有するCADシステムのハードウェア構成図である。 図1、図2に示すCADシステムの概念的な構成図である。 本発明の配線方法の第1実施形態の手順を示す図である。 図4に示す手順でクロックネットと非クロックネットが配線される様子を示す図である。 本発明の配線方法の第2実施形態の手順を示す図である。 図6に示す手順でクロックネットと非クロックネットが配線される様子を示す図である。 マルチスペーシング配線方法の一例を説明するための図である。 マルチスペーシング配線方法の他の一例を説明するための図である。 シールド配線方法を説明するための図である。 シールド配線方法とマルチスペーシング配線方法との双方を採用した配線方法を説明するための図である。
符号の説明
10a,10b,10c,10d,10e,20a,20b 配線トラック
11_1,11_2,21_1,21_2 クロックネット
12_1,12_2,22_1,22_2 非クロックネット
100 CADシステム
101 本体部
101a フレキシブルディスク装填口
101b CD−ROM装填口
102 表示装置
102a 表示画面
103 キーボード
104 マウス
110 バス
111 CPU
112 RAM
113 ハードディスクコントローラ
114 FDドライブ
115 CDROMドライブ
116 マウスコントローラ
117 キーボードコントローラ
118 ディスプレイコントローラ
120 ハードディスク
120a CADプログラム
120b ライブラリデータ
120c レイアウトデータ
120d クロックネットデータ
130 コンピュータ部
140 キー操作装置
150 演算部
160 入出力制御部
700 CD−ROM
710 フレキシブルディスク

Claims (3)

  1. 半導体集積回路のクロックネットと非クロックネットとの双方を配線する配線方法において、
    配線どうしの間のスペーシングを規定する条件を、配線どうしの間に他の配線が可能なスペースを空けるという第1の条件の下でクロックネットを配線し、
    前記第1の条件よりも、配線どうしの間のスペーシングを狭めた第2の条件の下で非クロックネットを配線することを特徴とする配線方法。
  2. 前記第1の条件として、配線どうしの間に複数本の配線が可能なスペースを空けるという条件を採用してクロックネットを配線することを特徴とする請求項1記載の配線方法。
  3. 前記第1の条件として、配線どうしの間に一本の配線が可能なスペースを空けるという条件を採用してクロックネットを配線することを特徴とする請求項1記載の配線方法。
JP2005098277A 2005-03-30 2005-03-30 半導体集積回路の配線方法 Pending JP2006278886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005098277A JP2006278886A (ja) 2005-03-30 2005-03-30 半導体集積回路の配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005098277A JP2006278886A (ja) 2005-03-30 2005-03-30 半導体集積回路の配線方法

Publications (2)

Publication Number Publication Date
JP2006278886A true JP2006278886A (ja) 2006-10-12
JP2006278886A5 JP2006278886A5 (ja) 2008-04-10

Family

ID=37213294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005098277A Pending JP2006278886A (ja) 2005-03-30 2005-03-30 半導体集積回路の配線方法

Country Status (1)

Country Link
JP (1) JP2006278886A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186230A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316419A (ja) * 1995-05-22 1996-11-29 Fujitsu Ltd 半導体集積回路及び半導体集積回路の自動配線方法
JPH09213888A (ja) * 1996-01-30 1997-08-15 Nec Corp 半導体集積回路チップ
JP2001267427A (ja) * 2000-03-16 2001-09-28 Kawasaki Steel Corp 配置配線方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316419A (ja) * 1995-05-22 1996-11-29 Fujitsu Ltd 半導体集積回路及び半導体集積回路の自動配線方法
JPH09213888A (ja) * 1996-01-30 1997-08-15 Nec Corp 半導体集積回路チップ
JP2001267427A (ja) * 2000-03-16 2001-09-28 Kawasaki Steel Corp 配置配線方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186230A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム

Similar Documents

Publication Publication Date Title
JP2004172373A (ja) クロストーク修正方法
JP2006251933A (ja) クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム
JP2008070924A (ja) 半導体集積回路設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置
US20150100938A1 (en) Spine routing with multiple main spines
JP6044240B2 (ja) 半導体装置及び半導体装置の設計方法
JP2002222865A (ja) 電子回路装置及びその設計方法
US10423749B2 (en) System, method and computer-accessible medium for providing secure split manufacturing
US7500212B2 (en) Method, apparatus and program for automatically routing semiconductor integrated circuit
US20070136710A1 (en) Layout design apparatus, layout design method, and computer product
JP2005123537A (ja) 半導体装置及び製造方法
JP2006278886A (ja) 半導体集積回路の配線方法
US8813018B1 (en) Method and apparatus for automatically configuring memory size
US20100223587A1 (en) Efficient chip routing method and apparatus for integrated circuit blocks with multiple connections
US8006208B2 (en) Reducing coupling between wires of an electronic circuit
EP3151140B1 (en) Control block size reduction through ip migration in an integrated circuit device
US7962877B2 (en) Port assignment in hierarchical designs by abstracting macro logic
US20080209368A1 (en) Layout design method, layout design apparatus, and computer product
JP2008210858A (ja) 半導体集積回路の設計方法、設計装置及びcadプログラム
JP4566860B2 (ja) 半導体集積回路装置の設計装置および配線方法ならびにプログラム
JP2001223273A (ja) 半導体集積回路の配線パターン作成方法及びその装置、記録媒体、半導体集積回路装置
JP2006268439A (ja) 半導体集積回路、半導体集積回路の設計方法及び設計装置、並びに半導体集積回路の設計プログラム
JP2006278404A (ja) 電源分離レイアウト設計方法
JPWO2008114397A1 (ja) 半導体集積回路の設計方法およびその設計装置
JP2017191828A (ja) 半導体集積回路及び半導体集積回路の設計方法
JP2000029919A (ja) 論理回路改善方法および論理回路改善方式

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419