JP2008186230A - 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム - Google Patents

集積回路設計装置、集積回路設計方法及び集積回路設計プログラム Download PDF

Info

Publication number
JP2008186230A
JP2008186230A JP2007018948A JP2007018948A JP2008186230A JP 2008186230 A JP2008186230 A JP 2008186230A JP 2007018948 A JP2007018948 A JP 2007018948A JP 2007018948 A JP2007018948 A JP 2007018948A JP 2008186230 A JP2008186230 A JP 2008186230A
Authority
JP
Japan
Prior art keywords
wiring
clock wiring
shielded clock
integrated circuit
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007018948A
Other languages
English (en)
Other versions
JP4733059B2 (ja
Inventor
Noriyuki Ito
則之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007018948A priority Critical patent/JP4733059B2/ja
Priority to US12/019,208 priority patent/US7757192B2/en
Publication of JP2008186230A publication Critical patent/JP2008186230A/ja
Application granted granted Critical
Publication of JP4733059B2 publication Critical patent/JP4733059B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】本発明は、シールド付きクロック配線の配線設計を効率的に実行できるようにする新たな集積回路設計技術の提供を目的とする。
【解決手段】使用可能なシールド付きクロック配線の識別子の一覧と、それらの識別子の指すシールド付きクロック配線の分割形態について記述する分割ルールの情報とを記憶する記憶手段と、配線要求のあるシールド付きクロック配線の配線層と、そのシールド付きクロック配線の識別子と、そのシールド付きクロック配線の始点・終点とを入力する手段と、記憶手段を参照することで、入力した識別子の指すシールド付きクロック配線の分割ルールを特定する手段と、特定した分割ルールに基づいて分割されることになる分割結果のシールド付きクロック配線がスペース的に許されるのか否かを判断することで、配線要求のシールド付きクロック配線が許されるのか否かを判断する手段とを備える。
【選択図】図1

Description

本発明は、集積回路を設計する集積回路設計装置及びその方法と、その集積回路設計装置の実現に用いられる集積回路設計プログラムとに関し、特に、集積回路で用いられるシールド付きクロック配線の配線設計を効率的に実行できるようにする集積回路設計装置及びその方法と、その集積回路設計装置の実現に用いられる集積回路設計プログラムとに関する。
集積回路で用いられるクロック配線は、集積回路全体にクロックを伝送する必要があることから、回路セル間を接続する配線よりも太いものが用いられることになる。一方、このクロック配線には高い周波数のクロックが伝送されることになる。
これらのことから、クロック配線はノイズの発生源となって、隣接する配線に対して悪影響を与えることになる。
このようなことを背景にして、集積回路の回路設計を行うときに、クロック配線の両側にシールド線を配設することにより、隣接する配線に対して悪影響を与えないようにすることが行われている。
なお、このような形でシールド線を配設するようにすると、集積回路から放射される輻射ノイズを低減できるようになるということが知られている(例えば、特許文献1参照)。
一方、クロック配線が隣接する配線に対して与えるノイズの影響を少なくするためには、クロック配線の太さを細くすることが考えられる。クロック配線の太さを細くすると、ノイズの影響範囲が狭められるからである。
そこで、クロック配線を1本の太い配線で構成するのではなくて、それよりも細い複数の配線で構成することが考えられる。
なお、本発明者は、下記の特許文献2で、階層的レイアウト手法を使って集積回路の回路設計を行うときに、半導体の特性によりメタル密度の制約があることを考慮して、1本の配線が指定された場合に、その配線幅が所定の値以上である場合には、その1本の配線を複数の配線に分割するという発明を開示した。
また、下記の特許文献3には、集積回路の回路設計を行うときに、分岐を伴う平行配線をショートしたりすることなく自動的に配線できるようにするために、束ねたい数本の平行配線を1本の幅の太い束状配線として、残りの配線を引いた後に、その幅の太い束状配線を分割するという発明が記載されている。
特開平10−313056号公報 特開2001−142915号公報 特開平6−342456号公報
集積回路の回路設計を行うときに、クロック配線の両側にシールド線を配設するということは、隣接する配線に対して悪影響を与えないようにするために極めて有効な手法である。
しかしながら、このようなシールド付きクロック配線の配線パターンはとても複雑であり、一度配線したものに対してレイアウト修正が必要となる場合には、その修正に大きな工数を要することになる。
しかるに、従来技術では、このようなシールド付きクロック配線について、その配線を効率的に行うことを実現する技術について開示していない。
一方、クロック配線が隣接する配線に対して与えるノイズの影響を少なくするためには、クロック配線の太さを細くすることが好ましい。
しかしながら、クロック配線の太さを細くすると、その分、クロック配線の数を増やさなくてはならず、その配線に大きな工数を要することになる。
そこで、1本のシールド付きクロック配線を配線してそれを分割するという方法を用いることが考えられる。
しかしながら、集積回路の回路設計を行うときに、1本のシールド付きクロック配線を配線してそれを分割するということは、単純に配線を分割することで実現できるものではない。
すなわち、集積回路で用いられる配線はクロック配線に限らずスペース的な制約を受ける。既に配線されているエリアに新たな配線を設けることはできないし、新たな配線を設けるエリアがスペース的に空いていたとしても、隣接する配線との間に要求されるスペースが確保できない場合には、そのエリアに新たな配線を設けることはできない。
したがって、1本のシールド付きクロック配線を配線するときに、スペース的に配線できたとしても、そのシールド付きクロック配線を分割すると、スペース的に配線できないということが起こる。
さらに、クロック配線の場合には、スペース的に配線できたとしても、複数の異なる回路セルに同時のタイミングでクロックを供給しなければならないということが起こり、そのためには、ディレイ時間を考慮してクロック配線のレイアウトを決めなくてはならない。
したがって、1本のシールド付きクロック配線を配線するときに、その1本の配線であれば、同時のタイミングでクロックを供給しなければならない回路セルに対して同時のタイミングでクロックを供給できたとしても、そのシールド付きクロック配線を分割すると、それらの回路セルに対して同時のタイミングでクロックを供給できないということが起こる。
このように、集積回路の回路設計を行うときに、1本のシールド付きクロック配線を配線してそれを分割するということは、単純に配線を分割することで実現できるものではないのである。
しかも、従来技術では、1本の配線を分割するという構成を採るときに、分割した配線を元の1本の配線に戻すことができるようにするという技術を提供していない。
分割した配線のレイアウトを修正するときに、分割元の1本の配線に立ち戻って修正を行うようにすれば、その修正を一括して簡単に行うことができるようになる場合があるが、従来技術では、そのようなことを実現可能にする技術を提供していないのである。
本発明はかかる事情に鑑みてなされたものであって、集積回路の回路設計を行うときに、シールド付きクロック配線の配線設計を効率的に実行できるようにする新たな集積回路設計技術の提供を目的とする。
この目的を達成するために、本発明の集積回路設計装置は、集積回路で用いられるシールド付きクロック配線の配線設計を効率的に実行できるようにすることを実現するために、(1)集積回路で使用可能なシールド付きクロック配線の識別子の一覧と、それらの各識別子に対応付けて、その識別子の指すシールド付きクロック配線がどのように分割されて配線されるのかということについて記述する分割ルールの情報とを記憶する記憶手段と、(2)配線要求のあるシールド付きクロック配線の配線層と、そのシールド付きクロック配線の識別子と、そのシールド付きクロック配線の始点および終点とを入力することで、シールド付きクロック配線の配線要求を入力する入力手段と、(3)記憶手段を参照することで、入力手段の入力した識別子の指すシールド付きクロック配線の分割ルールを特定する特定手段と、(4)特定手段の特定した分割ルールに基づいて分割されることになる分割結果のシールド付きクロック配線がスペース的に許されるのか否かを判断することで、配線要求のシールド付きクロック配線が許されるのか否かを判断する判断手段と、(5)配線要求のシールド付きクロック配線の持つディレイ計算に必要となる回路属性値として、分割結果のシールド付きクロック配線の持つ回路属性値が実現されることになるものを算出して、それをその回路属性値として決定する決定手段と、(6)配線要求に基づいて配線されたシールド付きクロック配線を処理対象として、記憶手段に記憶されるその処理対象のシールド付きクロック配線の分割ルールに基づいて、その処理対象のシールド付きクロック配線を分割するとともに、1本のシールド付きクロック配線から分割したシールド付きクロック配線に対して、同じグループに属することを示すグループ情報を付与する分割手段と、(7)分割手段の付与したグループ情報に基づいて、分割手段の分割により生成されたシールド付きクロック配線を削除して、それらのシールド付きクロック配線の分割元となったシールド付きクロック配線を回復させる回復手段とを備えるように構成する。
この構成を採るときに、記憶手段は、配線層毎に、その配線層で使用可能なシールド付きクロック配線の識別子の一覧と、それらの各識別子に対応付けて、その識別子の指すシールド付きクロック配線がどのように分割されて配線されるのかということについて記述する分割ルールの情報とを記憶することがある。
また、配線要求のシールド付きクロック配線の太さとして、所定の関数に基づいて分割前に算出されることになる隣接配線との間の必要スペースが、その関数に基づいて分割後に算出されることになる隣接配線との間の必要スペースを充足することになるものを用いることが好ましい。
以上に説明した記憶手段を除く各処理手段はコンピュータプログラムでも実現できるものであり、このコンピュータプログラムは、適当なコンピュータ読み取り可能な記録媒体に記録して提供されたり、ネットワークを介して提供され、本発明を実施する際にインストールされてCPUなどの制御手段上で動作することにより本発明を実現することになる。
このように構成される本発明の集積回路設計装置では、配線要求のあるシールド付きクロック配線の配線層と、そのシールド付きクロック配線の識別子と、そのシールド付きクロック配線の始点および終点とを入力することで、シールド付きクロック配線の配線要求を入力すると、記憶手段を参照することで、その入力した識別子の指すシールド付きクロック配線の分割ルールを特定する。
このとき特定する分割ルールでは、配線要求の配線層とは別の配線層にも分割配線を行うことについて記述することがある。
続いて、特定した分割ルールに基づいて分割されることになる分割結果のシールド付きクロック配線がスペース的に許されるのか否かを判断することで、配線要求のシールド付きクロック配線が許されるのか否かを判断する。
このとき、分割ルールが配線要求の配線層とは別の配線層にも分割配線を行うことについて記述するときには、その別の配線層でも分割結果のシールド付きクロック配線がスペース的に許されるのか否かを判断することで、配線要求のシールド付きクロック配線が許されるのか否かを判断することになる。
そして、所定の関数に基づいて、分割前に算出されることになる隣接配線との間の必要スペースを算出して、その必要スペースが確保できるか否かを判断することで、配線要求のシールド付きクロック配線がスペース的に許されるのか否かを判断することになるが、このとき、配線要求のシールド付きクロック配線の太さとして、その関数に基づいて分割前に算出されることになる隣接配線との間の必要スペースが、その関数に基づいて分割後に算出されることになる隣接配線との間の必要スペースを充足することになるものを用いることで、分割前に必要スペースが確保されることが得られる場合には、分割後にも必要スペースを確保できることが保証されることになる。
続いて、配線要求のシールド付きクロック配線の回路属性値を用いてディレイ計算を行うことで、要求されるクロックタイミングを実現できるのか否かを判断することで、配線要求のシールド付きクロック配線が適切であるのか否かを判断する。
このとき、配線要求のシールド付きクロック配線の持つディレイ計算に必要となる回路属性値として、分割結果のシールド付きクロック配線の持つ回路属性値が実現されることになるものを算出して、それを配線要求のシールド付きクロック配線の持つディレイ計算に必要となる回路属性値として決定することから、分割前にクロックタイミングの実現することが得られる場合には、分割後にもクロックタイミングを実現できることが保証されることになる。
このようにしてシールド付きクロック配線の配線設計を完了すると、続いて、配線要求に基づいて配線されたシールド付きクロック配線を処理対象として、記憶手段に記憶されるその処理対象のシールド付きクロック配線の分割ルールに基づいて、その処理対象のシールド付きクロック配線を分割するとともに、1本のシールド付きクロック配線から分割したシールド付きクロック配線に対して、同じグループに属することを示すグループ情報を付与する。
このとき、分割結果のシールド付きクロック配線の持つシールド配線が上又は下の1層差にある配線層の持つグランド配線と交差する場合には、その交差部分にビアを自動生成することになる。また、2つの処理対象のシールド付きクロック配線が配線層を変えて折り曲げられて接続される場合には、それらのシールド付きクロック配線についての分割結果のシールド付きクロック配線の信号配線同士およびシールド配線同士が接続されることになるようにと、分割結果の配線を修正するとともに、該当する交差部分にビアを自動生成することになる。
このようにしてシールド付きクロック配線を分割することでシールド付きクロック配線の配線を行い、その修正を行っていくことになるが、分割元となったシールド付きクロック配線に立ち戻って修正を行うと、その修正を極めて簡単に実行可能になるということが起こる。
このような要求に応えるべく、1本のシールド付きクロック配線から分割したシールド付きクロック配線に対して、同じグループに属することを示すグループ情報を付与しているので、分割元となったシールド付きクロック配線への回復要求がある場合には、そのグループ情報に基づいて、分割生成したシールド付きクロック配線を削除するとともに、それらの削除したシールド付きクロック配線の分割元となった1本のシールド付きクロック配線を回復させることになる。
本発明では、集積回路の回路設計にあたって、各シールド付きクロック配線がどのように分割されて配線されることになるのかということについて記述する分割ルールを定義して、その分割ルールに基づいて、配線を終えた1本のシールド付きクロック配線を分割することでシールド付きクロック配線の配線設計を行うようにするとともに、1本の形で配線を行うシールド付きクロック配線が適切なものであるのか否かということの評価を、分割された状態を想定して行うようにする。そして、分割したシールド付きクロック配線を分割元の1本に回復させることができるようにする。
この構成に従って、本発明によれば、1本の形で行うシールド付きクロック配線の配線設計が有効なものとなり、修正がしやすい1本の形のままでシールド付きクロック配線の配線を行うことができるようになるとともに、分割したシールド付きクロック配線を分割元の1本に回復させることができるようになることで、分割したシールド付きクロック配線を一括修正することができるようになる。
このようにして、本発明によれば、集積回路で用いられるシールド付きクロック配線の配線設計を効率的に実行できるようになる。
以下、実施の形態に従って本発明を詳細に説明する。
図1に、本発明を具備する集積回路設計装置1の一実施形態例を図示する。
この図に示すように、本実施形態例の集積回路設計装置1は、論理設計情報記憶部100と、論理設計情報読込部101と、データ構造体作成部102と、メモリ103と、会話型セル配置部104と、会話型ネット配線部105と、分割ルール定義部106と、配線定義部107と、データチェック部108と、データ変換部109と、クロック配線分割部110と、分割クロック配線1本化部111と、データ保存処理部112と、論理・レイアウト設計情報記憶部113と、データ読込処理部114と、データ読込部115と、タイミング解析用モデル作成部116と、回路属性値決定部117と、簡易ディレイ計算部118と、詳細ディレイ計算部119と、タイミング解析部120と、結果出力部121とを備える。
論理設計情報記憶部100は、テキストデータで記述される集積回路の論理設計情報を記憶する。論理設計情報読込部101は、論理設計情報記憶部100に記憶される論理設計情報を読み込む。
データ構造体作成部102は、論理設計情報読込部101の読み込んだ論理設計情報を、コンピュータの処理できるデータ構造体に変換してメモリ103に展開する。例えば、図2(a)に示すような論理設計情報を、図2(b)に示すようなデータ構造体を変換するのである。
会話型セル配置部104は、メモリ103に展開されるデータ構造体を処理対象として、会話処理に従ってセルの配置位置を決定する。会話型ネット配線部105は、メモリ103に展開されるデータ構造体を処理対象として、会話処理に従ってセル間の配線を決定する。
分割ルール定義部106は、会話型ネット配線部105の配線するシールド付きクロック配線についての分割ルールの情報を格納する。
例えば、図3に示すように、配線層毎に、その配線層で使用可能なシールド付きクロック配線の識別子(配線種類を識別するもの)の一覧と、それらの各識別子に対応付けて、その識別子の指すシールド付きクロック配線がどのように分割されて配線されるのかということについて記述する分割ルールの情報を格納するのである。
ここで、図3に示すシールド付きクロック配線“8−1”は、図4に示すように、配線層8でシールド付きクロック配線を分割することに加えて、配線層6でもグランド層を設けるようにするという分割ルールに従って分割されることになることを示している。
配線定義部107は、会話型ネット配線部105の配線する一般配線やクロック配線についての太さの情報を格納する。
例えば、図5に示すように、一般配線については、その太さがαμであるという情報を格納し、シールド無しクロック配線については、その太さがβμであるという情報を格納し、シールド付きクロック配線については、配線層毎に、その配線層で使用可能なクロック配線の識別子(配線種類を識別するもの)の一覧と、それらの各識別子に対応付けて、その識別子の指すシールド付きクロック配線の太さの情報を格納するのである。
ここで、シールド付きクロック配線の太さについては、分割後に算出されることになる隣接配線との間の必要スペースの算出処理を考慮したものを用いるようにしている。
すなわち、分割前に要求される太さpの配線と太さnの配線との間の必要スペースが、図6(a)に示すように、
必要スペース=f(p,n)
p:分割前の配線の太さ
n:隣接する配線の太さ
という関数f(変換表として用意されることもある)で算出される場合、図6(b)に示すように、分割後には、太さmの配線と太さnの配線との間の必要スペースとして、
必要スペース=f(m,n)
m:分割後の最も外側の配線の太さ
が要求されることになる。
そこで、
t+f(m,n)=p/2+f(p,n)
t:分割後の配線の中心からの距離
という関係式の成立するpを、分割前のシールド付きクロック配線の太さとして用いるようにしている。
このようにして、シールド付きクロック配線の太さとして、関数f(x,y)に基づいて分割前に算出されることになる隣接配線との間の必要スペースが、その関数f(x,y)に基づいて分割後に算出されることになる隣接配線との間の必要スペースを充足することになるものを用いるようにしておくと、分割前に行う必要スペースの判断で、分割後に要求される必要スペースの判断をほぼ実現できるようになる。
データチェック部108は、会話型ネット配線部105の配線した配線がスペース的に許されるのか否かを判断して、その判断結果を会話型ネット配線部105に通知する。さらに、隣接スペースチェック機能を有して、前述の関数fを使って、会話型ネット配線部105の配線した配線と隣接配線との間の必要スペースを算出して、会話型ネット配線部105の配線した配線と隣接配線との間のスペースがその算出した必要スペースよりも大きいのか否かを判断することにより、その必要スペースの条件を充足しているのか否かを判断して、その判断結果を会話型ネット配線部105に通知する。
データ変換部109は、分割ルール定義部106に格納される分割ルールに従って、シールド付きクロック配線を分割するクロック配線分割部110と、クロック配線分割部110の分割したシールド付きクロック配線を分割前の1本の状態に戻す分割クロック配線1本化部111とを備えて、メモリ上103に展開されるデータ構造体に記述される1本のシールド付きクロック配線を分割したり、メモリ上103に展開されるデータ構造体に記述されるその分割したシールド付きクロック配線を分割前の1本の状態に戻す処理を実行する。
データ保存処理部112は、メモリ上103に展開されるセルの配置やセル間の配線の決定されたデータ構造体を論理・レイアウト設計情報記憶部113に保存する。データ読込処理部114は、論理・レイアウト設計情報記憶部113に保存されたデータ構造体を読み込んで、メモリ上103に展開する。
データ読込部115は、論理・レイアウト設計情報記憶部113に保存されたデータ構造体を読み込む。タイミング解析用モデル作成部116は、データ読込部115の読み込んだデータ構造体に基づいて、設計された集積回路のタイミング解析用モデルを作成する。
回路属性値決定部117は、タイミング解析用モデル作成部116の作成したタイミング解析用モデルを使って行われることになるディレイ計算のために必要となる回路属性値を決定する。
このとき、回路属性値決定部117は、分割前のシールド付きクロック配線の持つ回路属性値として、分割後のシールド付きクロック配線の持つ回路属性値が実現されることになるものを算出して、それを分割前のシールド付きクロック配線の持つ回路属性値として決定する。すなわち、分割後のシールド付きクロック配線の入出力特性と同一となる入出力特性が実現されることになるようにと、分割前のシールド付きクロック配線の持つ回路属性値を決定する。
例えば、シールド付きクロック配線を分布定数回路でモデル化する場合には、図7に示すように、分割前のシールド付きクロック配線の分布定数回路のパラメータ(R,C)として、分割後のシールド付きクロック配線の分布定数回路のパラメータ(R,C)が実現されることになるものを算出して、それを分割前のシールド付きクロック配線の持つ回路属性値として決定するのである。
このようにして、分割前のシールド付きクロック配線の持つディレイ計算に必要となる回路属性値として、分割後のシールド付きクロック配線の持つ回路属性値が実現されることになるものを算出して、それを分割前のシールド付きクロック配線の持つ回路属性値として決定するようにしておくと、分割前に行うディレイ計算で、分割後に要求されるディレイ計算をほぼ実現できるようになる。
簡易ディレイ計算部118は、分割前のシールド付きクロック配線の持つ回路属性値を使ってディレイ計算を行う。詳細ディレイ計算部119は、分割後のシールド付きクロック配線の持つ回路属性値を使ってディレイ計算を行う。
ここで、簡易ディレイ計算部118が行うディレイ計算は、分割前のシールド付きクロック配線の持つ回路属性値に基づいて行うものではあるものの、分割後のシールド付きクロック配線の持つ回路属性値を実現するものとして決定された回路属性値に基づいて行うものであることから、分割後に必要とされるディレイ計算とほぼ同じ内容のディレイ計算を行うことが可能である。
タイミング解析部120は、簡易ディレイ計算部118の計算したディレイ計算に基づいて、設計された集積回路のタイミング解析を行い、また、詳細ディレイ計算部119の計算したディレイ計算に基づいて、設計された集積回路のタイミング解析を行う。結果出力部121は、タイミング解析部120の解析結果を出力する。
次に、図8のフローチャートに従って、このように構成される本実施形態例の集積回路設計装置1の実行する処理の概要について説明する。
本実施形態例の集積回路設計装置1は、集積回路の設計に入ると、図8のフローチャートに示すように、先ず最初に、ステップS100で、クロック分配回路以外の論理を設計し、続くステップS101で、クロック分配回路以外の論理を配置する。
続いて、ステップS102で、クロック分配回路の論理を設計し、続くステップS103で、クロックバッファを配置する。
続いて、ステップS104で、クロックバッファ間のネットをエディタで1本の配線として配線し、続くステップS105で、クロック分配回路以外のネットをエディタで配線する。
続いて、ステップS106で、ステップS104,105の処理で決定した配線の配線スペースをチェックし、続くステップS107で、ディレイ計算を行うために、レイアウトデータから容量(ディレイ計算に必要となる回路属性値)を抽出する。このとき、クロックネットでは、1本の配線として容量を抽出する。
続いて、ステップS108で、ディレイ計算とタイミング解析とを行い、続くステップS109で、タイミング目標をおおよそクリアしたのか否かを判断する。
このステップS109の判断処理で、タイミング目標をまだクリアしていないことを判断するときには、ステップS100〜ステップS105の処理に戻って、タイミング目標をクリアするまで、ステップS100〜ステップS108の処理を繰り返す。
一方、ステップS109の判断処理で、タイミング目標をおおよそクリアしたことを判断するときには、ステップS110に進んで、分割ルールに従って、1本のクロック配線を自動で分割する。
続いて、ステップS111で、レイアウトデータから容量(ディレイ計算に必要となる回路属性値)を抽出する。このとき、ステップS107の処理と異なって、クロックネットでは、分割した配線として容量を抽出することになる。
続いて、ステップS112で、ディレイ計算とタイミング解析とを行い、続くステップS113で、クロック波形をチェックする。
続いて、ステップS114で、タイミングや波形に問題がないのか否かを判断して、タイミングや波形に問題がないことを判断するときには、集積回路の設計を終了する。
一方、ステップS114の判断処理で、タイミングや波形に問題があることを判断するときには、ステップS115に進んで、分割したクロック配線を1本の配線に戻し、続くステップS116で、1本の配線に戻したクロック配線を用いながら、クロック分配回路の配置や配線を微調整して、ステップS110の処理に戻る。
そして、ステップS114の判断処理で、タイミングや波形に問題がないことが得られるまで、ステップS110〜ステップS116の処理を繰り返していく。
このようにして、本実施形態例の集積回路設計装置1は、ステップS100〜ステップS109の処理の段階では、シールド付きクロック配線についても1本の配線として設計を行って、ディレイ計算やタイミング解析を行い、タイミング目標をおおよそクリアした段階に入ると、ステップS110〜ステップS116の処理に進んで、シールド付きクロック配線を分割して、ディレイ計算やタイミング解析を行い、必要に応じて、分割したシールド付きクロック配線を1本に戻しながら微調整を行うことで、集積回路を設計するように処理するのである。
このとき、前述したように、シールド付きクロック配線の太さとして、所定の関数に基づいて分割前に算出されることになる隣接配線との間の必要スペースが、その関数に基づいて分割後に算出されることになる隣接配線との間の必要スペースを充足することになるものを用いるようにしていることから、分割前に行う必要スペースの判断で、分割後に要求される必要スペースの判断をほぼ実現できるようになる。
そして、前述したように、分割前のシールド付きクロック配線の持つディレイ計算に必要となる回路属性値として、分割後のシールド付きクロック配線の持つ回路属性値が実現されることになるものを用いるようにしていることから、分割前に行うディレイ計算で、分割後に要求されるディレイ計算をほぼ実現できるようになる。
次に、図9のフローチャートに従って、図8のフローチャートのステップS104で実行することになるシールド付きクロック配線処理の詳細について説明する。ここで、この処理については、図1に示す会話型ネット配線部105が実行することになる。
会話型ネット配線部105は、シールド付きクロック配線についての配線要求があると、図9のフローチャートに示すように、先ず最初に、ステップS200で、集積回路の設計者からの入力操作を待って、その入力操作を検出すると、ステップS201に進んで、入力操作が配線層の選択要求であるのか否かを判断して、入力操作が配線層の選択要求であることを判断するときには、ステップS202に進んで、入力操作の指示する配線層を選択してから、次の入力操作を待つべくステップS200の処理に戻る。
一方、ステップS201の判断処理で、入力操作が配線層の選択要求でないことを判断するときには、ステップS203に進んで、入力操作がシールド付きクロック配線の配線種類の選択要求であるのか否かを判断する。
この判断処理で、入力操作がシールド付きクロック配線の配線種類の選択要求であることを判断するときには、ステップS204に進んで、分割ルール定義部106の定義情報を参照することで、ステップS202で選択した配線層で使用可能なシールド付きクロック配線の配線種類の一覧を特定して、その一覧をエディタの表示画面に表示し、その中から集積回路の設計者により選択される配線種類を特定することで、シールド付きクロック配線の配線種類を選択してから、次の入力操作を待つべくステップS200の処理に戻る。
例えば、ステップS202で配線層8を選択した場合には、図3に示すような定義情報を格納する分割ルール定義部106の定義情報を参照することで、配線層8で使用可能なシールド付きクロック配線の配線種類として、“8−1”、“8−2”、・・・といった配線種類があることを特定して、その一覧をエディタの表示画面に表示して、その中から集積回路の設計者により選択される配線種類を特定することで、“8−1”というようなシールド付きクロック配線の配線種類を選択するのである。
一方、ステップS203の判断処理で、入力操作がシールド付きクロック配線の配線種類の選択要求でないことを判断するときには、ステップS205に進んで、入力操作がシールド付きクロック配線の始点の設定要求であるのか否かを判断して、シールド付きクロック配線の始点の設定要求であることを判断するときには、ステップS206に進んで、入力操作の指示するシールド付きクロック配線の始点を設定してから、次の入力操作を待つべくステップS200の処理に戻る。
一方、ステップS205の判断処理で、入力操作がシールド付きクロック配線の始点の設定要求でないことを判断するときには、ステップS207に進んで、入力操作がシールド付きクロック配線の終点の設定要求であるのか否かを判断して、シールド付きクロック配線の終点の設定要求であることを判断するときには、ステップS208に進んで、入力操作の指示するシールド付きクロック配線の終点を設定してから、次の入力操作を待つべくステップS200の処理に戻る。
一方、ステップS207の判断処理で、入力操作がシールド付きクロック配線の終点の設定要求でないことを判断するときには、ステップS209に進んで、入力操作がシールド付きクロック配線処理の終了要求であるのか否かを判断して、シールド付きクロック配線処理の終了要求でないことを判断するときには、ステップS210に進んで、要求のある処理を実行してから、次の入力操作を待つべくステップS200の処理に戻り、シールド付きクロック配線処理の終了要求であることを判断するときには、処理を終了する。
このようにして、会話型ネット配線部105は、シールド付きクロック配線についての配線要求があると、集積回路の設計者と対話することで、配線要求のあるシールド付きクロック配線の配線層と、そのシールド付きクロック配線の配線種類と、そのシールド付きクロック配線の始点および終点とを入力することで、シールド付きクロック配線の配線要求を入力するのである。
この入力処理に従って、入力したシールド付きクロック配線をエディタの表示画面上に描画できることになるが、実際には、この入力処理時に、これから説明するデータチェック部108の処理に従って、入力したシールド付きクロック配線が配線スペース的に許可されるのか否かが判断されて、許可されない場合には、その旨のメッセージがエディタの表示画面に表示されることで、始点・終点の再設定処理などを繰り返していくように処理することになる。
そして、入力したシールド付きクロック配線が配線スペース的に許可される場合には、図10に示すように、エディタの表示画面上に、入力したシールド付きクロック配線を描画していくとともに、その配線情報(配線層、配線種類、始点・終点、太さなどの情報)をメモリ103に展開されるデータ構造体に保存していくように処理することになる。
このとき描画するシールド付きクロック配線の太さとしては、配線定義部107で定義されるものが用いられることになるが、この太さについては、前述したように、分割後に算出されることになる隣接配線との間の必要スペースの算出処理を考慮したものとなっている。
次に、図11のフローチャートに従って、図8のフローチャートのステップS106で実行することになるシールド付きクロック配線の配線スペースのチェック処理の詳細について説明する。ここで、この処理については、図1に示すデータチェック部108が実行することになる。
データチェック部108は、チェック対象となるシールド付きクロック配線を指定して配線スペースのチェック要求があると、図11のフローチャートに示すように、先ず最初に、ステップS300で、メモリ103に展開されるデータ構造体から、チェック対象となるシールド付きクロック配線の配線層、配線種類、始点・終点、太さ(配線定義部107で定義される太さ)の情報を読み込む。
続いて、ステップS301で、分割ルール定義部106の定義情報を参照することで、読み込んだ配線層および配線種類に対応付けられる分割ルールの情報を読み込む。続いて、ステップS302で、メモリ103に展開されるデータ構造体から、これまでに設計されている集積回路の設計情報を読み込む。
続いて、ステップS303で、読み込んだ分割ルールに従ってチェック対象となるシールド付きクロック配線の分割結果を想定して、その想定した分割結果のシールド付きクロック配線の配線がスペース的に許されるのかを判断する。
この配線スペースの判断処理では、集積回路上ではセルの設置や配線の許されないエリアが存在するので、想定した分割結果のシールド付きクロック配線がそのようなエリアに配線されていないのかを判断することで行う。
このとき、シールド付きクロック配線が別の配線層にも分割後の配線を持つ場合には、その別の配線層での配線がスペース的に許されるのかについても判断する。例えば、図4に示すような形で分割されることになる場合には、配線層8での配線がスペース的に許されるのかを判断するとともに、配線層6での配線がスペース的に許されるのかを判断するのである。
また、この配線スペースの判断処理では、ビアの発生や分割の際に修正されることになる配線を考慮しながら、配線スペースの判断を行う。
例えば、シールド付きクロック配線を配線層を変えながら折り曲げていくと、図10に示すように、2つのシールド付きクロック配線は完全な形でつながらないことになる。後述するように、クロック配線分割部110は、シールド付きクロック配線を実際に分割していくときに、このような個所が存在すると、図12に示すように、その2つのシールド付きクロック配線の信号配線同士およびシールド配線同士が接続されることになるようにと分割結果の配線を延長したり、また、分割結果の配線に余分な配線部分が存在する場合にはそれを削除するという修正を行うとともに、該当する交差部分にビアを生成するように処理する。
これから、この配線スペースの判断処理では、このときに発生することになるビアや、このときに修正されることになる配線を考慮しながら、配線スペースの判断を行うようにしている。
続いて、ステップS304で、ステップS300の処理で読み込んだチェック対象となるシールド付きクロック配線の太さの情報と、そのシールド付きクロック配線に隣接する配線の太さの情報とに基づき、
必要スペース=f(p,n)
p:チェック対象となるシールド付きクロック配線の太さ
n:隣接する配線の太さ
という関数f(x,y)に従って、チェック対象となるシールド付きクロック配線とそれに隣接する配線との間の必要スペースを算出して、チェック対象となるシールド付きクロック配線とそれに隣接する配線との間のスペースがその算出した必要スペースよりも大きいのか否かを判断することにより、その必要スペースの条件を充足しているのか否かを判断する。
前述したように、シールド付きクロック配線の太さとして、関数f(x,y)に基づいて分割前に算出されることになる隣接配線との間の必要スペースが、その関数f(x,y)に基づいて分割後に算出されることになる隣接配線との間の必要スペースを充足することになるものを用いるようにしているので、ステップS304の処理では、チェック対象となるシールド付きクロック配線の分割結果を想定することなく、必要スペースの条件を充足しているのか否かを判断できるようになる。
なお、チェック対象となるシールド付きクロック配線の分割結果を想定して、必要スペースの条件を充足しているのか否かを判断するようにしてもよいが、その場合には、隣接する配線がシールド付きクロック配線のこともあるので、そのときには、その隣接するシールド付きクロック配線についても分割結果を想定して判断処理を行う必要がある。
このようにして、ステップS303,304で配線スペースの判断処理を行うと、続いて、ステップS305で、チェック対象となるシールド付きクロック配線の配線がスペース的に許されるという判断結果が得られたのか否かを判断して、スペース的に許されないという判断結果が得られたときには、ステップS306に進んで、集積回路の設計者に対して、エラーメッセージを表示して、処理を終了する。
一方、ステップS305の判断処理で、チェック対象となるシールド付きクロック配線の配線がスペース的に許されるという判断結果が得られたときには、ステップS307に進んで、ステップS300で読み込んだ配線層、始点・終点、太さの情報に基づいて、チェック対象となるシールド付きクロック配線をエディタの表示画面上に描画して、処理を終了する。
このようにして、本実施形態例の集積回路設計装置1は、図8のフローチャートに示すステップS100〜ステップS106の処理に従って、シールド付きクロック配線についても1本の配線として設計を行いながら、図9及び図11のフローチャートを実行しつつ集積回路を設計すると、ステップS107の処理で、レイアウトデータから容量(ディレイ計算に必要となる回路属性値)を抽出して、ステップS108の処理で、その抽出した容量に基づいて、ディレイ計算とタイミング解析とを行うことになる。
このディレイ計算に必要となる回路属性値の決定処理は、図1に示す回路属性値決定部117が実行することになるが、前述したように、回路属性値決定部117は、分割後のシールド付きクロック配線の入出力特性と同一となる入出力特性が実現されることになるようにと、分割前のシールド付きクロック配線の持つ回路属性値を決定するようにしている。
これから、シールド付きクロック配線についても1本の配線として設計を行った集積回路の設計情報を処理対象として、ステップS107の処理で、レイアウトデータから容量(ディレイ計算に必要となる回路属性値)を抽出して、ステップS108の処理で、その抽出した容量に基づいて、ディレイ計算とタイミング解析とを行う場合に、分割前のシールド付きクロック配線の持つ回路属性値に基づいて行うものではあるものの、分割後のシールド付きクロック配線の持つ回路属性値を実現するものとして決定された回路属性値に基づいて行うものであることから、分割後に必要とされるディレイ計算とほぼ同じ内容のディレイ計算を行うことが可能である。
前述したように、本実施形態例の集積回路設計装置1は、図8のフローチャートに示すステップS100〜ステップS109の処理の段階では、シールド付きクロック配線についても1本の配線として設計を行って、ディレイ計算やタイミング解析を行い、タイミング目標をおおよそクリアした段階に入ると、ステップS110〜ステップS116の処理に進んで、シールド付きクロック配線を分割して、ディレイ計算やタイミング解析を行い、必要に応じて、分割したシールド付きクロック配線を1本に戻しながら微調整を行うことで、集積回路を設計するように処理する。
次に、図13のフローチャートに従って、図8のフローチャートのステップS110で実行することになるシールド付きクロック配線の分割処理の詳細について説明する。ここで、この処理については、図1に示すクロック配線分割部110が実行することになる。
クロック配線分割部110は、設計した集積回路のタイミング目標がおおよそクリアしたことで集積回路の設計者により起動されると、図13のフローチャートに示すように、先ず最初に、ステップS400で、メモリ103に展開されるデータ構造体から、集積回路に設計されたシールド付きクロック配線の全ネットを読み込む。続いて、ステップS401で、読み込んだシールド付きクロック配線のネットの中から、処理対象となるシールド付きクロック配線のネットを1つ選択する。
続いて、ステップS402で、選択したシールド付きクロック配線のネットをセグメント(始点と終点とで区切られる配線部分)に分割する。続いて、ステップS403で、分割したセグメントの中から、処理対象となるセグメントを1つ選択する。
続いて、ステップS404で、メモリ103に展開されるデータ構造体から、選択したセグメントの配線層、配線種類、始点・終点などの情報を読み込む。続いて、ステップS405で、分割ルール定義部106の定義情報を参照することで、読み込んだ配線層および配線種類に対応付けられる分割ルールの情報を読み込む。
続いて、ステップS406で、読み込んだ分割ルールに基づいて、選択したセグメントを分割して、メモリ103に展開されるデータ構造体に保存されている分割前の配線情報を削除するとともに、それに代えて、その分割結果の配線情報(配線層、配線種類、始点・終点、太さなどの情報)を保存する。このとき、分割結果の各配線に対して、同一セグメントから分割されたことを示すセグメントグループ番号を付与する。
この分割処理に従って、図3に示すような分割ルールの定義情報を記憶する分割ルール定義部106から、“8−1”というシールド付きクロック配線に対応付けられる分割ルールを読み込むときには、選択したセグメントを図4に示すような形で分割することになる。
さらに、この分割処理では、ビアを生成したり分割後の配線を修正しながら、シールド付きクロック配線を分割する。
すなわち、シールド付きクロック配線を配線層を変えながら折り曲げていくと、図10に示すように、2つのシールド付きクロック配線は完全な形でつながらないことになる。そこで、クロック配線分割部110は、シールド付きクロック配線を実際に分割していくときに、このような個所が存在すると、図12に示すように、その2つのシールド付きクロック配線の信号配線同士およびシールド配線同士が接続されることになるようにと分割結果の配線を延長したり、また、分割結果の配線に余分な配線部分が存在する場合にはそれを削除するという修正を行うとともに、該当する交差部分にビアを生成しながら、分割を行うことになる。
そして、分割結果のシールド付きクロック配線の持つシールド配線が上又は下の1層差にある配線層の持つグランド配線と交差する場合には、その交差部分にビアを生成しながら、分割を行うことになる。
続いて、ステップS407で、ステップS402で分割した全てのセグメントを選択したのか否かを判断して、全てのセグメントを選択していないことを判断するときには、ステップS403の処理に戻る。
一方、ステップS407の判断処理で、ステップS402で分割した全てのセグメントを選択したことを判断するときには、ステップS408に進んで、ステップS400で読み込んだシールド付きクロック配線の全てのネットを選択したのか否かを判断して、全てのネットを選択していないことを判断するときには、ステップS401の処理に戻り、全てのネットを選択したことを判断するときには、処理を終了する。
このようにしてシールド付きクロック配線を分割すると、本実施形態例の集積回路設計装置1は、図8のフローチャートで説明したように、その分割したシールド付きクロック配線に基づいて、ディレイ計算やタイミング解析を行い、クロック波形をチェックしながら、所望の性能が得られるように集積回路の最終的な設計を行うことになる。
このとき、分割したシールド付きクロック配線を分割前の1本に戻し、クロックバッファの配置位置を微調整して、それに基づいて1本に戻したシールド付きクロック配線を配線しなおして、その後再び分割するようにすると、集積回路を効率的に設計できることがある。
そこで、本実施形態例の集積回路設計装置1では、図1に示すように、分割クロック配線分割部110の分割したシールド付きクロック配線を分割前の1本の状態に戻す分割クロック配線1本化部111を備えるようにしている。
次に、図14のフローチャートに従って、分割クロック配線1本化部111が実行することになるシールド付きクロック配線を回復させる処理(図8のフローチャートのステップS115で実行する処理)の詳細について説明する。
分割クロック配線1本化部111は、集積回路の設計者から、分割により生成されたいずれかの配線を指定して、その配線の分割元となったシールド付きクロック配線を回復させる要求があると、図14のフローチャートに示すように、先ず最初に、ステップS500で、メモリ103に展開されるデータ構造体から、その指定された配線に付与されたセグメントグループ番号を取得する。
続いて、ステップS501で、メモリ103に展開されるデータ構造体から、取得したセグメントグループ番号が付与されている全ての配線(同一のセグメントから分割された全ての配線)を読み込む。
続いて、ステップS502で、読み込んだ配線にリンクする配線(読み込んだ配線の持つ始点や終点に始点や終点が接続される配線)があるのか否かを判断して、読み込んだ配線にリンクする配線があることを判断するときには、ステップS503に進んで、そのリンクする配線に付与されたセグメントグループ番号を取得して、ステップS501の処理に戻る。
このようにして、ステップS501〜ステップS503の処理を繰り返すことで、集積回路の設計者から指定された配線につながる配線をリストアップして、それらの配線の情報を読み込むのである。
そして、ステップS501〜ステップS503の処理を繰り返すことで、ステップS502で、リンクする配線を全て処理したことを判断するときには、ステップS504に進んで、メモリ103に展開されるデータ構造体に保存されている、それらの読み込んだ配線の情報を削除する。この削除処理では、クロック配線分割部110によりビアが生成されている場合には、それについても削除する処理を行う。
続いて、ステップS505で、ステップS500,503で取得したセグメントグループ番号の中から、処理対象となるセグメントグループ番号を選択する。
続いて、ステップS506で、選択したセグメントグループ番号の付与されている配線に基づいて、その配線の分割前の始点・終点を作成する。例えば、図12に示すような形で分割が実行された場合には、図15に示すように、同一のセグメントグループ番号の付与されている配線の真ん中に位置する配線を特定して、その配線の中心線に基づいて、始点・終点を作成することになる。
続いて、ステップS507で、作成した始点・終点に基づいて、選択したセグメントグループ番号の付与されている配線を1本のシールド付きクロック配線に戻し、その配線情報を(配線層、配線種類、始点・終点、太さなどの情報)をメモリ103に展開されるデータ構造体に保存する。ここで、配線の太さについては、配線定義部107の定義情報を参照することで得ることになる。
続いて、ステップS508で、全てのセグメントグループ番号を選択したのか否かを判断して、全てのセグメントグループ番号を選択していないことを判断するときには、ステップS505の処理に戻り、全てのセグメントグループ番号を選択したことを判断するときには、処理を終了する。
このようにして、本実施形態例の集積回路設計装置1は、最初は、シールド付きクロック配線についても1本の配線として設計を行って、ディレイ計算やタイミング解析を行い、タイミング目標をおおよそクリアした段階に入ると、シールド付きクロック配線を分割して、ディレイ計算やタイミング解析を行い、必要に応じて、分割したシールド付きクロック配線を1本に戻しながら微調整を行うことで、集積回路を設計するように処理するのである。
本発明は、シールド付きクロック配線を用いる集積回路の回路設計を行う場合に適用できるものであり、シールド付きクロック配線の配線設計を効率的に実行できるようにすることを実現する。
本発明の集積回路設計装置の一実施形態例である。 データ構造体の説明図である。 分割ルール定義部の格納する定義情報の説明図である。 シールド付きクロック配線の分割例の説明図である。 配線定義部の格納する定義情報の説明図である。 必要スペースの算出処理の説明図である。 ディレイ計算に必要となる回路属性値の決定処理の説明図である。 本実施形態例の集積回路設計装置が実行するフローチャートである。 シールド付きクロック配線の配線処理のフローチャートである。 シールド付きクロック配線の描画処理の説明図である。 シールド付きクロック配線の配線スペースのチェック処理のフローチャートである。 シールド付きクロック配線の分割処理の説明図である。 シールド付きクロック配線の分割処理のフローチャートである。 シールド付きクロック配線の回復処理のフローチャートである。 シールド付きクロック配線の回復処理の説明図である。
符号の説明
1 集積回路設計装置
100 論理設計情報記憶部
101 論理設計情報読込部
102 データ構造体作成部
103 メモリ
104 会話型セル配置部
105 会話型ネット配線部
106 分割ルール定義部
107 配線定義部
108 データチェック部
109 データ変換部
110 クロック配線分割部
111 分割クロック配線1本化部
112 データ保存処理部
113 論理・レイアウト設計情報記憶部
114 データ読込処理部
115 データ読込部
116 タイミング解析用モデル作成部
117 回路属性値決定部
118 簡易ディレイ計算部
119 詳細ディレイ計算部
120 タイミング解析部
121 結果出力部

Claims (10)

  1. 集積回路で用いられるシールド付きクロック配線の配線設計を行う集積回路設計装置であって、
    集積回路で使用可能なシールド付きクロック配線の識別子の一覧と、それらの各識別子に対応付けて、その識別子の指すシールド付きクロック配線がどのように分割されて配線されるのかということについて記述する分割ルールの情報とを記憶する記憶手段と、
    配線要求のあるシールド付きクロック配線の配線層と、そのシールド付きクロック配線の識別子と、そのシールド付きクロック配線の始点および終点とを入力することで、シールド付きクロック配線の配線要求を入力する入力手段と、
    前記記憶手段を参照することで、前記入力手段の入力した識別子の指すシールド付きクロック配線の分割ルールを特定する特定手段と、
    前記特定手段の特定した分割ルールに基づいて分割されることになる分割結果のシールド付きクロック配線がスペース的に許されるのか否かを判断することで、前記配線要求のシールド付きクロック配線が許されるのか否かを判断する判断手段とを備えることを、
    特徴とする集積回路設計装置。
  2. 請求項1に記載の集積回路設計装置において、
    前記記憶手段は、配線層毎に、その配線層で使用可能なシールド付きクロック配線の識別子の一覧と、それらの各識別子に対応付けて、その識別子の指すシールド付きクロック配線がどのように分割されて配線されるのかということについて記述する分割ルールの情報とを記憶することを、
    特徴とする集積回路設計装置。
  3. 請求項1又は2に記載の集積回路設計装置において、
    前記配線要求のシールド付きクロック配線の太さとして、所定の関数に基づいて分割前に算出されることになる隣接配線との間の必要スペースが、その関数に基づいて分割後に算出されることになる隣接配線との間の必要スペースを充足することになるものを用いることを、
    特徴とする集積回路設計装置。
  4. 請求項1ないし3のいずれか1項に記載の集積回路設計装置において、
    前記配線要求のシールド付きクロック配線の持つディレイ計算に必要となる回路属性値として、分割結果のシールド付きクロック配線の持つ回路属性値が実現されることになるものを算出して、それをその回路属性値として決定する決定手段を備えることを、
    特徴とする集積回路設計装置。
  5. 請求項1ないし4のいずれか1項に記載の集積回路設計装置において、
    前記配線要求に基づいて配線されたシールド付きクロック配線を処理対象として、前記記憶手段に記憶されるその処理対象のシールド付きクロック配線の分割ルールに基づいて、その処理対象のシールド付きクロック配線を分割するとともに、1本のシールド付きクロック配線から分割したシールド付きクロック配線に対して、同じグループに属することを示すグループ情報を付与する分割手段を備えることを、
    特徴とする集積回路設計装置。
  6. 請求項5に記載の集積回路設計装置において、
    前記分割手段は、分割結果のシールド付きクロック配線の持つシールド配線が上又は下の1層差にある配線層の持つグランド配線と交差する場合には、その交差部分にビアを生成することを、
    特徴とする集積回路設計装置。
  7. 請求項5に記載の集積回路設計装置において、
    前記分割手段は、2つの処理対象のシールド付きクロック配線が配線層を変えて折り曲げられて接続される場合には、それらのシールド付きクロック配線についての分割結果のシールド付きクロック配線の信号配線同士およびシールド配線同士が接続されることになるようにと、分割結果の配線を修正するとともに、該当する交差部分にビアを生成することを、
    特徴とする集積回路設計装置。
  8. 請求項5ないし7のいずれか1項に記載の集積回路設計装置において、
    前記グループ情報に基づいて、前記分割手段の分割により生成されたシールド付きクロック配線を削除して、それらのシールド付きクロック配線の分割元となったシールド付きクロック配線を回復させる回復手段を備えることを、
    特徴とする集積回路設計装置。
  9. 集積回路で用いられるシールド付きクロック配線の配線設計を行う集積回路設計装置が実行する集積回路設計方法であって、
    配線要求のあるシールド付きクロック配線の配線層と、そのシールド付きクロック配線の識別子と、そのシールド付きクロック配線の始点および終点とを入力することで、シールド付きクロック配線の配線要求を入力する過程と、
    集積回路で使用可能なシールド付きクロック配線の識別子の一覧と、それらの各識別子に対応付けて、その識別子の指すシールド付きクロック配線がどのように分割されて配線されるのかということについて記述する分割ルールの情報とを記憶する記憶手段を参照することで、前記入力した識別子の指すシールド付きクロック配線の分割ルールを特定する過程と、
    前記特定した分割ルールに基づいて分割されることになる分割結果のシールド付きクロック配線がスペース的に許されるのか否かを判断することで、前記配線要求のシールド付きクロック配線が許されるのか否かを判断する過程とを備えることを、
    特徴とする集積回路設計方法。
  10. 集積回路で用いられるシールド付きクロック配線の配線設計を行う集積回路設計装置の実現に用いられる集積回路設計プログラムであって、
    コンピュータを、
    配線要求のあるシールド付きクロック配線の配線層と、そのシールド付きクロック配線の識別子と、そのシールド付きクロック配線の始点および終点とを入力することで、シールド付きクロック配線の配線要求を入力する入力手段と、
    集積回路で使用可能なシールド付きクロック配線の識別子の一覧と、それらの各識別子に対応付けて、その識別子の指すシールド付きクロック配線がどのように分割されて配線されるのかということについて記述する分割ルールの情報とを記憶する記憶手段を参照することで、前記入力手段の入力した識別子の指すシールド付きクロック配線の分割ルールを特定する特定手段と、
    前記特定手段の特定した分割ルールに基づいて分割されることになる分割結果のシールド付きクロック配線がスペース的に許されるのか否かを判断することで、前記配線要求のシールド付きクロック配線が許されるのか否かを判断する判断手段として機能させるための集積回路設計プログラム。
JP2007018948A 2007-01-30 2007-01-30 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム Expired - Fee Related JP4733059B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007018948A JP4733059B2 (ja) 2007-01-30 2007-01-30 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
US12/019,208 US7757192B2 (en) 2007-01-30 2008-01-24 Integrated circuit designing device, integrated circuit designing method, and integrated circuit designing program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007018948A JP4733059B2 (ja) 2007-01-30 2007-01-30 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム

Publications (2)

Publication Number Publication Date
JP2008186230A true JP2008186230A (ja) 2008-08-14
JP4733059B2 JP4733059B2 (ja) 2011-07-27

Family

ID=39669393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007018948A Expired - Fee Related JP4733059B2 (ja) 2007-01-30 2007-01-30 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム

Country Status (2)

Country Link
US (1) US7757192B2 (ja)
JP (1) JP4733059B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211694B2 (ja) * 2006-01-04 2013-06-12 富士通株式会社 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム
US8607180B2 (en) * 2012-05-09 2013-12-10 Lsi Corporation Multi-pass routing to reduce crosstalk

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440568A (ja) * 1990-06-07 1992-02-10 Toshiba Corp 配線設計方法
JPH0512383A (ja) * 1991-07-05 1993-01-22 Hokuriku Nippon Denki Software Kk シールド配線経路探索方式
JP2002124571A (ja) * 2000-10-17 2002-04-26 Matsushita Electric Ind Co Ltd 半導体集積回路の配線生成方法
JP2003158186A (ja) * 2001-11-20 2003-05-30 Nec Corp クロック配線構造およびクロック伝搬遅延時間の調整方法
JP2006278886A (ja) * 2005-03-30 2006-10-12 Kawasaki Microelectronics Kk 半導体集積回路の配線方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136125A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd クロツク配線及びクロツク配線を有する半導体集積回路装置
EP0569898A1 (en) 1992-05-14 1993-11-18 Datatape Incorporated Cassette/scanner recorder tape path
JPH08129576A (ja) 1994-11-01 1996-05-21 Matsushita Electric Ind Co Ltd 半導体装置のマスクレイアウト設計方法
JP3157775B2 (ja) * 1998-04-14 2001-04-16 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置及びその回路設計方法
US6237127B1 (en) * 1998-06-08 2001-05-22 Synopsys, Inc. Static timing analysis of digital electronic circuits using non-default constraints known as exceptions
JP2001142915A (ja) 1999-11-10 2001-05-25 Fujitsu Ltd 設計データ処理方法及び記録媒体
JP4131119B2 (ja) 2002-04-19 2008-08-13 富士通株式会社 半導体集積回路設計方法及び半導体集積回路設計プログラム
US6708314B2 (en) * 2002-05-24 2004-03-16 Sun Microsystems, Inc. Clock skew reduction using active shields
US6948142B2 (en) * 2003-06-02 2005-09-20 Lsi Logic Corporation Intelligent engine for protection against injected crosstalk delay
US7039891B2 (en) * 2003-08-27 2006-05-02 Lsi Logic Corporation Method of clock driven cell placement and clock tree synthesis for integrated circuit design
US7237217B2 (en) * 2003-11-24 2007-06-26 International Business Machines Corporation Resonant tree driven clock distribution grid
JP4365274B2 (ja) * 2004-06-18 2009-11-18 富士通株式会社 集積回路設計システム、方法及びプログラム
US7005874B2 (en) * 2004-06-28 2006-02-28 International Business Machines Corporation Utilizing clock shield as defect monitor
JP4761859B2 (ja) * 2005-07-14 2011-08-31 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト設計方法
US7761831B2 (en) * 2005-12-29 2010-07-20 Mosaid Technologies Incorporated ASIC design using clock and power grid standard cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0440568A (ja) * 1990-06-07 1992-02-10 Toshiba Corp 配線設計方法
JPH0512383A (ja) * 1991-07-05 1993-01-22 Hokuriku Nippon Denki Software Kk シールド配線経路探索方式
JP2002124571A (ja) * 2000-10-17 2002-04-26 Matsushita Electric Ind Co Ltd 半導体集積回路の配線生成方法
JP2003158186A (ja) * 2001-11-20 2003-05-30 Nec Corp クロック配線構造およびクロック伝搬遅延時間の調整方法
JP2006278886A (ja) * 2005-03-30 2006-10-12 Kawasaki Microelectronics Kk 半導体集積回路の配線方法

Also Published As

Publication number Publication date
US20080184179A1 (en) 2008-07-31
US7757192B2 (en) 2010-07-13
JP4733059B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
JP2954894B2 (ja) 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
JP2002134619A (ja) 集積回路の設計方法、その設計装置、および記録媒体
WO2007077623A1 (ja) 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム
JP5644606B2 (ja) メッシュ数予測方法、解析装置及びプログラム
US20080097738A1 (en) Redundant Micro-Loop Structure For Use In An Integrated Circuit Physical Design Process And Method Of Forming The Same
JP2015166981A (ja) レイアウト検証方法、検証装置、及び検証プログラム
JP5418341B2 (ja) 設計支援プログラム、設計支援装置および設計支援方法
JP4733059B2 (ja) 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
US20110093829A1 (en) Computer product, design support apparatus, and design support method
US7966597B2 (en) Method and system for routing of integrated circuit design
US9886539B2 (en) Designing circuits using pseudohierarchy
US20060041852A1 (en) Targeted optimization of buffer-tree logic
JP5515255B2 (ja) 自動配線装置、自動配線方法および自動配線プログラム
JP2004259967A (ja) 半導体集積回路及び半導体集積回路の設計方法
JP2009134439A (ja) ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法
US10325050B2 (en) User-defined partitions for logical and physical circuit syntheses
JP2933605B1 (ja) レイアウトデータの作成方法
JP4946655B2 (ja) 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
JP4717944B2 (ja) 半導体集積回路の設計方法およびその設計装置
JP5402430B2 (ja) 設計方法
JP2007272686A (ja) 半導体集積回路装置の修正方法及び修正装置
JP3990552B2 (ja) フォワードアノテーション方法
JP2021015537A (ja) 半導体集積回路の設計方法、回路設計システム及び制御プログラム
CN115618781A (zh) 一种vlsi全局布局时序优化方法和装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees