JP2002124571A - 半導体集積回路の配線生成方法 - Google Patents

半導体集積回路の配線生成方法

Info

Publication number
JP2002124571A
JP2002124571A JP2000316454A JP2000316454A JP2002124571A JP 2002124571 A JP2002124571 A JP 2002124571A JP 2000316454 A JP2000316454 A JP 2000316454A JP 2000316454 A JP2000316454 A JP 2000316454A JP 2002124571 A JP2002124571 A JP 2002124571A
Authority
JP
Japan
Prior art keywords
wiring
net
integrated
virtual
nets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000316454A
Other languages
English (en)
Inventor
Kenya Fujino
健哉 藤野
Fumihiro Kimura
文浩 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000316454A priority Critical patent/JP2002124571A/ja
Publication of JP2002124571A publication Critical patent/JP2002124571A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 複数の配線の特性を揃える必要から「要特性
統一ネット」の特性の固定を行なうと、要特性統一ネッ
トの配線が大きな障害物となり、特性の統一を要しない
通常ネットの配線回り込みが発生し、通常ネットの配線
効率を阻害することを防止する。 【解決手段】 要特性統一ネットを抽出し、配線順番を
定義する。抽出した要特性統一ネットを仮想ネット41
0に割り付け、仮想ネットに配線幅の指定を行なう。次
に、仮想ブロックピン411を、要特性統一ネットのブ
ロックピン群に生成し、一般的な配線アルゴリズムを用
いて、仮想ネット410と通常ネット409とについて
同時に概略配線および詳細配線を実施する。その後、仮
想ネットの配線を仮想ネットに割り付けた要特性統一ネ
ットの配線に特性が揃うように分割する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体集積回路のレ
イアウト設計方法に関し、特に特性を揃えるべき配線す
なわち要特性統一ネットを含む半導体集積回路の自動レ
イアウト設計における配線方法に関するものである。
【0002】
【従来の技術】近年のプロセスの微細化に伴い、大規
模、高速な半導体集積回路の開発が盛んになってきてい
る。一方、微細化の影響により、セルの固有遅延よりも
配線に起因する遅延の方が支配的となり、タイミングを
満たすために配線長や配線容量等を考慮する必要があ
る。
【0003】例えば、全ビットで一つの情報を伝播する
バスネットでは、各ビットのタイミングを満たすととも
に、全ビット間のタイミングを揃えるために、全ビット
の配線長、配線容量、配線経路、配線形状等の特性を揃
えて配線することが重要になっている。
【0004】バスネット以外にも、例えばクロックネッ
トやクリティカルネット等のタイミングを満たすことが
困難なネットに対し、隣接配線間のカップリング容量を
低下させる目的で、対象ネットをシールド配線で囲む場
合がある。
【0005】シールド配線は一般に、対象ネットと同一
レイヤにおいて、平行にグランドネットで囲み、隣接す
る他の配線動作における影響を低減させるものである。
これらのクロック配線やクリティカル配線のシールド配
線のネット群は、クロック配線やシールド配線の配線経
路、配線形状等の特性を揃えることが多い。
【0006】このように、バスネット、クロック配線と
シールド配線、クリティカル配線とシールド配線等の複
数の配線の特性を揃えることが望まれるネットを、この
明細書では、「要特性統一ネット」と記載することにす
る。
【0007】一般に半導体集積回路のレイアウト設計に
おける配線手法では、各機能ブロック間の配線接続情報
と、配線幅、配線間隔等が記載されたデザインルールに
基づいて、面積最小且つ配線長が最短となるように配線
を生成する。
【0008】その際、要特性統一ネットと、特性を揃え
る必要のないネットである通常ネットの配線を同時に生
成する。
【0009】しかし、このようなレイアウト設計方法で
は、それぞれのネットが最短で配線されるため、要特性
統一ネットの配線長、配線容量、配線経路、形状等の特
性を揃えることができない。
【0010】従来の技術の半導体集積回路の配線生成方
法による配線生成結果を図14に示す。図14におい
て、符号の1501,1502,1503,1504,
1505はブロック、1506は要特性統一ネットのブ
ロックピン、1507は通常ネットのブロックピン、1
508は要特性統一ネットの配線、1509は通常ネッ
トの配線、1510は迂回している通常ネットの配線を
示している。
【0011】図14に示すように、要特性統一ネットの
配線1508は、配線長、配線容量、配線経路、配線形
状等が揃えられていないことが分かる。
【0012】そこで、要特性統一ネットに対する特別な
配線手法がいくつか提案されている。
【0013】例えば、通常ネットの配線の配線生成前に
要特性統一ネットを抽出し、配線順番を定義する。抽出
したネットの中の1ネットに対し、配線経路を人手で指
定する。指定した配線経路と定義した配線順番情報に従
って配線生成を行ない、配線長、配線容量、配線経路、
配線形状等の特性を揃えた配線を実現する手法が提案さ
れている。その配線生成結果を図15に示す。図15
は、要特性統一ネットの配線1508が配線経路を指定
され、特性を揃えた配線形状で配線生成された結果であ
る。
【0014】一方、自動で特性を揃えた配線形状を生成
する手法として、特許第2833886号公報の半導体
集積回路の自動レイアウト手法がある。特許第2833
886号公報の半導体集積回路の自動レイアウト手法に
よれば、要特性統一ネットを抽出し、抽出したネット群
を配線するために必要な領域を事前に確保する。その領
域確保結果を図16に示す。図16は、要特性統一ネッ
トの配線を生成する領域として配線領域1511を事前
に確保した結果を示している。
【0015】次に、抽出したネット群を配線領域151
1内で特性が揃うように配線を生成し、あるいは抽出し
たネット群の配線本数に分割しその配線を接続する。配
線結果を図17に示す。図17は、事前に確保した配線
領域1511内で、要特性統一ネットの配線1508を
生成した結果である。
【0016】その後、特性を揃える必要のない通常ネッ
トの配線生成を行なう。
【0017】以上の手法を用いて、特性を揃えた配線を
実現する。
【0018】
【発明が解決しようとする課題】上述した従来の半導体
集積回路の自動レイアウトにおける配線手法には、下記
のような課題がある。
【0019】まず、一般的なレイアウト設計における配
線方法では、それぞれのネットが最短で配線され、要特
性統一ネットの配線長、配線容量等の特性を揃えること
ができないため、要特性統一ネットのタイミング誤差に
よる誤動作を起こす場合がある。
【0020】また、人手で配線経路を指定する配線手法
あるいは、自動で特性を揃えた配線を生成する特許第2
833886号公報の手法では、通常ネットの配線生成
時に要特性統一ネットの配線経路、配線形状、座標を変
更する場合がある。この問題は、要特性統一ネットの配
線生成後、通常ネットの配線生成を行なう前に、要特性
統一ネットの配線経路、配線形状、座標をあらかじめ固
定することで解決できる。
【0021】しかし、配線経路、配線形状、座標の固定
を行なうと、要特性統一ネットの配線が大きな障害物と
なり、通常ネットの配線回り込みが発生し、通常ネット
の効率の良い配線生成を行なうことができなくなる原因
となる。
【0022】そこで、通常ネットの配線が最適な配線経
路、配線形状で生成されるように、通常ネットの障害物
とならない最適な位置に配線領域1511を生成すべき
であるが、通常ネットを配線せずに、複数存在する通常
ネットの配線経路を予測し、通常ネットの障害物となら
ない最適な位置を求めることはきわめて困難なことであ
る。そのため、要特性統一ネットの配線が通常ネットの
障害物となってしまうことが避けられない。
【0023】図18は要特性統一ネットの配線が、通常
ネットの障害物となっており、その結果として迂回配線
が発生する例である。例えば、迂回している通常ネット
の配線1510は要特性統一ネットの配線1508とブ
ロック1503の間のP点を通過することが最適であ
る。しかし、要特性統一ネットの配線1508が通常ネ
ットの配線1510に対する障害物となっており、最適
な配線経路を通過できず迂回配線となってしまうのであ
る。
【0024】配線の迂回は、配線長・配線遅延を増加
し、通常ネットのタイミングエラーを発生する原因とな
る。
【0025】本発明は、上記従来の問題点を解決するも
ので、要特性統一ネットの特性を揃え、且つ特性を揃え
る必要のない通常ネットの配線に対しても効率の良い配
線生成を行なうことができる半導体集積回路の配線生成
方法を提供することを目的としている。
【0026】
【課題を解決するための手段】半導体集積回路の配線生
成方法についての本発明は、次のような手段を講じるこ
とにより、上記の課題を解決するものである。
【0027】本願第1の発明の半導体集積回路の配線生
成方法は、次の3つの工程を含んでいることを特徴とす
る。すなわち、 (1)要特性統一ネットを抽出して仮想ネットに割り付
け、抽出した各要特性統一ネットのネット情報を別途保
存の上で削除し、前記仮想ネットに配線幅の指定を行な
う処理と仮想ブロックピンを生成する処理とを行なう仮
想配線生成工程。
【0028】(2)前記仮想ネットと特性統一不要の通
常ネットの配線を一般的な配線アルゴリズムを用いて同
時に配線する配線工程。
【0029】(3)前記仮想ネットの配線を前記別途保
存しておいたネット情報に基づき、接続情報、デザイン
ルールの双方を満足し、且つ特性が揃うように分割する
配線分割工程。
【0030】この第1の発明による作用は次のとおりで
ある。ここでは、前処理として既に、各機能ブロック間
の配線接続情報と、配線幅、配線間隔等のデザインルー
ルが規定された情報の読み込みが行われ、フロアプラン
によって各機能ブロックの配置位置やブロックピン位置
等の決定が行われているものとする。
【0031】仮想配線生成工程においては、複数のネッ
トからなり特性を揃えるべきネットである要特性統一ネ
ットの抽出を行ない、その複数の要特性統一ネットを仮
想的なネットである仮想ネットに割り付ける。換言すれ
ば、特性を揃えるべきバス配線等を一本の幅広配線とし
て扱うことにする。その一本の幅広配線に相当するのが
仮想ネットである。すなわち、複数の要特性統一ネット
を一つに束ねて単一の仮想ネットと見なすのである。次
工程である配線工程で紛れるのを防止するため、抽出済
みの各要特性統一ネットについては、そのネット情報を
削除しておく必要がある。ただし、次々工程である配線
分割工程では、各要特性統一ネットそれぞれのネット情
報が必要となるので、削除する前に、それらのネット情
報を別途保存しておく。別途保存というのは、配線工程
で有効とはならないようにする意味である。さらに、仮
想配線生成工程において、前記の一つに束ねた仮想ネッ
トに対して、その両端の仮想ブロックピンを生成する。
また、配線幅の指定を行なう。これも次工程での配線工
程での準備である。配線工程では、取り扱うのは仮想ネ
ットであって個々の要特性統一ネットではないから、ブ
ロックピンについても元の本来の要特性統一ネットにお
けるブロックピンをそのまま用いるわけにはゆかないの
である。そこで、仮想ネットについて仮想ブロックピン
を生成しているのである。仮想ネットについて配線幅を
指定するのも、複数の要特性統一ネットが束ねられたも
のを取り扱っているので、元の要特性統一ネットの配線
幅をそのまま用いるわけには行かず、一本の幅広配線と
しての配線幅で対応する必要があるからである。なお、
複数の要特性統一ネットの抽出については、人手による
もよいし、あるいは自動的に行なうのでもよい。
【0032】次の配線工程においては、前工程の仮想配
線生成工程で上記のように作成した仮想ネット(複数の
要特性統一ネットの束)と、特性を揃える必要のないネ
ットである通常ネットとについて、一般的な配線アルゴ
リズムを用いて同時に配線する。ここで重要なことは、
複数の要特性統一ネットが一つに束ねられてなる単一の
仮想ネットとして取り扱われるということである。個々
の要特性統一ネットの個性が一時的に抹消されているの
である。そして、その仮想ネットは、適用する一般的な
配線アルゴリズムのもとでは、形式的には通常ネットと
同格のものとして取り扱われるのである。また、仮想ネ
ットの両端の仮想ブロックピンについても、通常ネット
のブロックピンと同格のものとして取り扱われるのであ
る。一般的な配線アルゴリズムによる配線は、仮想ネッ
トも通常ネットも同格扱いで、配線長、配線経路の最適
化が行われる状態での配線が実行される。したがって、
ここでは、仮想ネットに対して通常ネットの配線回り込
みの発生が防止されることになる。ここで重要なこと
は、通常ネットの配線回り込みを回避するのに、通常ネ
ットの配線領域と複数の要特性統一ネットのための配線
領域とを全く切り離した状態で取り敢えず回避するとい
ったものではなく、複数の要特性統一ネットを一つにま
とめて仮想ネットという態様に止揚した上で、その仮想
ネットと通常ネットとを同時的に配線しているというこ
とである。複数の要特性統一ネットが単一の仮想ネット
として束ねられた状態で、通常ネットとの相関の中で、
通常ネットの配線回り込みを防止しているのである。複
数の要特性統一ネットを単一の仮想ネットとして束ねて
いるので、通常ネットの配線回り込みに対する障害物と
なるのを回避するための演算処理が簡略化されるのであ
る。
【0033】次に、配線分割工程に移る。仮想ネット、
仮想ブロックピンの状態での配線のままでは意味をなさ
ない。本来の姿の複数の要特性統一ネットと通常の意味
でのブロックピンの状態に戻す必要がある。配線分割工
程においては、仮想配線生成工程で別途保存しておいた
各要特性統一ネットのネット情報を用いる。通常のブロ
ックピンも用いる。複数の要特性統一ネットを束ねた仮
想ネットにおいて、前記の回復したネット情報に基づい
て、接続情報、デザインルールの双方を満足し、且つ特
性が揃うように、その仮想ネットを複数のネットに分割
する。つまり、分割して生成すべき複数のネットにつ
き、配線長、配線容量、配線経路、配線形状等の特性を
揃えた状態において、仮想ネットを複数のネットに分割
する。したがって、分割によって生成された複数のネッ
トは互いに特性の揃ったものとなる。
【0034】以上のようにして、この第1の発明の半導
体集積回路の配線生成方法によれば、通常ネットの配線
においてあらかじめ要特性統一ネットの特性を固定する
ことなく通常ネットと仮想ネットとを同時に配線するの
で、迂回配線による通常ネットのタイミングエラーの発
生を防止することができるとともに、特性を揃えるべき
複数のネットの配線長、配線容量、配線経路、配線形状
等の特性を実効的に揃えることができる。
【0035】本願第2の発明の半導体集積回路の配線生
成方法は、次の3つの工程を含んでいることを特徴とす
る。すなわち、 (1)複数の要特性統一ネットを一つのネットに統合し
て統合ネットとなし、抽出した各要特性統一ネットのネ
ット情報を別途保存の上で削除し、前記統合ネットに配
線幅の指定を行なう配線統合工程。
【0036】(2)前記統合ネットと特性統一不要の通
常ネットの配線を一般的な配線アルゴリズムを用いて同
時に配線する配線工程。
【0037】(3)前記統合ネットの幹線を前記別途保
存しておいたネット情報とデザインルールに基づいて所
要本数に分割し、前記統合ネットにおける複数の要特性
統一ネットの各ブロックピンからの配線を伸縮させて前
記統合ネットの幹線の前記分割された配線に対して接続
し、不必要な配線部分を削除する配線分割工程。
【0038】上記第1の発明の場合には、複数の要特性
統一ネットのブロックピンが集中配置されている場合に
有効である。しかし、ブロックピンが分散配置されてい
る場合には、配線領域が無駄に消費されることになる。
また、分散配置されているブロックピンの間に通常ネッ
トのブロックピンが存在する場合にはショートが発生す
る。この第2の発明の半導体集積回路の配線生成方法
は、このようにブロックピンが分散配置されている条件
に対して対処せんとするものである。
【0039】この第2の発明による作用は次のとおりで
ある。ここでは、前処理として既に、各機能ブロック間
の配線接続情報と、配線幅、配線間隔等のデザインルー
ルが規定された情報の読み込みが行われ、フロアプラン
によって各機能ブロックの配置位置やブロックピン位置
等の決定が行われているものとする。
【0040】配線統合工程においては、複数のネットか
らなり特性を揃えるべきネットである要特性統一ネット
の抽出を行ない、その複数の要特性統一ネットを仮想的
なネットである統合ネットに統合する。上記の第1の発
明の場合には、複数の要特性統一ネットをその両端のブ
ロックピンを含めて丸ごと単一の仮想ネットに束ねた
が、この第2の発明の場合には、個々の要特性統一ネッ
トにおける両端のブロックピンについてはそのままと
し、ブロックピンどうしをつなぐネットの実質部分にお
いて複数のものを一つに束ねる。その形態は、中央の一
つの幅広配線である幹線と、その幹線の両端における複
数に分岐する配線部分とからなっている。ブロックピン
をそのままとするのは、ブロックピンが分散配置されて
いるときに、その分散配置の状況に配慮するためであ
る。その分散配置の状況をそのまま生かすのである。次
工程である配線工程で紛れるのを防止するため、統合済
みの各要特性統一ネットについては、そのネット情報を
削除しておく必要がある。ただし、次々工程である配線
分割工程では、各要特性統一ネットそれぞれのネット情
報が必要となるので、削除する前に、それらのネット情
報を別途保存しておく。さらに、その統合ネットについ
ての配線幅の指定を行なう。これも次工程での配線工程
での準備である。配線工程では、取り扱うのは統合ネッ
トであって個々の要特性統一ネットではないから、統合
ネットについて配線幅を指定するのは、複数の要特性統
一ネットが束ねられたものを取り扱っているので、元の
要特性統一ネットの配線幅をそのまま用いるわけにはゆ
かず、一本の幅広配線としての配線幅で対応する必要が
あるからである。なお、複数の要特性統一ネットの抽出
については、人手によるもよいし、あるいは自動的に行
なうのでもよい。
【0041】次の配線工程においては、前工程の配線統
合工程で上記のように作成した統合ネット(複数の要特
性統一ネットの束)と、特性を揃える必要のないネット
である通常ネットとについて、一般的な配線アルゴリズ
ムを用いて同時に配線する。ここで重要なことは、複数
の要特性統一ネットが一つに束ねられてなる単一の統合
ネットとして取り扱われるということである。個々の要
特性統一ネットの個性が一時的に抹消されているのであ
る。そして、その統合ネットは、適用する一般的な配線
アルゴリズムのもとでは、形式的には通常ネットと同格
のものとして取り扱われるのである。ただし、統合ネッ
トの幹線の両端の分岐配線部分については、通常ネット
の配線を禁止することが必要である。一般的な配線アル
ゴリズムによる配線は、統合ネットも通常ネットも同格
扱いで、配線長、配線経路の最適化が行われる状態での
配線が実行される。したがって、ここでは、統合ネット
に対して通常ネットの配線回り込みの発生が防止される
ことになる。ここで重要なことは、通常ネットの配線回
り込みを回避するのに、通常ネットの配線領域と複数の
要特性統一ネットのための配線領域とを全く切り離した
状態で取り敢えず回避するといったものではなく、複数
の要特性統一ネットを一つにまとめて統合ネットという
態様に止揚した上で、その統合ネットと通常ネットとを
同時的に配線しているということである。複数の要特性
統一ネットが単一の統合ネットとして束ねられた状態
で、通常ネットとの相関の中で、通常ネットの配線回り
込みを防止しているのである。複数の要特性統一ネット
を単一の統合ネットとして束ねているので、通常ネット
の配線回り込みに対する障害物となるのを回避するため
の演算処理が簡略化されるのである。
【0042】次に、配線分割工程に移る。統合ネットの
状態での配線のままでは意味をなさない。本来の姿の複
数の要特性統一ネットの状態に戻す必要がある。なお、
ブロックピンについてはそのままでよい。配線分割工程
においては、配線統合工程で別途保存しておいた各要特
性統一ネットのネット情報を用いる。複数の要特性統一
ネットを束ねた統合ネットにおいて、前記の回復したネ
ット情報に基づいて、デザインルールに基づいて統合ネ
ットの幹線を複数に分割する。そして、各ブロックピン
につながる分岐配線部分を伸縮させながら、統合ネット
の幹線における前記の分割された配線部分に対しての接
続を行う。この伸縮のときに、オーバーラン的に不要な
突出の配線部分が生じることがある。そのような不必要
な配線部分は削除する。このような幹線の分割と分岐配
線部分の伸縮とにより、統合ネットを分割して生成すべ
き複数のネットにつき、配線長、配線容量、配線経路、
配線形状等の特性を揃えた状態にして分割することが可
能となる。すなわち、分割によって生成された複数のネ
ットは互いに特性の揃ったものとなる。また、通常ネッ
トと分岐配線部分との関係においては、前記の配線禁止
の制限を順守する限りにおいて、隣接する分岐配線部分
どうし間に通常ネットを配線したり、他のネットを配線
することができる。すなわち、ショートを回避した状態
での通常ネットの配線が可能となり、また、無駄な配線
領域の消費を極力抑えることができる。
【0043】以上のようにして、この第2の発明の半導
体集積回路の配線生成方法によれば、通常ネットの配線
においてあらかじめ要特性統一ネットの特性を固定する
ことなく通常ネットと統合ネットとを同時に配線するの
で、迂回配線による通常ネットのタイミングエラーの発
生を防止することができるとともに、特性を揃えるべき
複数のネットの配線長、配線容量、配線経路、配線形状
等の特性を実効的に揃えることができる。さらに、隣接
する分岐配線部分どうし間を利用する状態でショートな
しに通常ネットを配線したり、他のネットを配線するこ
とができ、無駄な配線領域の消費を極力抑えることがで
きる。
【0044】本願第3の発明の半導体集積回路の配線生
成方法は、次の3つの工程を含んでいることを特徴とす
る。すなわち、 (1)複数の要特性統一ネットを一つのネットに統合し
て統合ネットとなし、抽出した各要特性統一ネットのネ
ット情報を別途保存の上で削除し、前記統合ネットに配
線幅の指定を行なう配線統合工程。
【0045】(2)前記統合ネットを優先的に配線する
優先配線工程。
【0046】(3)前記統合ネットの配線を配線通過本
数を考慮した形状に最適化し、各ブロックピンから前記
統合ネットの幹線までの配線を配線接続個所まで伸縮す
る配線最適化工程。
【0047】(4)特性統一不要の通常ネットの配線を
一般的な配線アルゴリズムを用いて配線する配線工程。
【0048】(5)前記統合ネットの幹線を前記別途保
存しておいたネット情報とデザインルールに基づいて所
要本数に分割する配線分割工程。
【0049】上記第2の発明の場合には、複数の要特性
統一ネットのブロックピンが分散配置されている場合に
有効である。しかし、その配線工程において、統合ネッ
トと通常ネットを同時に配線しているので、統合ネット
に対する配線幅指定では必要以上の領域を確保しなけれ
ばならず、配線分割後にデッドスペースが発生する。こ
の第3の発明の半導体集積回路の配線生成方法は、ブロ
ックピンが分散配置されている条件でデッドスペースを
抑制することに対処せんとするものである。
【0050】この第3の発明による作用は次のとおりで
ある。配線統合工程については上記第2の発明と同様で
ある。次の優先配線工程においては、通常ネットの方は
除いておいて、統合ネットについてのみ、これを優先的
に配線する。このとき、通常ネットへの配慮はなしでよ
く、統合ネットの配線配置についての自由度は充分に高
いものとなり、配線幅指定においても必要最小限のもの
でよいことになる。次に、配線最適化工程において、統
合ネットの配線を配線通過本数を考慮した形状に最適化
する。そして、各ブロックピンにつながる分岐配線部分
を統合ネットの幹線まで伸縮する。次の配線工程におい
て、特性を揃える必要のないネットである通常ネットに
ついて、一般的な配線アルゴリズムを用いて配線を行な
う。このとき、統合ネットの幹線について、Y方向の幹
線はX方向への移動を許容し、X方向の幹線はY方向の
移動を許容する。また、分岐配線部分については、その
移動に合わせて伸縮を行うものとする。次いで、配線分
割工程において、本来の姿の複数の要特性統一ネットの
状態に戻す。配線統合工程で別途保存しておいた各要特
性統一ネットのネット情報を用いる。複数の要特性統一
ネットを束ねた統合ネットにおいて、前記の回復したネ
ット情報に基づいて、デザインルールに基づいて統合ネ
ットの幹線を複数に分割する。これにより、統合ネット
を分割して生成すべき複数のネットにつき、配線長、配
線容量、配線経路、配線形状等の特性を揃えた状態にし
て分割することが可能となる。すなわち、分割によって
生成された複数のネットは互いに特性の揃ったものとな
る。さらには、隣接する分岐配線部分どうし間を利用す
る状態でショートなしに通常ネットを配線したり、他の
ネットを配線することができ、無駄な配線領域の消費を
極力抑えることができる。
【0051】以上のようにして、この第3の発明の半導
体集積回路の配線生成方法によれば、迂回配線による通
常ネットのタイミングエラーの発生を防止することがで
きるとともに、特性を揃えるべき複数のネットの配線
長、配線容量、配線経路、配線形状等の特性を実効的に
揃えることができる。さらに、配線最適化工程において
統合ネットの幹線につき配線接続に最低限必要な配線形
状に最適化するので、上記第2の発明の場合に生じる可
能性のあるデッドスペースを極力小さくすることができ
る。
【0052】
【発明の実施の形態】以下、本発明にかかわる半導体集
積回路の配線生成方法の具体的な実施の形態を図面に基
づいて詳細に説明する。
【0053】(第1の実施の形態)図1は、本発明の第
1の実施の形態にかかわる半導体集積回路の配線生成方
法のフロー図である。以下、図1に沿って説明を行な
う。図1において、符号の101はデータ入力工程、1
02はフロアプラン工程、103は仮想配線生成工程、
104は配線工程、105は配線分割工程である。
【0054】第1の実施の形態の半導体集積回路の配線
生成方法を実施するに当たり、一般的なレイアウトと同
様に、データ入力工程101において各機能ブロック間
の配線接続情報と、配線幅、配線間隔等のデザインルー
ルが規定された情報の読み込みを行ない、フロアプラン
工程102で各機能ブロックの接続数や、信号の流れ等
を考慮したブロックの配置位置や、ブロックピン位置等
の決定を行う。
【0055】図4は、データ入力工程101において配
線接続情報とデザインルールの読み込みを行ない、フロ
アプラン工程102で各機能ブロックの配置位置とブロ
ックピン位置等の決定を行なった結果を示す。符号の4
01,402,403,404,405はブロック、4
06は要特性統一ネットのブロックピン、407は通常
ネットのブロックピン、408は要特性統一ネットの接
続情報、409は通常ネットの接続情報である。
【0056】仮想配線生成工程103においてまず、要
特性統一ネット408の抽出を行なう。抽出方法として
は、人手でネット名抽出と配線順番を指定する。
【0057】次に、抽出した要特性統一ネット408を
一つの仮想ネット410(図5参照)に割り付ける。そ
の際、仮想ネット410に割り付けた要特性統一ネット
408の各ネット情報を別途保存し、仮想ネット410
に割り付けた要特性統一ネット408の各ネット情報を
レイアウト上から削除する。仮想ネット410に対し、
仮想ネット410に割り付けた要特性統一ネット408
の配線幅、配線間隔等の配線ルール等に従って配線幅の
指定を行なう。例えば、仮想ネット410に割り付けた
要特性統一ネット408の各配線幅を加算した総配線幅
と、仮想ネット410に割り付けた要特性統一ネット4
08のネット本数マイナス1本分にスペーシングルール
の幅を乗算した総配線間隔幅を加算した配線幅を指定す
る。
【0058】次に、仮想ネット410が接続を行なう仮
想ブロックピン411を、仮想ネット410に割り付け
た要特性統一ネット408のブロックピン間にそれぞれ
生成する。一般に配線を生成する際、配線の中心から上
下あるいは左右に幅を与えて配線形状を実現するので、
仮想ブロックピン411は複数並んでいる仮想ネット4
10に割り付けた要特性統一ネット408のブロックピ
ン列の中央に配置するのが望ましい。
【0059】なお、要特性統一ネット408の抽出方法
において、例えばA[1]のようにネット名、区切り文
字、ビット番号の組み合わせで一般に表記されるバスネ
ット等のネット名のように、容易に規則性が判断できる
ネットについては、規則性を利用してネット名抽出と配
線順番の定義を自動で行なっても良い。
【0060】仮想配線生成工程103を図4、図5を用
いて説明する。図5において、符号の410は仮想ネッ
トの接続情報、411は仮想ブロックピンである。
【0061】ブロック402、ブロック403間で接続
関係にあるBUS[1]からBUS[3]を要特性統一
ネット408として抽出し、BUS[1],BUS
[2],BUS[3]の順番で配線することを定義す
る。抽出した要特性統一ネット408のBUS[1]か
らBUS[3]を、図5に示す仮想ネット410に割り
付け、要特性統一ネット408のBUS[1]からBU
S[3]の各ネット情報を別途保存の上、レイアウト上
から削除し、仮想ネット410に対し配線幅の指定を行
なう。
【0062】次に、仮想ブロックピン411を、仮想ネ
ット410に割り付けた要特性統一ネット408のブロ
ックピン406群にそれぞれ生成する。仮想ブロックピ
ン411は複数並んでいる仮想ネット410に割り付け
た要特性統一ネット408のブロックピン406の列の
中央に配置する。
【0063】配線工程104において、デザインルール
に基づき一般的な配線アルゴリズムを用いて、仮想ネッ
ト410と通常ネット409について同時に概略配線お
よび詳細配線を実施する。
【0064】配線工程104の結果を図6に示す。図6
は、仮想ブロックピン411間を接続する仮想ネット4
10の配線412について、その他の通常ネット413
と同時に配線長、配線経路の最適化が行なわれた配線の
結果を示している。
【0065】なお、仮想ネットの配線経路を特定したい
場合、仮想ネットがどの配線領域を通過すべきかだけを
配線経路として指定しても良い。
【0066】配線分割工程105において、仮想ネット
410の配線412を仮想配線生成工程103で別途保
存しておいたネット情報に基づき、仮想ネット410に
割り付けた要特性統一ネット408のブロックピン40
6からブロックピン406までの接続情報、デザインル
ールの双方を満たした配線接続を行ない且つ特性が揃う
ように配線分割を行なう。
【0067】仮想ネット410の接続情報、仮想ブロッ
クピン411をレイアウト上から削除し、仮想配線生成
工程103で別途保存しておいたネット情報を基に、仮
想ネット410に割り付けた要特性統一ネット408の
各ネット情報をレイアウト上に再生成する。
【0068】配線分割工程105の結果を図7に示す。
図7は、仮想ネット410の配線412を仮想ネット4
10の対象であるBUS[1]からBUS[3]までの
3本の要特性統一ネット408の配線414に、特性が
揃うように分割した結果を示している。
【0069】なお、仮想ネット410の配線分割、仮想
ネット410の接続情報と仮想ブロックピン411のレ
イアウト上からの削除、および、レイアウト上での各ネ
ット情報の再生成の三者はどの順番に行なっても同様の
効果を得ることができる。
【0070】なお、配線分割工程105で仮想ネット4
10の配線412を削除し、削除により得た配線領域に
従来の技術に記載の人手で配線生成する方法を用いて、
人手で配線経路を指定する代わりに仮想ネット410の
概略配線の配線経路を基に、BUS[1]からBUS
[3]までの各ネットを特性が揃うように作成し直すこ
とでも同様の効果を得ることができる。
【0071】以上の工程によって、要特性統一ネット4
08群の配線長、配線容量、配線経路、配線形状等の特
性を揃えるものである。
【0072】従来手法を用いて配線生成した図14と、
本手法を用いて配線生成した図7を比較すると、図14
で迂回をしている通常ネットの配線1510が、図7に
おいては通常ネット409の配線413が最適な配線経
路で配線されていることが分かる。すなわち、本手法が
配線経路、配線形状、座標を固定することなく、要特性
統一ネット408の特性を揃えることができるため、要
特性統一ネット408と特性を揃える必要のない通常ネ
ット409を同時に一般的な配線アルゴリズムを用いて
配線処理することができるので、特性を揃えるバス配線
等を一本の幅広配線として扱い、双方の配線を最適な位
置に配線できる。
【0073】このように構成された半導体集積回路の配
線生成方法によると、要特性統一ネットの配線長、配線
容量、配線経路、配線形状等の特性を揃えることがで
き、且つ迂回配線による通常ネットのタイミングエラー
発生を防止することできる。
【0074】(第2の実施の形態)図2は、本発明の第
2の実施の形態にかかわる半導体集積回路の配線生成方
法のフロー図である。以下、図2に沿って説明を行な
う。符号の201は配線統合工程、202は配線分割工
程である。
【0075】まず、データ入力工程101において配線
接続情報とデザインルールの読み込みを行ない、フロア
プラン工程102で各機能ブロックの配置位置とブロッ
クピン位置等の決定を行なう。
【0076】図8は、データ入力工程101においてデ
ータ読み込みを行ない、フロアプラン工程102でのフ
ロアプランの決定を行なった結果を示す。符号の80
1,802,803,804,805はブロック、80
6は要特性統一ネットのブロックピン、807は通常ネ
ットのブロックピン、808は要特性統一ネットの接続
情報、809は通常ネットの接続情報である。
【0077】第1の実施の形態で説明した図4とこの第
2の実施の形態での図8との違いは、図4では要特性統
一ネット408のブロックピン406が最小間隔で集中
配置されているのに対し、図8では要特性統一ネット8
08のブロックピン806が分散配置されている、また
は要特性統一ネット808のブロックピン806が分散
配置されている間に、通常ネット809のブロックピン
が配置されていることが異なる。
【0078】配線統合工程201において、まず、要特
性統一ネット808の抽出を行なう。抽出方法として
は、第1の実施の形態に記載した方法と同様に、ネット
名抽出および配線順番の定義を行なう。次に、抽出した
要特性統一ネット808を一つのネット810に統合す
る。その際、統合ネット810に統合した要特性統一ネ
ット808の各ネット情報を別途保存し、統合ネット8
10に統合した要特性統一ネット808の各ネット情報
をレイアウト上から削除する。その後、第1の実施の形
態に記載した方法と同様に統合ネット810に対し、統
合ネット810に統合した要特性統一ネット808の配
線幅、配線間隔等の配線ルール等に従って配線幅の指定
を行なう。
【0079】配線統合工程201を図8、図9を用いて
説明する。図9の810は統合ネットの接続情報であ
る。
【0080】ブロック802、ブロック803間で接続
関係にあるBUS[1]からBUS[3]を、要特性統
一ネット808として抽出し、BUS[1],BUS
[2],BUS[3]の順番で配線することを定義す
る。抽出した要特性統一ネット808のBUS[1]か
らBUS[3]を、図9に示す統合ネット810に統合
し、統合ネット810に統合した要特性統一ネット80
8のBUS[1]からBUS[3]の各ネット情報を別
途保存の上、レイアウト上から削除し、統合ネット81
0に対し配線幅の指定を行なう。
【0081】配線工程104において、デザインルール
に基づき一般的な配線アルゴリズムを用いて、統合ネッ
ト810と通常ネット809とについて同時に概略配線
および詳細配線を実施する。
【0082】その配線工程104の結果を図10に示
す。符号の811は統合ネット810の配線、812は
配線禁止領域、813は通常ネット809の配線であ
る。図10は、統合ネット810の配線811をその他
の通常ネット813と同時に配線を生成した結果であ
る。統合ネット810の配線811の各ブロックピン8
06から幹線までを接続する配線のように、統合ネット
810の各ブロックピン806と統合ネット810の幹
線を接続する際、各ブロックピン806の幅で配線され
るのが一般的である。
【0083】なお、統合ネットの配線経路を特定したい
場合、統合ネットがどの配線領域を通過すべきかだけを
配線経路として指定しても良い。
【0084】なお、配線生成と同時に配線幅とスペーシ
ングルールの幅を加算した幅の同一レイヤの配線禁止領
域を自動生成するルールをデザインルールに追加し、統
合ネット810の各ブロックピン806と統合ネット8
10の幹線を接続する配線に使用することで、同一レイ
ヤの配線禁止領域812を自動で設けて他の配線の割り
込みを防止しても良い。
【0085】配線分割工程202において、統合ネット
810の配線の幹線を、配線統合工程201で別途保存
しておいたネット情報とデザインルールに基づき、統合
ネット810の対象であるネット本数にデザインルール
を満たすように配線分割する。
【0086】統合ネット810の各ブロックピン806
から幹線までを接続する配線を、配線分割で生成した各
配線の座標に合わせて配線を伸縮させ、配線統合工程2
01で別途保存しておいたネット情報を満たすように配
線接続を行なう。
【0087】上記配線接続によって、配線分割で生成し
た各配線にできた不必要な配線突き出し部分の削除を行
なう。
【0088】統合ネット810の接続情報、配線禁止領
域812をレイアウト上から削除し、配線統合工程20
1で別途保存しておいたネット情報を基に、統合ネット
810に統合した要特性統一ネット808の各ネット情
報をレイアウト上に再生成する。
【0089】その配線分割工程202の結果を図11に
示す。814は要特性統一ネット808の配線を示して
いる。図11は、統合ネット810の幹線を統合ネット
810の対象であるBUS[1]からBUS[3]まで
の3本に分割し、統合ネット810の各ブロックピン8
06から幹線までを接続する配線814を配線分割で生
成したBUS[1]からBUS[3]までの3本の配線
座標に合わせて伸縮し配線接続を行ない、配線分割で生
成した各配線にできた不必要な配線突き出し部分の削除
を行ない、BUS[1]からBUS[3]までの要特性
統一ネット808の配線814を生成した結果である。
【0090】なお、統合ネット810の配線の幹線を分
割する代わりに、統合ネット810の配線811の幹線
のみを削除し、削除により得た配線領域に従来の技術に
記載の人手で配線生成する方法を用いて、人手で配線経
路を指定する代わりに統合ネット810の幹線部分の概
略配線の配線経路を基に、BUS[1]からBUS
[3]までの各ネットの幹線のみを再生成し直すことで
も同様の効果を得ることができる。
【0091】なお、統合ネット810の配線分割と配線
接続および配線突き出し部分の削除、統合ネット810
の接続情報と配線禁止領域のレイアウト上からの削除、
および、レイアウト上での各ネット情報の再生成の三者
はどの順番に行なっても同様の効果を得ることができ
る。
【0092】以上の工程によって、要特性統一ネット8
08群の配線長、配線容量、配線経路、配線形状等の特
性を揃えるものである。
【0093】第1の実施の形態で説明した方法は、要特
性統一ネットのブロックピンが集中配置されている場合
に有効である。しかし、要特性統一ネットのブロックピ
ン806が分散配置されている場合、配線領域が無駄に
消費されてしまう。また、分散配置されているブロック
ピン806の間に通常ネット809のブロックピン80
7が存在する場合にはショートが発生する。本手法で
は、要特性統一ネット808のブロックピン806が分
散配置されている場合でも、配線経路、配線形状、座標
を固定することなく要特性統一ネット808の特性を揃
えることができるため、要特性統一ネット808と特性
を揃える必要のない通常ネット809とを同時に一般的
な配線アルゴリズムを用いて配線処理することができる
ので、特性を揃えるバス配線等を一本の幅広配線として
扱い、双方の配線を最適な位置に配線できる。
【0094】このように構成された半導体集積回路の配
線生成方法によると、要特性統一ネット808のブロッ
クピン806が分散配置されていても、要特性統一ネッ
ト808の配線長、配線容量、配線経路、配線形状等の
特性を揃えることができ且つ迂回配線による通常ネット
809のタイミングエラー発生を防止することできる。
【0095】(第3の実施の形態)図3は、本発明の第
3の実施の形態にかかわる半導体集積回路の配線生成方
法のフロー図である。以下、図3に沿って説明を行な
う。符号の301は優先配線工程、302は配線最適化
工程である。
【0096】まず、第2の実施の形態に記載した方法と
同様に、データ入力工程101において配線接続情報と
デザインルールの読み込みを行ない、フロアプラン工程
102で各機能ブロックの配置位置とブロックピン位置
等の決定を行なう。
【0097】配線統合工程201において、第2の実施
の形態に記載した方法と同様に、ネット名抽出および配
線順番を定義する。次に、抽出した要特性統一ネットを
一つのネット1208(図12参照)に統合し、統合ネ
ット1208に統合した要特性統一ネットの各ネット情
報を別途保存の上、レイアウト上から削除し、第2の実
施の形態で記載した方法と同様に統合ネット1208に
対し配線幅の指定を行なう。
【0098】優先配線工程301において、統合ネット
1208だけを通常ネットの配線よりも先に優先的に配
線する。統合ネット1208の各ブロックピン1206
と統合ネット1208の幹線を接続する際、各ブロック
ピン1206の幅で配線されるのが一般的である。
【0099】優先配線工程301の結果を図12に示
す。符号の1201,1202,1203,1204,
1205はブロック、1206は要特性統一ネットのブ
ロックピン、1207は通常ネットのブロックピン、1
208は統合ネットの配線、1209は配線禁止領域で
ある。図12は、統合ネットの配線1208だけを通常
ネットの配線よりも先に優先的に生成した結果である。
【0100】なお、統合ネットの配線経路を特定したい
場合、統合ネットがどの配線領域を通過すべきかだけを
配線経路として指定しても良い。
【0101】なお、配線生成と同時に配線幅とスペーシ
ングルールの幅を加算した幅の同一レイヤの配線禁止領
域1209を自動生成するルールをデザインルールに追
加し、統合ネット1208の各ブロックピン1206と
幹線までを接続する配線に使用することで、同一レイヤ
の配線禁止領域1209を自動で設けて他の配線の割り
込みを防止しても良い。
【0102】配線最適化工程302において、統合ネッ
ト1208の幹線に対し、配線統合工程201で別途保
存しておいたネット情報に基づき、配線通過本数と配線
順番を確認し、統合ネット1208の各ブロックピン1
206と幹線までを接続する配線との配線接続に最低限
必要な配線形状に最適化する。また、統合ネット120
8の各ブロックピン1206と幹線までを接続する配線
を、幹線内のそれぞれの通過予定である位置まで配線を
伸縮する。
【0103】配線最適化工程302の結果を図13に示
す。図13は、優先配線された統合ネットの配線120
8の幹線を、対象ネットBUS[1]からBUS[3]
までの配線接続に最低限必要な配線形状に最適化し、さ
らに統合ネット1208の各ブロックピン1206と幹
線までを接続する配線を、幹線内を通過する対象ネット
BUS[1]からBUS[3]の配線位置まで配線を伸
縮した結果である。
【0104】配線工程104において、デザインルール
に基づき一般的な配線アルゴリズムを用いて、通常ネッ
トの概略配線および詳細配線を実施する。
【0105】このとき、統合ネットの配線1208のY
方向の幹線はX方向にのみ移動することができ、X方向
の幹線はY方向にのみ移動することができるようにす
る。また、X方向の幹線とY方向の幹線の接続部分、お
よび、各ブロックピン1206から幹線までの配線は、
幹線の移動に合わせて伸縮を行ない、接続関係を保持す
る。従って、統合ネットの配線1208およびその他の
通常ネットの配線双方が、最適な配線経路、配線形状、
座標を選択し、通常ネットの配線を生成することができ
る。
【0106】配線分割工程303において、統合ネット
の配線1208の幹線を、配線統合工程201で別途保
存しておいたネット情報とデザインルールに基づき、統
合ネット1208の対象であるネット本数にデザインル
ールを満たすように配線分割する。
【0107】統合ネット1208の接続情報、配線禁止
領域1209をレイアウト上から削除し、別途保存して
おいたネット情報を基に、統合ネット1208に統合し
た要特性統一ネットの各ネット情報をレイアウト上に再
生成する。
【0108】なお、統合ネットの配線の幹線を分割する
代わりに、統合ネットの配線1208の幹線のみを削除
し、削除により得た配線領域に従来の技術に記載の人手
で配線生成する方法を用いて、人手で配線経路を指定す
る代わりに統合ネット1208の幹線部分の概略配線の
配線経路を基に、BUS[1]からBUS[3]までの
各ネットの幹線のみを再生成し、各配線にできた不必要
な配線突き出し部分を削除することでも同様の効果を得
ることができる。
【0109】なお、統合ネット1208の配線分割、統
合ネット1208の接続情報と配線禁止領域のレイアウ
ト上からの削除、および、レイアウト上での各ネット情
報の再生成の三者はどの順番に行なっても同様の効果を
得ることができる。
【0110】以上の工程によって、要特性統一ネット群
の配線長、配線容量、配線経路、配線形状等の特性を揃
えるものである。
【0111】第2の実施の形態で説明した方法は、要特
性統一ネットのブロックピンが分散配置されているに場
合に有効である。しかし、統合ネット1208に対する
配線幅指定によって、要特性統一ネットの配線の生成に
必要以上の領域を保有してしまい、配線分割後にデッド
スペースが発生する。本手法では、要特性統一ネットの
ブロックピン1206が分散配置されている場合に、要
特性統一ネットに最低限必要な領域だけを保有し、配線
経路、配線形状、座標を固定することなく要特性統一ネ
ットの特性を揃えることができる。従って、特性を揃え
る必要のないネットを一般的な配線アルゴリズムを用い
て配線生成するときに、要特性統一ネットの配線経路、
配線形状、座標を変更しながら配線処理することができ
るため、特性を揃えるバス配線等を一本の幅広配線とし
て扱い、双方の配線を最適な位置に配線できる。
【0112】このように構成された半導体集積回路の配
線生成方法によると、要特性統一ネットに最低限必要な
領域だけを保有することで、デッドスペースを生むこと
なく要特性統一ネットの配線長、配線容量、配線経路、
配線形状等の特性を揃えることができ且つ迂回配線によ
る通常ネットのタイミングエラー発生を防止することで
きる。
【0113】
【発明の効果】第1の発明の半導体集積回路の配線生成
方法によれば、通常ネットの配線においてあらかじめ要
特性統一ネットの特性を固定することなく通常ネットと
仮想ネットとを同時に配線するので、迂回配線による通
常ネットのタイミングエラーの発生を防止することがで
きるとともに、特性を揃えるべき複数のネットの配線
長、配線容量、配線経路、配線形状等の特性を実効的に
揃えることができる。
【0114】また、第2の発明の半導体集積回路の配線
生成方法によれば、通常ネットの配線においてあらかじ
め要特性統一ネットの特性を固定することなく通常ネッ
トと統合ネットとを同時に配線するので、迂回配線によ
る通常ネットのタイミングエラーの発生を防止すること
ができるとともに、特性を揃えるべき複数のネットの配
線長、配線容量、配線経路、配線形状等の特性を実効的
に揃えることができる。さらに、隣接する分岐配線部分
どうし間を利用する状態でショートなしに通常ネットを
配線したり、他のネットを配線することができ、無駄な
配線領域の消費を極力抑えることができる。
【0115】さらに、第3の発明の半導体集積回路の配
線生成方法によれば、迂回配線による通常ネットのタイ
ミングエラーの発生を防止することができるとともに、
特性を揃えるべき複数のネットの配線長、配線容量、配
線経路、配線形状等の特性を実効的に揃えることができ
る。さらに、配線最適化工程において統合ネットの幹線
につき配線接続に最低限必要な配線形状に最適化するの
で、上記第2の発明の場合に生じる可能性のあるデッド
スペースを極力小さくすることができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態の半導体集積回路
の配線生成方法を示すフロー図
【図2】 本発明の第2の実施の形態の半導体集積回路
の配線生成方法を示すフロー図
【図3】 本発明の第3の実施の形態の半導体集積回路
の配線生成方法を示すフロー図
【図4】 実施の形態1の半導体集積回路の配線生成方
法において各ブロックピン間の接続関係を示す図
【図5】 実施の形態1の半導体集積回路の配線生成方
法において仮想ネットの接続情報を示す図
【図6】 実施の形態1の半導体集積回路の配線生成方
法において配線処理の結果を示す図
【図7】 実施の形態1の半導体集積回路の配線生成方
法において仮想ネットの配線に対し配線分割を行なった
結果を示す図
【図8】 実施の形態2の半導体集積回路の配線生成方
法において各ブロックピン間の接続関係を示す図
【図9】 実施の形態2の半導体集積回路の配線生成方
法において統合ネットの接続情報を示す図
【図10】 実施の形態2の半導体集積回路の配線生成
方法において配線処理の結果を示す図
【図11】 実施の形態2の半導体集積回路の配線生成
方法において統合ネットの配線に対し配線分割を行なっ
た結果を示す図
【図12】 実施の形態3の半導体集積回路の配線生成
方法において統合ネットの優先配線の結果を示す図
【図13】 実施の形態3の半導体集積回路の配線生成
方法において統合ネットに対し配線最適化を行なった結
果を示す図
【図14】 従来の配線生成の結果を示す図
【図15】 従来の人手で配線経路を指定した後の配線
生成の結果を示す図
【図16】 従来の配線領域の確保を示す図
【図17】 従来の配線分割の結果を示す図
【図18】 従来の配線生成の結果を示す図
【符号の説明】
101 データ入力工程 102 フロアプラン工程 103 仮想配線生成工程 104 配線工程 105 配線分割工程 201 配線統合工程 202 配線分割工程 301 優先配線工程 302 配線最適化工程 303 配線分割工程 401,402,403,404,405 ブロック 406 要特性統一ネットのブロックピン 407 通常ネットのブロックピン 408 要特性統一ネットの接続情報 409 通常ネットの接続情報 410 仮想ネット 411 仮想ブロックピン 412 要特性統一ネットの配線 413 通常ネットの配線 414 分割後の要特性統一ネットの配線 801,802,803,804,805 ブロック 806 要特性統一ネットのブロックピン 807 通常ネットのブロックピン 808 要特性統一ネットの接続情報 809 通常ネットの接続情報 810 統合ネット 811 統合ネットの配線 812 配線禁止領域 813 通常ネットの配線 814 分割後の要特性統一ネットの配線 1201,1202,1203,1204,1205
ブロック 1206 要特性統一ネットのブロックピン 1207 通常ネットのブロックピン 1208 要特性統一ネットの配線 1209 配線禁止領域 1210 統合ネット 1501,1502,1503,1504,1505
ブロック 1506 要特性統一ネットのブロックピン 1507 通常ネットの配線のブロックピン 1508 要特性統一ネットの配線 1509 通常ネットの配線 1511 配線領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の要特性統一ネットを抽出して仮想
    ネットに割り付け、抽出した各要特性統一ネットのネッ
    ト情報を別途保存の上で削除し、前記仮想ネットに配線
    幅の指定を行なう処理と仮想ブロックピンを生成する処
    理とを行なう仮想配線生成工程と、 前記仮想ネットと特性統一不要の通常ネットの配線を一
    般的な配線アルゴリズムを用いて同時に配線する配線工
    程と、 前記仮想ネットの配線を前記別途保存しておいたネット
    情報に基づき、接続情報、デザインルールの双方を満足
    し、且つ特性が揃うように分割する配線分割工程とを含
    むことを特徴とする半導体集積回路の配線生成方法。
  2. 【請求項2】 複数の要特性統一ネットを一つのネット
    に統合して統合ネットとなし、抽出した各要特性統一ネ
    ットのネット情報を別途保存の上で削除し、前記統合ネ
    ットに配線幅の指定を行なう配線統合工程と、 前記統合ネットと特性統一不要の通常ネットの配線を一
    般的な配線アルゴリズムを用いて同時に配線する配線工
    程と、 前記統合ネットの幹線を前記別途保存しておいたネット
    情報とデザインルールに基づいて所要本数に分割し、前
    記統合ネットにおける複数の要特性統一ネットの各ブロ
    ックピンからの配線を伸縮させて前記統合ネットの幹線
    の前記分割された配線に対して接続し、不必要な配線部
    分を削除する配線分割工程とを含むことを特徴とする半
    導体集積回路の配線生成方法。
  3. 【請求項3】 複数の要特性統一ネットを一つのネット
    に統合して統合ネットとなし、抽出した各要特性統一ネ
    ットのネット情報を別途保存の上で削除し、前記統合ネ
    ットに配線幅の指定を行なう配線統合工程と、 前記統合ネットを優先的に配線する優先配線工程と、 前記統合ネットの配線を配線通過本数を考慮した形状に
    最適化し、各ブロックピンから前記統合ネットの幹線ま
    での配線を配線接続個所まで伸縮する配線最適化工程
    と、 特性統一不要の通常ネットの配線を一般的な配線アルゴ
    リズムを用いて配線する配線工程と、 前記統合ネットの幹線を前記別途保存しておいたネット
    情報とデザインルールに基づいて所要本数に分割する配
    線分割工程とを含むことを特徴とする半導体集積回路の
    配線生成方法。
JP2000316454A 2000-10-17 2000-10-17 半導体集積回路の配線生成方法 Pending JP2002124571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000316454A JP2002124571A (ja) 2000-10-17 2000-10-17 半導体集積回路の配線生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000316454A JP2002124571A (ja) 2000-10-17 2000-10-17 半導体集積回路の配線生成方法

Publications (1)

Publication Number Publication Date
JP2002124571A true JP2002124571A (ja) 2002-04-26

Family

ID=18795399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000316454A Pending JP2002124571A (ja) 2000-10-17 2000-10-17 半導体集積回路の配線生成方法

Country Status (1)

Country Link
JP (1) JP2002124571A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7143385B2 (en) 2003-03-20 2006-11-28 Hitachi, Ltd. Wiring design method and system for electronic wiring boards
WO2007083389A1 (ja) * 2006-01-20 2007-07-26 Fujitsu Limited 集積回路装置のレイアウト方法及びレイアウトプログラム
JP2008186230A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
JP2008204349A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置
US8793643B2 (en) 2011-11-15 2014-07-29 Fujitsu Limited Wiring-design support device, recording medium for wiring-design support program, and method for wiring-design support
KR102645072B1 (ko) * 2023-05-31 2024-03-08 주식회사 애자일소다 매크로의 핀 방향 최적화를 위한 후처리 장치 및 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7143385B2 (en) 2003-03-20 2006-11-28 Hitachi, Ltd. Wiring design method and system for electronic wiring boards
WO2007083389A1 (ja) * 2006-01-20 2007-07-26 Fujitsu Limited 集積回路装置のレイアウト方法及びレイアウトプログラム
JP2008186230A (ja) * 2007-01-30 2008-08-14 Fujitsu Ltd 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
JP2008204349A (ja) * 2007-02-22 2008-09-04 Fujitsu Ltd レイアウト設計プログラム、該プログラムを記録した記録媒体、レイアウト設計方法、およびレイアウト設計装置
US8793643B2 (en) 2011-11-15 2014-07-29 Fujitsu Limited Wiring-design support device, recording medium for wiring-design support program, and method for wiring-design support
KR102645072B1 (ko) * 2023-05-31 2024-03-08 주식회사 애자일소다 매크로의 핀 방향 최적화를 위한 후처리 장치 및 방법

Similar Documents

Publication Publication Date Title
JP3461443B2 (ja) 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置
JP4303280B2 (ja) 半導体集積回路のレイアウト方法、レイアウトプログラム
JPH01320582A (ja) ノードの相互接続方法
US5849610A (en) Method for constructing a planar equal path length clock tree
JP2003044536A (ja) タイミング優先でセル配置するlsiのレイアウト方法及びその装置
US7500212B2 (en) Method, apparatus and program for automatically routing semiconductor integrated circuit
JP5193406B2 (ja) クロック分配回路の設計方法,設計装置および設計プログラム並びに同プログラムを記録したコンピュータ読取可能な記録媒体
JP2002124571A (ja) 半導体集積回路の配線生成方法
JP2005115785A (ja) 半導体装置の配線方法、半導体装置の製造方法及び半導体装置
US20010039645A1 (en) Semiconductor integrated circuit having thereon on-chip capacitors
JP2007335498A (ja) 半導体集積回路の設計方法およびこれを用いて形成された半導体集積回路
JP2002528795A (ja) 集積回路のルーティングに関するアプローチ
US8151232B2 (en) Repeater driven routing methodology
JP2006285445A (ja) レイアウト設計方法、レイアウト設計プログラム、およびレイアウト設計装置
JP4400428B2 (ja) 半導体集積回路の設計方法と設計装置並びにプログラム
JP3231728B2 (ja) 半導体集積回路のクロック分配レイアウト方法
US8271926B2 (en) Semiconductor integrated circuit with multi-cut via and automated layout method for the same
JP3332020B2 (ja) 半導体集積回路の配線レイアウトシステムおよびクロック配線の設計方法
JP2970567B2 (ja) 配線電流密度低減システム
KR100591964B1 (ko) 반도체 집적 회로의 배선 패턴 작성 방법 및 그 장치,기록 매체, 반도체 집적 회로 장치
JP3017169B2 (ja) 半導体集積回路装置及びそのレイアウト方法
US6845346B1 (en) Iterative method of parasitics estimation for integrated circuit designs
JP3647642B2 (ja) 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体
JP3578615B2 (ja) 半導体集積回路のレイアウト方法
JP2006332423A (ja) メモリマクロおよび半導体集積回路設計装置