JP2003044536A

JP2003044536A - タイミング優先でセル配置するｌｓｉのレイアウト方法及びその装置

Info

Publication number: JP2003044536A
Application number: JP2001228373A
Authority: JP
Inventors: Mitsuaki Nagasaka; 光明長坂; Daisuke Miura; 大祐三浦; Masayuki Okamoto; 雅之岡本; Hiroyuki Honda; 裕之本田; Toshio Arakawa; 利夫荒川; Shuji Yoshida; 周二吉田; Kenji Yoshida; 賢司吉田; Kenji Kobayashi; 健二小林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-07-27
Filing date: 2001-07-27
Publication date: 2003-02-14
Anticipated expiration: 2021-07-27
Also published as: JP4953526B2; US20030023938A1; US6857107B2

Abstract

(57)【要約】【課題】タイミングを優先したセル配置後の自動配線
を，できるだけ可能にするレイアウト方法及びその装置
を提供する。【解決手段】複数のセルを有するＬＳＩのレイアウト方
法において，セルとその接続データを有するネットリス
トとタイミング条件に基づいてセルの自動配置を行い，
更に，タイミングの最適化処理を行って，チップ内に複
数のセルを配置した後に，グローバル配線処理を実施し
配線の混雑度を解析する。そして，配線の混雑度が高く
て詳細配線処理が困難である判断された小領域内におい
て，セルの再配置処理を実施する。そして，その再配置
されたセルに対して詳細配線処理を行う。小領域に限定
してセルの再配置処理を行うので，セルのタイミングの
最適化された状態を維持して混雑度を緩和することがで
きるので，その後の詳細配線で配線不能になる可能性を
低くすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，集積回路（以下Ｌ
ＳＩ）のレイアウト方法及びその装置に関し，特に，タ
イミングを優先してセル配置を行いセル間配線を生成す
るＬＳＩのレイアウト方法及びそのレイアウト装置に関
する。

【０００２】

【従来の技術】ＬＳＩの設計は，一般にコンピュータを
利用して行われる。特に，セミカスタムＬＳＩであるＡ
ＳＩＣ（Application Specific Integrated Circuit)
は，目的とする機能を発揮するＬＳＩの論理設計を行
い，その論理設計データを基にＬＳＩのレイアウトを行
う。論理設計では，あらかじめ登録されているセルライ
ブラリから必要な基本セルを選択し，目的とする機能を
実現するための論理回路が設計される。その結果，複数
のセルとその入出力端子間の接続を有するネットリスト
と呼ばれる論理データが生成される。このネットリスト
に従って，チップ上のセルの配置とセル間の接続配線を
生成するレイアウト工程が行われる。

【０００３】レイアウト工程が終了すると，セルの駆動
能力と接続配線の抵抗，容量，インダクタンスなどから
信号伝播遅延時間が計算され，ネットリストと遅延時間
とを参照して，論理シミュレーションが行われる。論理
シミュレーションをパスすると，実際のレイアウトデー
タの生成，パターンデータの生成に移り，ＬＳＩの前工
程に必要なデータが生成される。

【０００４】近年のＬＳＩの高速化に伴い，信号やクロ
ックのタイミングを考慮したセル配置処理や，信号やク
ロックのタイミングを最適化する最適化処理が実施され
ている。特にネットリストをもとにしたセルの自動配置
処理では，複数のセルに対して，入力信号やクロックの
タイミングがより厳しいセルの順に優先順位を決めて，
その優先順位に従ってセルを自動配置することが行われ
る。

【０００５】

【発明が解決しようとする課題】しかしながら，信号や
クロックのタイミングを重視してセルを配置するあま
り，チップ内に局所的なセルの密集領域が形成されるこ
とがある。即ち，入力信号端子やクロック入力端子に近
い領域に，多くのセルが配置されることがある。その結
果，自動セル配置工程の後の自動配線工程において，密
集領域で配線が混雑して配線を生成することができなく
なることがたびたび起こるようになった。自動配線工程
で配線不能になると，タイミング条件や他の条件を変更
したうえで，再度，自動セル配置処理と自動配線処理を
やり直す必要がある。

【０００６】近年のＡＳＩＣのゲート数は膨大な数に上
り，高速コンピュータを利用しても，自動セル配置処理
に数日間，自動配線処理にも数日間が必要になってお
り，上記の自動セル配置処理と自動配線処理のやり直し
は，ＡＳＩＣの設計工程を長期化させ，コストアップに
つながるばかりでなく，ＡＳＩＣの短納期という特徴を
失わせることにつながる。

【０００７】そこで，本発明の目的は，タイミングを優
先したセル配置後の自動配線を，できるだけ可能にする
レイアウト方法及びその装置を提供することにある。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに，本発明の一つの側面によれば，複数のセルを有す
るＬＳＩのレイアウト方法において，セルとその接続デ
ータを有するネットリストとタイミング条件に基づいて
セルの自動配置を行い，更に，前記タイミングの最適化
処理を行って，チップ内に複数のセルを配置した後に，
グローバル配線処理を実施し配線の混雑度を解析する。
そして，配線の混雑度が高くて詳細配線処理が困難であ
る判断された小領域内において，セルの再配置処理を実
施する。そして，その再配置されたセルに対して詳細配
線処理を行う。

【０００９】上記の発明によれば，セルの再配置を混雑
度が高い小領域内に限定して行うことで，タイミングが
最適化された全体のセル配置を大幅に変更することな
く，詳細配線処理で配線不能になる可能性を減らすこと
ができる。その結果，従来のように，長時間のマシンタ
イムを要する自動セル配置処理と詳細配線処理が無駄に
行われることが抑制または防止される。

【００１０】上記の発明において，より好ましい実施例
では，セルの再配置を行っても配線の混雑度が基準レベ
ルより低くならない場合は，最初の小領域を拡大した新
たな小領域内でセルの再配置処理を実施する。その結
果，配線の混雑度が基準レベルより低ければ，詳細配線
処理を行う。この方法によれば，小領域を拡大してセル
の再配置処理を行うので，より高い柔軟性をもってセル
の再配置処理を行うことができる。

【００１１】上記の発明において，より好ましい実施例
では，セルの再配置処理は，（１）セルの配置間隔を拡
げる，（２）セル列の間隔を拡げる，（３）隣接するセ
ルを上下，左右，斜め，回転方向に入れ替える，（４）
セルの向きを変更，反転する，（５）論理特性が同一で
あって端子位置が異なるセルに置き換えるのいずれかを
含む処理であることを特徴とする。かかるセルの再配置
であれば，セルの相対的な位置関係が変動せずに，最適
化されたタイミング状態を崩すことがなく，配線の混雑
度を緩和することができる。

【００１２】上記の発明において，より好ましい実施例
では，配線の混雑度は，小領域内のセルの総面積，セル
の接続ピン総数，接続配線総数，通過配線総数の少なく
とも一つに応じて決定する。或いは，別の好ましい実施
例では，配線の混雑度は，小領域内の接続配線総数をピ
ン総数で除した値に応じて決定する。

【００１３】

【発明の実施の形態】以下，図面を参照して本発明の実
施の形態例を説明する。しかしながら，本発明の保護範
囲は，以下の実施の形態例に限定されるものではなく，
特許請求の範囲に記載された発明とその均等物にまで及
ぶものである。

【００１４】図１，２，３は，本発明にかかる実施の形
態のレイアウト方法を概略的に説明する図であり，以下
これらの図にしたがって，そのレイアウト方法を説明す
る。図１は，ある論理設計されたネットリストにタイミ
ング条件を与えて，自動セル配置処理をした結果のセル
配置例を示す。図１のＬＳＩは，一般的なスタンダード
セルによるＡＳＩＣを示すものであり，チップ１内に複
数のセルアレイ２とその間のチャネル領域３とが交互に
配置されている。セルアレイ２内には，例えば縦方向の
サイズは共通で，横方向のサイズがセルによって異なる
複数のセルが，適宜配置される。

【００１５】今仮に，ＬＳＩが，クロック入力端子４か
ら入力されるクロックの入力タイミングが厳しいセルCE
L1，CEL2，CEL3と，タイミング条件がない他のセルCELn
とが混在しているとする。そして，クロックの入力タイ
ミング条件は，セルCEL1，CEL2，CEL3の順番に厳しい
（より速く供給されるべき）とする。

【００１６】上記のタイミング条件を優先してチップ内
に複数のセルを自動配置処理すると，図１に示される通
り，クロック入力端子４に最も近い位置に，第１のセル
CEL1が配置され，その外側に第２のセルCEL2が配置さ
れ，更にその外側に第３のセルCEL3が配置される。しか
も，これらのセルは，間隔を開けることなく隣接して配
置される。また，タイミング条件がない若しくはタイミ
ング条件が緩やかな他のセルCELnは，残ったセルアレイ
内に一定の間隔を確保しながら配置される。その結果，
クロック入力端子４から一定の距離内の領域５において
は，セルの混雑度が高くなり，それに伴い配線の混雑度
も高くなる。

【００１７】図１のようにセルが配置されたチップに対
して，詳細配線処理を行うと，混雑度が高い領域５にお
いて，詳細配線を形成することができずに，配線不能結
果におちいることが予想される。

【００１８】図２は，チップ内を仮想的に分割した小領
域DSR1〜6を示す。図２では，図面の関係上チップ１が
６つの小領域に分割されているが，実際にはより多くの
小領域に分割されることが好ましい。本実施の形態のレ
イアウト方法によれば，この分割された小領域DSR毎に
配線の混雑度を解析する。自動配置されたセル間の配線
を概略的に形成するグローバル配線処理により，接続配
線を形成し，そのグローバル配線に従って，小領域毎の
配線の混雑度を求める。この混雑度の求め方について
は，後に詳述する。

【００１９】そして，小領域での配線混雑度が基準レベ
ルを超える場合は，その小領域内でセルの再配置処理を
行う。セルの再配置処理には，種々の手法が考えられる
が，より好ましい処理としては，（１）セルの間隔を拡
げる，（２）セル列の間隔を拡げる，（３）隣接するセ
ルを上下，左右，斜め，回転方向に入れ替える，（４）
セルの向きを変更，反転する，（５）論理特性が同一で
あって端子位置が異なるセルに置き換えるなどが含まれ
る。これらのセル再配置処理では，セル間の相対的な位
置関係（トポロジー関係）が維持されたまま配置が変更
されるので，タイミング条件を優先したセル配置状態が
維持される。或いは，セルの位置が僅かに変更されるの
みであり，タイミングが最適化された状態が維持され
る。これらのセル再配置処理についても，後に詳述す
る。

【００２０】図１に示した領域５に対応する小領域DSR3
において，配線の混雑度が基準レベルより高いことが検
出されると，図３に示すように，小領域DSR3内におい
て，セルの再配置処理が行われる。図３の例では，一番
下のセルアレイと２番目のセルアレイ内において，隣接
していた第１のセルCEL1と第２のセルCEL2との間に間隔
１０を新たに設ける再配置処理が行われている。この再
配置処理により，小領域DSR3内における配線の混雑度が
緩和されることになり，その後の詳細配線処理におい
て，配線不能になる可能性が低くなる。

【００２１】図４は，本実施の形態例におけるレイアウ
ト装置の構成図である。また，図５は，そのレイアウト
方法のフローチャート図である。図４に示したレイアウ
ト装置は，エンジニアリングワークステーションである
演算装置２０とその入出力用端末装置２２と，演算装置
２０にネットワーク２１を介して接続されるファイルサ
ーバ２３とを有し，ファイルサーバ２３には，複数のデ
ータファイルDF1〜7とプログラムP1〜7が格納される。

【００２２】データファイルは，あらかじめ複数のセル
を登録したセルライブラリDF1と，論理設計により生成
された複数のセルとその接続データを有するネットリス
トデータファイルDF2と，ネットリスト内の特定のセル
に対するタイミング条件を有するタイミング条件データ
ファイルDF4と，セル配置プログラムP1により配置され
たセルの配置（位置）データを有するセル配置データフ
ァイルDF3とを有する。更に，データファイルは，配置
されたセルに対してグローバル配線プログラムP2により
形成された概略的な配線データを含むグローバル配線デ
ータファイルDF5と，クロックツリー生成プログラムP3
により生成されたクロックツリーデータファイルDF6
と，オプティマイズプログラムP4により生成されたオプ
ティマイズデータファイルDF7とを有する。

【００２３】上記のデータファイルのうち，データファ
イルDF1，DF2，DF4は，レイアウト工程の前に生成さ
れ，それ以外のデータファイルは本レイアウト装置によ
り生成される。

【００２４】レイアウト装置のプログラムは，上述のプ
ログラム以外に，チップ内の配線の混雑度を求めて基準
値レベルを超えているか否かを解析する混雑度解析プロ
グラムP5と，混雑度が基準値レベルを超えている小領域
内においてセルの再配置を行うセル再配置プログラムP6
とを有する。この２つのプログラムにより，詳細配線処
理において配線不能結果になる可能性を少なくすること
ができる。そして，レイアウト装置のプログラムには，
自動配置されタイミングを最適化された複数のセルに対
して，接続配線を自動生成する詳細配線プログラムP7が
含まれる。グローバル配線プログラムと詳細配線プログ
ラムの違いについては，後に詳述する。

【００２５】図５のレイアウト方法のフローチャートに
したがって説明する。チップ内にセルを配置してその間
の接続配線を生成するレイアウト工程は，ＬＳＩの目的
とする機能を実現するための論理回路デザインの後で行
われる。論理デザインが終了した段階で，セルとその接
続データを含むネットリストDF2が生成される。

【００２６】レイアウト工程では，最初にネットリスト
にしたがって，チップ内にセルの初期配置が行われる
（Ｓ１０）。このセル配置処理は，ＬＳＩの高速性を考
慮して，入力信号やクロックのタイミング条件を優先し
てセルを自動配置する。タイミング条件を優先してセル
配置することで，その後の論理シミュレーションでフェ
イル結果に至る可能性を低くすることができる。そのた
めに，オペレータは，入力信号やクロックのタイミング
制約が厳しいセルに対して，どの信号またはクロックに
ついて，どのようなタイミングの制約があるかを示すタ
イミング条件データファイルDF4を生成する。従って，
セル配置処理Ｓ１０は，ネットリストDF2とタイミング
条件DF4とにしたがって行われ，その結果セルの配置デ
ータ（位置データ）を有するセル配置データファイルDF
3が生成される。この自動セル配置により，図１に示し
たような一部でセルが密集した状態のセル配置が生成さ
れる。

【００２７】次に，レイアウト装置は，ネットリストDF
2とセル配置データファイルDF3とを参照して，グローバ
ル配線処理を行う（Ｓ１２）。グローバル配線処理Ｓ１
２は，チップの入出力端子や複数のセル間の接続配線
を，一部短絡を許容しながら生成する処理である。接続
配線の条件が緩和されているので，比較的短いコンピュ
ータ演算時間で処理することができる。それに対して，
後に行われる詳細配線処理Ｓ３０は，チップ入出力端子
や複数のセル間の接続配線を，いっさいの短絡を許容せ
ずに生成する処理である。従って，詳細配線処理は，前
述のとおり比較的長いコンピュータ演算時間を要する処
理である。

【００２８】図６は，詳細配線プログラムのフローチャ
ート図である。詳細配線処理では，入出力端子やセルの
接続すべき２つのピン（接続端子）の間において，配線
の形成が許可されるグリッド上の最短配線ルートを検出
する（Ｓ４０）。そして，その検出した配線が，グリッ
ド上にすでに生成されている既配線と重なるか否かがチ
ェックされる（Ｓ４２）。検出した配線が既配線と重な
る場合は，配線短絡を招くので，異なる配線ルートが検
出される（Ｓ４４）。そして，その新たに検出された配
線が既配線と重なるか否かがチェックされる（Ｓ４
２）。このように，検出した配線が既配線と重ならない
ことが確認されるまで，処理Ｓ４２とＳ４４が繰り返さ
れる。上記の処理が全ての接続すべき配線ルートに対し
て終了すると（Ｓ４６），詳細配線処理は完了する。

【００２９】従って，詳細配線処理では，その配線ルー
ト検出アルゴリズムに従って，短絡のない全ての配線を
生成する必要があり，比較的長いコンピュータ演算時間
を要する。

【００３０】それに対して，グローバル配線処理（概略
配線処理）では，既配線との短絡禁止条件が詳細配線処
理に比較すると緩やかになっており，比較的短いコンピ
ュータ演算時間で行うことができる。

【００３１】図７は，グローバル配線プログラムのフロ
ーチャート図である。図７には２種類のフローチャート
Ａ，Ｂが示される。ここに示したフローチャートは，図
６の詳細配線プログラムのフローチャートとは工程番号
S42G，S44Gが異なるのみである。即ち，フローチャート
Ａでは，工程S42Gにて検出した配線が既配線と１回まで
重なることを許可する。従って，グリッド上に形成され
る配線は，２重に重なることは許容されるが，３重に重
なることは禁止される。このように，配線短絡の条件が
緩和されているので，チップ内の配線の生成に必要なコ
ンピュータ演算時間は，詳細配線プログラムよりも短く
なる。

【００３２】フローチャートＢでは，最初に２つのピン
間のグリッド上の最短配線ルートが既配線と重なってい
る場合に，異なる配線ルートを検出したら（Ｓ４４），
再度既配線との重なりをチェックすることなく，無条件
でその異なる配線ルートを採用する（図中Ｓ44G）。従
って，この場合も，グリッド上で複数の配線が重なるこ
とが許容されるので，配線生成に必要なコンピュータ演
算時間は，詳細配線プログラムよりも短くなる。

【００３３】上記のフローチャートは，配線ルート探索
アルゴリズムを概略的に説明したものである。より詳細
に説明すれば，例えば，配線ルートは，水平方向の配線
と垂直方向の配線とそれらを接続するビアホールとによ
り構成されるのが一般的であり，一方の接続端子から出
発して，最初に垂直方向の配線を検出し，ビアホールを
介して次の水平方向の配線を検出し，既存の配線と短絡
する場合はそれを避けるようにして別の方向の配線を検
出するなどして，他方の接続端子に達する，というアル
ゴリズムが考えられる。その場合でも，上記のように既
存配線との重なりをある程度許容することにより，グロ
ーバル配線処理は，短時間で完了することができる。配
線ルート探索アルゴリズムは，例えばケイデンス社製の
「Silicon Ensemble」に含まれている配線ルート探索ツ
ールにより当業者に知られているので，詳細な説明は省
略する。

【００３４】図５に戻り，グローバル配線処理によりチ
ップ内に配置されたセル間の概略的な配線が生成され
る。その結果は，グローバル配線データファイルDF5と
して記録される。このグローバル配線は，一部に配線短
絡を含むが，その後のタイミングの最適化処理や配線の
混雑度解析には十分利用できる。

【００３５】次に，クロックツリーの生成処理が行われ
る（Ｓ１４）。クロックツリーとは，あるクロックが複
数のセルに並列に供給される場合，複数のセルに対して
同じタイミングで供給できるようにしたクロック供給配
線である。この場合のクロック供給配線は一般的にツリ
ー形状であり，供給タイミングをそろえるために，クロ
ック供給配線内にバッファなどを挿入してその伝播遅延
時間を同程度にする処理が行われる。

【００３６】図８は，クロックツリー生成例を示す回路
図である。図８（Ａ）に示された回路図は，２入力IN0,
IN1のANDゲート３０と，その出力OUTがそれぞれデータ
入力として供給される２つのフリップフロップFF1,FF2
とからなり，２つのフリップフロップのクロック端子に
は，共通のクロックCLKがクロック供給端子L0,L1を介し
てそれぞれ供給される。クロック供給配線は，クロック
入力端子から分岐点n1を介して，２つの配線L0,L1に分
かれて，それぞれのフリップフロップのクロック端子に
接続される。つまり，ツリー形状である。

【００３７】このような回路の場合，ANDゲートの出力O
UTはほぼ同じタイミングで２つのフリップフロップのデ
ータ端子Ｄに供給されるので，それらのクロック端子CK
へのクロックCLKの入力タイミングをほぼ同じタイミン
グにそろえる必要がある。ところが，配線L0は配線L1に
比較して分岐ノードn1からの距離が長いので，クロック
信号伝播時間が長くなり，２つのフリップフロップFF0,
FF1間で，クロックのスキューが発生し，誤動作を招く
おそれがある。

【００３８】そこで，クロックツリー生成処理では，図
８（Ｂ）に示されるように，第２のクロック供給配線Ｌ
１にバッファ３２を挿入し，２つのフリップフロップFF
1,FF2へのクロック入力タイミングをそろえることが行
われる。即ち，クロックツリー生成処理では，セル配置
処理Ｓ１０によりタイミングを優先したセルの配置が行
われた後に，その配置に対してクロックのタイミングの
最適化を行うものである。クロックツリー生成処理の結
果，クロックツリーデータファイルDF6が生成される。

【００３９】次に，図５に示されるとおり，インプレー
スオプティマイズ処理が行われる（Ｓ１６）。この最適
化処理は，タイミング優先で配置された複数のセルに対
して，セル間の信号のタイミングを最適化するために，
配線を駆動するセルを異なる駆動能力のセルに置き換え
たり，セルの遅延時間が異なるセルに置き換えたり，セ
ルの入力容量が異なるセルに置き換えたり，配線内にバ
ッファを挿入したり削除したりして信号伝播時間の最適
化を図る処理である。

【００４０】図９は，インプレースオプティマイズ処理
の例を示す図である。図９（Ａ）の回路例では，２入力
のANDゲート３０の出力OUTが２つのフリップフロップFF
1,FF2とそれ以外の図示しない回路にも供給されてい
る。そして，セル配置の結果，ANDゲート３０とフリッ
プフロップFF1との間の配線L10に比較して，フリップフ
ロップFF2への配線L11がかなり長くなっており，更に図
示しない回路への配線L12,L13,L14も長くなっている。

【００４１】その結果，第１に，ANDゲート３０の駆動
能力に対して，配線L10〜L14の駆動負荷が大きくなり，
ANDゲート３０の駆動能力不足が判明し，更に，配線L10
の信号伝播時間が他の配線L11〜L14に比較して短すぎる
ことが判明する。

【００４２】そこで，図９（Ｂ）に示されるように，セ
ルを配置した状態（インプレース）での最適化処理によ
り，第１に，ANDゲートをより駆動能力の大きいANDゲー
ト30Xに置き換えて駆動能力不足を解消し，第２に，短
い配線L10内にバッファ３４を挿入して伝播時間を長く
し，複数の配線L10〜L14の信号伝播時間をそろえること
が行われる。つまり，論理回路設計の段階では判明しな
かったセル配置に伴う修正が，この最適化処理により行
われる。インプレースオプティマイズ処理の結果，オプ
ティマイズデータファイルDF7が生成される。

【００４３】上記のクロックツリー生成処理Ｓ１４やイ
ンプレースオプティマイズ処理Ｓ１６の結果，新たなバ
ッファが生成され，セルの置き換えが行われる。従っ
て，それらの処理の後はそれぞれグローバル配線生成処
理が行われる。

【００４４】次に，配線混雑度解析処理が行われる（Ｓ
１８）。この配線混雑度解析処理は従来のレイアウトツ
ールにない新たな処理である。本実施の形態では，セル
配置とその最適化処理の後，詳細配線処理をする前に，
詳細配線処理で配線不能になる可能性を予測するため
に，配線の混雑度を解析する。

【００４５】配線の混雑度解析では，チップ内を複数の
小領域に分割し，その小領域内での混雑度を求める。複
数の小領域への分割は，図２にて示した通りである。配
線混雑度は，種々の考え方があるが，例えば，（１）小
領域内のセル面積を小領域面積で除したセル面積密度，
（２）小領域内のセルの接続ピン数を小領域面積で除し
た接続ピン密度，（３）小領域内の配線総数（水平方向
と垂直方向）をグリッド数で除した配線占有率，（４）
小領域内を通過する配線数，（５）小領域内の配線総数
を接続ピン総数で除した値などが考えられる。

【００４６】上記（１）のセル面積密度と（２）の接続
ピン密度は，間接的に配線の混雑度を示すものであり，
簡単な演算により求めることができる。また，（３）の
配線占有率は，より直接的な配線混雑度に関するもので
あるが，グローバル配線により生成された配線に基づく
ものであり必ずしも混雑度を直接示すものでもない。
（４）の通過配線数は，通過配線数が多くなると，小領
域内のセルの配線が困難になり配線混雑度の目安にな
る。そして，（５）の値は接続ピンあたりの配線数であ
り，例えば出力ピンに対するファンアウト数が多かった
り，通過配線数が多かったりすると配線が困難になり配
線混雑度の目安になる。

【００４７】図１０は，配線混雑度を説明する図であ
る。比較のために，図１０（Ａ）に配線混雑度が低いセ
ルレイアウト例を，図１０（Ｂ）に配線混雑度が高いセ
ルレイアウト例をそれぞれ示す。図１０（Ａ）のセルレ
イアウト例では，２つの小領域DSR10,11内に，それぞれ
セルCEL10〜12とCEL13〜16とが配置される。一方，図１
０（Ｂ）のセルレイアウト例では，２つの小領域DSR12,
13内に，それぞれセルCEL20〜23とCEL24〜27とが配置さ
れる。

【００４８】小領域DSR10とDSR12とを比較すると，小領
域DSR10内には３つのセルしか配置されず，それぞれの
セルは左辺に２つずつの入力端子と右辺に１つずつの出
力端子を有するのみである。それに対して，小領域DSR1
2内には，４つのセルが配置されていて，それぞれのセ
ルは左辺に３つずつの入力端子と右辺に１つずつの出力
端子を有する。従って，上記の配線混雑度のうち，
（１）セル面積密度と（２）接続ピン密度とに関する混
雑度については，小領域DSR12のほうがDSR10よりも高く
なる。

【００４９】次に，小領域DSR11とDSR13とを比較する
と，小領域DSR11内のセルCEL13〜16は全て出力端子のフ
ァンアウト数は「１」であり，小領域内を通過する配線
はない。それに対して，小領域DSR13内のセルCEL24〜27
は出力のファンアウト数が全て「２」であり，小領域内
を通過する配線PL1,PL2が存在する。

【００５０】従って，両小領域DSR11,13について，上記
（１）セル面積密度と（２）接続ピン密度については同
じであるが，上記（４）通過配線数と（５）接続ピン当
たりの配線数については，小領域DSR13のほうが高いレ
ベルになる。このように，小領域内に同じセル数，接続
ピン数が含まれても，出力ピンのファンアウト数が多か
ったり，外部からの通過配線が多かったりすると，配線
の混雑度が高くなり，詳細配線処理では配線不能の可能
性がある。

【００５１】上記以外にも配線混雑度に関連する値があ
るが，適宜採用することができる。配線混雑度解析処理
Ｓ１８では，ネットリストDF2と，セル配置データDF3
と，クロックツリーデータDF6と，オプティマイズデー
タDF7と，グローバル配線DF5に従って，上記の混雑度に
関連する値を小領域毎に求め，基準レベルに応じて，混
雑度マップが表示出力される。例えば，図２に示したよ
うに，小領域DSR3が混雑度大と表示され，セルの再配置
対象の小領域に指定される。

【００５２】配線可能な混雑度でない場合は（Ｓ２
０），混雑度が高い小領域内でのセルの再配置処理が行
われる（Ｓ２６）。このセルの再配置処理では，第１
に，小領域内に限定して行われるので，チップ全体のセ
ル再配置処理に比較して，チップ全体のセルのタイミン
グ最適化状態をよりそのままに維持することができる。
第２に，小領域内でのセル再配置では，セル間の位置関
係を維持しながら行うという制約を課すことにより，小
領域内のセルのタイミング最適化状態も，よりそのまま
に維持することができる。セルの再配置処理について
は，後に詳述する。

【００５３】混雑度が高い小領域内に限定してセルの再
配置を行った後，再度クロックツリー生成処理が行われ
る（Ｓ２８）。セルの位置が変更されることにより，タ
イミング最適化に大切なクロックツリーが再度最適化さ
れる。そして，再度配線可能な混雑度か否かが判断され
（Ｓ２０），配線可能と判断されれば，詳細配線処理Ｓ
３０に移行する。

【００５４】別の好ましい実施の形態では，図５中に破
線で示されるとおり，再度配線可能な混雑度か否か判断
することなく，セルの再配置後に詳細配線処理Ｓ３０を
行っても良い。その場合，少なくとも配線不能になりそ
うな小領域内においてセルの再配置を行っているので，
従来の方法よりも詳細配線処理で配線不能になる可能性
は低くなる。従って，従来例のようにセルの初期配置処
理と詳細配線処理をやり直すという可能性は低くなる。

【００５５】別の好ましい実施の形態では，一旦セルの
再配置をおこなった後に，再度配線可能な混雑度になっ
ていないと判断された場合は，再配置対象の小領域を拡
大して，再度セルの再配置処理を行う（Ｓ２２，Ｓ２
４）。再配置処理の対象領域を大きくすることで，より
自由度の高い再配置処理が行えるので，小領域内の配線
混雑度を緩和することができる。

【００５６】次に，セルの再配置処理について説明す
る。図１１，１２は，セルの再配置において，セル列内
における隣接セル間の間隔を拡げる方法を説明する図で
ある。図１１（Ａ）は，セル列2A内に３つのセルCEL30
〜32が配置され，別のセル列2Bにもそれらに近接してセ
ルCEL33が配置されている。この場合，図１１（Ｂ）に
示すとおり，セル列2A内の隣接する３つのセルCEL30〜3
2の間隔４０，４１を設けて，そこを通過する配線４
５，４６が形成できるようにする。このようなセルの再
配置処理では，セルCEL30〜32の相対的な位置関係は維
持されながら，わずかな間隔４０，４１を設けるという
処理を行うのみである。このような再配置であれば，セ
ルのタイミングが最適化された状態を維持することがで
きる。

【００５７】図１２には，より具体的に示される。この
例では，図１２（Ａ）に示されるように，セルCEL30内
に３つの端子が存在し，その一つの端子４２がセルCEL3
3の端子４４と接続する必要があるとすると，図中破線
で示す方向に配線を形成する必要がある。配線は，水平
方向の１層目の配線層ＬＩと垂直方向の２層目の配線層
ＬＩＩとで構成されるが，セルCE30では垂直方向の２層
目の配線層ＬＩＩ内にセルCEL33方向の配線可能なグリ
ッドがないので，端子４２，４４間を接続することがで
きない。

【００５８】そこで，図１２（Ｂ）のようにセル間隔４
０を形成することで，新たに配線が通過できるグリッド
が増加し，図１２（Ｃ）に示されるように，端子４２，
４４間を接続する２層目の配線４５を形成することがで
きるようになる。このように，セル間隔を設けることで
配線不能状態が配線可能状態に変わる。しかも，セル間
隔を設けることで，セルのタイミング最適化状態に支障
がでる可能性は少なくなる。

【００５９】図１３は，セルの再配置において，セル列
の間隔を生成する方法を説明する図である。図１３
（Ａ）では，セル列2A，2Bの間にチャネル領域がなく，
セル列2Bと2Cとの間にチャネル領域3Aが存在する例であ
る。そして，セル列2A,2Bの左端には，４個ずつのセル
が密集して配置されている。このようなセル配置に対し
て，セルの再配置処理では，図１３（Ｂ）に示すとお
り，セル列2Aと2Bとの間に新たな間隔3Bを設けるように
する。その結果，間隔3Bに新たに配線を形成できるグリ
ッドが発生し，配線を形成することが可能になる。つま
り，新たな配線領域を確保して，詳細配線での配線不能
の可能性を低くしている。

【００６０】図１４は，セルの再配置において，隣接す
るセルの位置を上下或いは左右，斜め方向，回転方向に
入れ替える方法を説明する図である。図１４（Ａ）に示
されるとおり，隣接するセル列2A,2B内にセルCEL40,41
及びCEL42,43が配置されている。そして，これらの４個
のセルの塊の両側に，配線領域５０，５１が確保されて
いる。しかしながら，セルCEL40,43は，それぞれ２端子
ずつしか有していないが，セルCEL41,42は，それぞれ４
端子ずつ有している。従って，配線領域５０には合計で
８端子に接続される配線を設ける必要があり，場合によ
っては配線不能状態になる。

【００６１】そこで，図１４（Ｂ）に示す通り，４つの
セルCEL40〜43を反時計回りに移動して，配線領域５１
には，２端子のセルCLE40と４端子のセルCLE41とが並
び，配線領域５０にも，２端子のセルCEL43と４端子の
セルCEL42とが並ぶように再配置する。このようにセル
を再配置することで，配線領域５０に必要な配線数が６
本と緩和され，配線不能状態を回避することができる。
しかも，隣接するセルの位置を入れ替えるだけであるの
で，タイミングを優先して配置したセルの相対的な位置
関係を維持することができる。つまり，セルCEL40〜43
は，再配置後も全て同等の位置を維持することができる
ので，セルのタイミング最適化された状態を維持するこ
とができる。

【００６２】上記の再配置例において，４つのセルを時
計回りに移動しても良いし，セルCEL40とCEL41とを入れ
替えることでも，同様に配線の混雑を緩和することがで
きる。

【００６３】図１５は，セルの再配置において，セルの
方向を反転する方法を説明する図である。図１５（Ａ）
の例では，セル列内にセルCEL50〜53が配置されてい
る。そして，セルCEL50〜52はそれぞれ４つの端子を有
し，セルCEL53のみが２つの端子しか有しない。セル51,
52,53の原点OR1,2,3は全て左側に位置している。その結
果，セルCEL51，CEL52において接続ピンが密集して配線
不能になる可能性がある。

【００６４】そこで，セルの再配置において，図１５
（Ｂ）に示されるように，セルCEL52の方向を反転し
て，その原点OR2が右側になるように再配置する。その
結果，セルCEL52の端子位置（接続ピン位置）が右側に
なり，セルCEL51での端子密度が緩和されて，配線不能
の可能性を少なくすることができる。そして，単にセル
CEL52の方向が変わっただけであるので，セルの相対位
置に変更はなく，セルのタイミング最適化状態が維持さ
れる。

【００６５】図１６は，セルの再配置において，同じ論
理回路及び電気特性を有し端子位置が異なるセルに置き
換える方法を説明する図である。図１６（Ａ）の例で
は，セルCEL60,61が隣接して配置され，更にセルCEL60
は２つの接続端子が右辺中央に位置し，セルCEL61は２
つの接続端子が左辺中央に位置している。つまり，接続
端子が接続領域６２，６３を隔てた位置に集中してい
る。かかる状況では，接続配線が不可能になる可能性が
ある。

【００６６】そこで，セルの再配置処理では，図１６
（Ｂ）に示されるように，セルCEL60，CEL61と同じ論理
回路を有し，出力駆動能力や入出力レベルなどの電気的
特性が同等であって，接続端子位置が異なるセルCEL60
A，CEL61Aに置き換える。これらのセルCEL60A，CEL61A
は，セルライブラリ内に登録された元のセルCEL60，CEL
61に代替え可能なセルである。その結果，両セルCEL60
A，CEL61Aの接続端子は，接続領域６２，６３側に位置
することになり，また，集中度も緩和されて，配線不可
能になる可能性を低くすることができる。しかも，セル
の位置に変更はないので，セルのタイミング最適状態を
維持することもできる。

【００６７】以上，６種類のセル再配置方法の例を説明
した。これらの再配置は，配線の混雑度が高いことが予
想される小領域内に限定して行われる。しかも，セル間
の相対的位置関係が維持され，或いはセルの位置の微少
変更に止められ，タイミングを優先してセル配置し（S1
0），クロックツリー生成（S14）とインプレースオプテ
ィマイズ処理（S16）した結果生成されたセルのタイミ
ング最適化状態を維持することができる。従って，上記
のセルの再配置処理により，最初のセル配置とその後の
最適化処理を無駄にすることなく，その後の詳細配線処
理での配線不可能の可能性を低くすることができる。し
かも，セルの再配置処理は，混雑度の高い小領域内に限
られているので，全体のセルの配置状態が維持されると
共に，再配置処理の対象セル数が少なくコンピュータの
処理時間は短い。

【００６８】また，上記以外にも，セルのタイミング状
態を維持したままセルの再配置を行う方法があるが，い
ずれの方法でも，セル間の相対的位置を維持し，或いは
セルの位置の微少変更のみにすることで，セルの最適化
されたタイミング状態を維持することができる。

【００６９】以上説明したＬＳＩのレイアウト方法は，
図４に示すレイアウトプログラムツールを有するコンピ
ュータ装置により行うことができる。尚，各レイアウト
プログラムツールは，記録媒体に記憶されている。

【００７０】以上，実施の形態例をまとめると以下の付
記の通りである。

【００７１】（付記１）複数のセルを有するＬＳＩのレ
イアウト方法において，複数のセルとその接続データを
有するネットリストとセルのタイミング条件データに基
づいてチップ内にセルの自動配置を行うセル配置処理工
程と，前記セル間を接続する配線を，配線間の短絡条件
を緩和して生成するグローバル配線処理工程と，前記自
動配置されたセル間を接続する配線の信号伝播時間に応
じて最適化するタイミング最適化処理工程と，前記配線
の混雑度を求め，当該混雑度が基準レベルより高い領域
を検出する混雑度解析処理工程と，前記チップを複数に
分割した小領域であって，当該混雑度が基準レベルより
高い小領域内で，前記セルの再配置処理を行うセル再配
置処理工程と，前記セル再配置処理の後で，セル間を接
続する配線を，配線間の短絡を禁止して生成する詳細配
線処理工程とを有することを特徴とするＬＳＩのレイア
ウト方法。

【００７２】（付記２）付記１において，前記セルの配
置処理後であって，前記セルの再配置処理の前に，配置
されたセルに対してクロックツリーを生成するクロック
ツリー生成工程を有することを特徴とするＬＳＩのレイ
アウト方法。

【００７３】（付記３）付記２において，前記セルの再
配置処理の後で，再度クロックツリー生成工程を実行す
ることを特徴とするＬＳＩのレイアウト方法。

【００７４】（付記４）付記１において，前記セルの再
配置処理工程は，隣接する複数のセル間またはセル列間
の間隔を拡げる処理であることを特徴とするＬＳＩのレ
イアウト方法。

【００７５】（付記５）付記１において，前記セルの再
配置処理工程は，隣接する複数のセルの左右，上下，斜
め，回転方向のいずれかに入れ替える処理であることを
特徴とするＬＳＩのレイアウト方法。

【００７６】（付記６）付記１において，前記セルの再
配置処理工程は，セルの方向を反転する処理であること
を特徴とするＬＳＩのレイアウト方法。

【００７７】（付記７）付記１において，前記セルの再
配置処理工程は，セルを論理特性が同じであって接続ピ
ンの位置が異なる別のセルに置き換える処理であること
を特徴とするＬＳＩのレイアウト方法。

【００７８】（付記８）付記１において，前記セルの再
配置処理は，セルのタイミング関係を維持しながら行わ
れることを特徴とするＬＳＩのレイアウト方法。

【００７９】（付記９）付記１において，前記配線の混
雑度解析工程は，前記小領域内のセルの総面積，セルの
接続ピン総数，接続配線総数，通過配線総数の少なくと
も一つに応じて前記混雑度を決定することを特徴とする
ＬＳＩのレイアウト方法。

【００８０】（付記１０）付記１において，前記配線の
混雑度解析工程は，前記小領域内の接続配線総数をピン
総数で除した値に応じて前記混雑度を決定することを特
徴とするＬＳＩのレイアウト方法。

【００８１】（付記１１）付記１において，前記タイミ
ング最適化処理は，セルの出力駆動能力，セルの遅延時
間，セルの入力負荷容量の少なくとも１つが異なるセル
に置き換え，またはセル間を接続する配線内にバッファ
を追加し，又はセル間を接続する配線内のバッファを削
除する処理の少なくとも一つを行うことを特徴とするＬ
ＳＩのレイアウト方法。

【００８２】（付記１２）付記１において，前記セルの
再配置処理後に，再度配線の混雑度解析を行い，基準レ
ベルを超えていない場合に，前記詳細配線処理を行うこ
とを特徴とするＬＳＩのレイアウト方法。

【００８３】（付記１３）付記１２において，前記セル
の再配置処理後の混雑度解析の結果，基準レベルを超え
ている領域が存在する場合は，前記小領域のサイズを大
きくして再度セルの再配置処理を行うことを特徴とする
ＬＳＩのレイアウト方法。

【００８４】（付記１４）複数のセルを有するＬＳＩの
レイアウトを行うレイアウト装置において，複数のセル
とその接続データを有するネットリストとセルのタイミ
ング条件データに基づいてチップ内にセルの自動配置を
行う自動配置手段と，前記セル間を接続する配線を，配
線間の短絡条件を緩和して生成するグローバル配線処理
手段と，前記自動配置されたセル間を接続する配線の信
号伝播時間に応じて最適化するタイミング最適化処理手
段と，前記配線の混雑度を求め，当該混雑度が基準レベ
ルより高い領域を検出する混雑度解析処理手段と，前記
チップを複数に分割した小領域であって，当該混雑度が
基準レベルより高い小領域内で，前記セルの再配置処理
を行うセル再配置処理手段と，前記セル再配置処理の後
で，セル間を接続する配線を，配線間の短絡を禁止して
生成する詳細配線処理手段とを有することを特徴とする
ＬＳＩのレイアウト装置。

【００８５】（付記１５）付記１４において，前記セル
の配置処理後であって，前記セルの再配置処理の前に，
配置されたセルに対してクロックツリーを生成するクロ
ックツリー生成手段を有することを特徴とするＬＳＩの
レイアウト装置。

【００８６】（付記１６）付記１５において，前記セル
の再配置処理の後で，再度クロックツリー生成を行うこ
とを特徴とするＬＳＩのレイアウト装置。

【００８７】（付記１７）付記１６において，前記セル
の再配置処理手段は，セルのタイミング関係を維持しな
がら行われることを特徴とするＬＳＩのレイアウト装
置。

【００８８】（付記１８）複数のセルを有するＬＳＩの
レイアウトをコンピュータに実行させるレイアウトプロ
グラムにおいて，複数のセルとその接続データを有する
ネットリストとセルのタイミング条件データに基づいて
チップ内にセルの自動配置を行う自動セル配置プログラ
ムと，前記セル間を接続する配線を，配線間の短絡条件
を緩和して生成するグローバル配線処理プログラムと，
前記自動配置されたセル間を接続する配線の信号伝播時
間に応じて最適化するタイミング最適化処理プログラム
と，前記配線の混雑度を求め，当該混雑度が基準レベル
より高い領域を検出する混雑度解析処理プログラムと，
前記チップを複数に分割した小領域であって，当該混雑
度が基準レベルより高い小領域内で，前記セルの再配置
処理を行うセル再配置処理プログラムと，前記セル再配
置処理の後で，セル間を接続する配線を，配線間の短絡
を禁止して生成する詳細配線処理プログラムとを有する
ことを特徴とするＬＳＩのレイアウトプログラム。

【００８９】

【発明の効果】以上，本発明によれば，タイミングを優
先してセルの自動配置を行い，そのタイミングの最適化
処理を行ってから，配線の混雑度の高い領域にセルの再
配置処理を行うので，その後の詳細配線処理において，
配線不能になる可能性を低く抑えることができる。従っ
て，改めてセルの自動配置処理と詳細配線処理というコ
ンピュータ処理時間が長い処理を繰り返す必要が少なく
なる。

【図面の簡単な説明】

【図１】本発明にかかる実施の形態のレイアウト方法を
概略的に説明する図である。

【図２】本発明にかかる実施の形態のレイアウト方法を
概略的に説明する図である。

【図３】本発明にかかる実施の形態のレイアウト方法を
概略的に説明する図である。

【図４】本実施の形態例におけるレイアウト装置の構成
図である。

【図５】本実施の形態例におけるレイアウト方法のフロ
ーチャート図である。

【図６】詳細配線プログラムのフローチャート図であ
る。

【図７】グローバル配線プログラムのフローチャート図
である。

【図８】クロックツリー生成例を示す回路図である。

【図９】インプレースオプティマイズ処理の例を示す図
である。

【図１０】配線混雑度を説明する図である。

【図１１】セルの再配置において，セル列内における隣
接セル間の間隔を拡げる方法を説明する図である。

【図１２】セルの再配置において，セル列内における隣
接セル間の間隔を拡げる方法を説明する図である。

【図１３】セルの再配置において，セル列の間隔を生成
する方法を説明する図である。

【図１４】セルの再配置において，隣接するセルの位置
を上下或いは左右に入れ替える方法を説明する図であ
る。

【図１５】セルの再配置において，セルの方向を反転す
る方法を説明する図である。

【図１６】セルの再配置において，同じ論理回路及び電
気特性を有し端子位置が異なるセルに置き換える方法を
説明する図である。

【符号の説明】

１チップ２セルアレイ，セル列３チャネル領域 CEL セル DSR 小領域

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/82 Ｈ０１Ｌ 21/82 ＷＣ (72)発明者岡本雅之神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者本田裕之神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者荒川利夫神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者吉田周二神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者吉田賢司神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者小林健二愛知県名古屋市西区康生通２丁目20番１号株式会社メイテック内Ｆターム(参考） 5B046 AA08 BA05 BA06 CA06 JA03 5F064 AA04 BB03 BB19 BB26 DD02 DD04 DD07 DD12 DD14 DD25 EE02 EE03 EE08 EE13 EE15 EE54 HH06 HH11 HH12

Claims

【特許請求の範囲】

【請求項１】複数のセルを有するＬＳＩのレイアウト方
法において，複数のセルとその接続データを有するネッ
トリストとセルのタイミング条件データに基づいてチッ
プ内にセルの自動配置を行うセル配置処理工程と，前記
セル間を接続する配線を，配線間の短絡条件を緩和して
生成するグローバル配線処理工程と，前記自動配置され
たセル間を接続する配線の信号伝播時間に応じて最適化
するタイミング最適化処理工程と，前記配線の混雑度を
求め，当該混雑度が基準レベルより高い領域を検出する
混雑度解析処理工程と，前記チップを複数に分割した小
領域であって，当該混雑度が基準レベルより高い小領域
内で，前記セルの再配置処理を行うセル再配置処理工程
と，前記セル再配置処理の後で，セル間を接続する配線
を，配線間の短絡を禁止して生成する詳細配線処理工程
とを有することを特徴とするＬＳＩのレイアウト方法。
【請求項２】請求項１において，前記セルの配置処理後
であって，前記セルの再配置処理の前に，配置されたセ
ルに対してクロックツリーを生成するクロックツリー生
成工程を有することを特徴とするＬＳＩのレイアウト方
法。
【請求項３】請求項２において，前記セルの再配置処理
の後で，再度クロックツリー生成工程を実行することを
特徴とするＬＳＩのレイアウト方法。
【請求項４】請求項１において，前記セルの再配置処理
工程は，隣接する複数のセル間またはセル列間の間隔を
拡げる処理であることを特徴とするＬＳＩのレイアウト
方法。
【請求項５】請求項１において，前記セルの再配置処理
工程は，隣接する複数のセルの左右，上下，斜め，回転
方向のいずれかに入れ替える処理であることを特徴とす
るＬＳＩのレイアウト方法。
【請求項６】請求項１において，前記セルの再配置処理
工程は，セルの方向を反転する処理であることを特徴と
するＬＳＩのレイアウト方法。
【請求項７】請求項１において，前記セルの再配置処理
工程は，セルを論理特性が同じであって接続ピンの位置
が異なる別のセルに置き換える処理であることを特徴と
するＬＳＩのレイアウト方法。
【請求項８】請求項１において，前記配線の混雑度解析
工程は，前記小領域内の接続配線総数をピン総数で除し
た値に応じて前記混雑度を決定することを特徴とするＬ
ＳＩのレイアウト方法。
【請求項９】請求項１において，前記タイミング最適化
処理は，セルの出力駆動能力，セルの遅延時間，セルの
入力負荷容量の少なくとも１つが異なるセルに置き換
え，またはセル間を接続する配線内にバッファを追加
し，又はセル間を接続する配線内のバッファを削除する
処理の少なくとも一つを行うことを特徴とするＬＳＩの
レイアウト方法。
【請求項１０】複数のセルを有するＬＳＩのレイアウト
を行うレイアウト装置において，複数のセルとその接続
データを有するネットリストとセルのタイミング条件デ
ータに基づいてチップ内にセルの自動配置を行う自動配
置手段と，前記セル間を接続する配線を，配線間の短絡
条件を緩和して生成するグローバル配線処理手段と，前
記自動配置されたセル間を接続する配線の信号伝播時間
に応じて最適化するタイミング最適化処理手段と，前記
配線の混雑度を求め，当該混雑度が基準レベルより高い
領域を検出する混雑度解析処理手段と，前記チップを複
数に分割した小領域であって，当該混雑度が基準レベル
より高い小領域内で，前記セルの再配置処理を行うセル
再配置処理手段と，前記セル再配置処理の後で，セル間
を接続する配線を，配線間の短絡を禁止して生成する詳
細配線処理手段とを有することを特徴とするＬＳＩのレ
イアウト装置。