JP2008009871A - セル配置方法 - Google Patents

Abstract

【課題】本発明の課題は、ＬＳＩのレイアウト設計に係る配置処理において混雑度を回避するセル配置方法を提供すことを目的とする。
【解決手段】本発明の課題は、集積回路を構成する複数のセルの配置を決定するセル配置方法であって、所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手順を有することを特徴とするセル配置方法により達成される。
【選択図】図４

Description

本発明は、ＬＳＩのレイアウト設計に係る配置処理において混雑度を回避するセル配置方法に関する。

従来のＬＳＩのレイアウト設計に係る配置処理では、局所的に小さなセルが集まって配置されることによる配線チャネル不足が発生する配線violationを解決できないという問題に対して、セルを一度配置した後に混雑箇所を探して最適化する方法、或いは、予め幾つかのセルのライブラリ（ＬＥＦ：Library Exchange Format）に細工をしてセルの大きさを見かけ上大きくし、それらのセルの横に空きスペースを設けて配置する方法が取られていた。
特開平９−４５７７６号公報 特開平１０−５０８４４号公報 特許第２６２９４０７号公報

しかしながら、ＬＳＩレイアウト設計の配置処理において、セルを一度配置した後に混雑箇所を探して最適化する場合、処理時間が余分に掛かるという問題があった。また、予め幾つかのセルのライブラリに細工をしてセルの大きさを見かけ上大きくする場合、セルの集中の度合いに関わらず一律に空きスペースが設けられるため集積度が落ちるといった問題があった。

よって、本発明の目的は、局所的に小セルが集中して配置されることを回避するセル配置方法を提供することである。

上記課題を解決するため、本発明は、集積回路を構成する複数のセルの配置を決定するセル配置方法であって、所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手順を有するように構成される。

このようなセル配置方法では、局所的に小さなセルが集まって配置されることを避けることができ、配線チャネル不足の発生を低減することができる。従って、配線violationが発生し難くなり、ＬＳＩ設計におけるレイアウト期間を短縮することが可能となる。

上記課題を解決するための手段として、本発明は、上記セル配置方法での処理をコンピュータに行わせるコンピュータ実行可能なプログラム、又は、該セル配置方法での処理を行う回路設計装置とすることもできる。

本願発明は、局所的に小さなセルが集まって配置されることを避けることができ、配線チャネル不足の発生を低減することができる。これにより、配線violationが発生し難くなり、ＬＳＩ設計におけるレイアウト期間を短縮することが可能となる。

以下、本発明の実施の形態を図面に基づいて説明する。

先ず、ＬＳＩを構成する複数のセル（以下、セル群という）を配置する領域を定めるＭＩＮＣＵＴ法によるセル配置処理についてその概要を図１で説明する。図１は、ＭＩＮＣＵＴ法によるセル配置処理の概要を説明するための図である。

図１において、セルを配置する領域ＲにＬＳＩを構成するためのセル群Ａを配置するものとする。先ず、領域Ｒをカットライン１で分割した領域Ｒ１及びＲ２にカットライン１を跨ぐネット数が少なくなるようにセル群Ａを配置する。領域Ｒ１に配置される複数のセルをセル群Ａ１とし、領域Ｒ２に配置される複数のセルをセル群Ａ２とする。

次に、領域Ｒ１と領域Ｒ２とをカットライン２で分割して、夫々を領域Ｒ１１及びＲ１２と、領域Ｒ２１及びＲ２２とする。そして、カットライン２を跨ぐネット数が少なくなるようにセル群Ａ１をセル群Ａ１−１とセル群Ａ１−２とに分割し、また、セル群Ａ２をセル群Ａ２−１とセル群Ａ２−２とに分割する。

更に、領域Ｒ１１と領域Ｒ１２とをカットライン３で分割して、夫々を領域Ｒ１１１及びＲ１１２と、領域Ｒ１２１及びＲ１２２とする。そして、カットライン３を跨ぐネット数が少なくなるようにセル群Ａ１−１をセル群Ａ１−１−１とセル群Ａ１−１−２とに分割し、また、セル群Ａ１−２をセル群Ａ１−２−１とセル群Ａ１−２−２とに分割する。

同様に、領域Ｒ２１と領域Ｒ２２とをカットライン４で分割して、夫々を領域Ｒ２１１及びＲ２１２と、領域Ｒ２２１及びＲ２２２とする。そして、カットライン４を跨ぐネット数が少なくなるようにセル群Ａ２−１をセル群Ａ２−１−１とセル群Ａ２−１−２とに分割し、また、セル群Ａ２−２をセル群Ａ２−２−１とセル群Ａ２−２−２とに分割する。

次に、ＭＩＮＣＵＴ法によるセル配置処理の例について図２で説明する。図２は、ＭＩＮＣＵＴ法によるセル配置処理を説明するためのフローチャート図である。図２において、ネットリスト情報、ライブラリ情報、制御カードなどのセル配置に必要な情報を制御パラメータから読み込み（ステップＳ１０１）、そのカットラインで分割対象となる領域を求める（ステップＳ１０２）。

その領域がカットラインで分割された後の両サブ領域の面積を計算し（ステップＳ１０３）、その領域内のセルの移動順序を決定する（ステップＳ１０４）。そして、そのセルが分割後どちらのサブ領域へ移動すれば、カットラインを跨ぐネット数が少なくなるかを計算する（ステップＳ１０５）。

次に、移動しようとする分割後のサブ領域に、配置するための空き面積があるか否かを判断する（ステップＳ１０６）。空き面積がない場合、そのセルを移動したい方の反対側のサブ領域へ強制的に仮移動させ（ステップＳ１０６−２）、ステップＳ１０７へと進む。一方、空き面積がある場合、そのセルを移動したい方のサブ領域へ仮移動させ（ステップＳ１０６−４）、ステップＳ１０７へと進む。

そして、仮移動先のサブ領域の空き面積を再計算する（ステップＳ１０７）。ステップＳ１０５からＳ１０７までの処理は、その領域内のセル毎に（つまり、１〜その領域内のセル数分）繰り返して実行される。その後、セルの配置のlegalizeを行なう（ステップＳ１０８）。

分割後のサブ領域に、最終的にセルが収まるか否かを判断する（ステップＳ１０９）。セルが収まる場合、仮移動をキャンセルし、その領域はサブ領域に分割しない（ステップＳ１０９−２）。一方、セルが収まらない場合、セルのサブ領域への移動を確定し分割を完了する（ステップＳ１０９−４）。ステップＳ１０３からＳ１０９−２又はＳ１０９−４までの処理が、分割対象となる領域毎に（つまり、１〜分割対象領域数分）繰り返して実行される。その繰り返し処理の後、更に、ステップＳ１０２からＳ１０９−２又はＳ１０９−４までの処理が、カットライン毎に（つまり、１〜カットライン数分）繰り返し実行される。

その後、分割された各領域内でのセル位置を決定し（ステップＳ１１０）、セル配置処理を終了する。

本発明に係る実施例では、上述したようなＭＩＮＣＵＴ法を用いたセル配置処理に局所的に小セルが集中する領域のみ見かけ上小セルを太らせるようにする。見かけ上小セルを太らせるとは、小セルの実サイズを変更するのではなく、小セルの配置用の面積を小セルの実サイズより広くなるようにデータ上の小セルのサイズを大きくすることである。

先ず、本発明に係るセル配置処理の概要を図３で説明する。図３は、本発明に係るセル配置処理の概要を説明するための図である。

図３（Ａ）は、図２に示すフローチャートによるＭＩＮＣＵＴ法によるセル配置処理の結果の一部を示す図である。図３（Ａ）に示す結果は、ある領域内に小セルが集中して配置されている様子を示している。

図３（Ｂ）は、本発明に係るセル配置処理を行った場合の小セルに太らせ処理を行った領域の結果を示している。小セルが集中して配置されている領域に対して、小セルを見かけ上太らせた状態と、実際の小セルの配置の状態とを示している。

図３（Ｃ）は、本発明に係るセル配置処理を行った場合の小セルに太らせ処理が行なわれなかった領域の結果を示している。小セルが集中して配置されていない領域には、小セルに太らせ処理が行われないため、ＭＩＮＣＵＴ法のみによるセル配置のままの状態となる。

図４は、ＭＩＮＣＵＴ法のみによるセル配置処理と本発明に係るセル配置処理との結果比較を示す図である。図４（Ａ）では、図２に示すセル配置処理による配置例を示し、小セルの集中度合いに関係なく、セルの実サイズで配置される。図４（Ｂ）では、本発明に係るセル配置処理による結果を示している。小セルが集中していない領域では、小セルに太らせ処理は行われず図４（Ａ）での状態と同様であるが、小セルが集中している領域では、小セルに太らせ処理が行われ、端子の集中を防ぐことができる。

このような小セルが集中して配置されている領域に対して、小セルに太らせ処理を行う本発明に係るセル配置処理について以下に詳述する。

図５は、本発明の一実施例に係るＬＳＩ設計装置の構成例を示す図である。図５において、ＬＳＩ設計装置１００は、コンピュータ装置であって、中央処理装置７ａとメインプログラム記憶部７ｂとを備えた制御部７と、一時記憶部７ｃと、入出力処理部９と、レイアウトデータを格納する第１の記憶部１０と、ライブラリデータを格納する第２の記憶部２０と、第３の記憶部３０とで構成される。第１から第３の記憶部１０から３１は、１つの記憶装置に夫々の記憶領域として構成されていてもよいし、別々の記憶装置としてＬＳＩ設計装置１００に備えられていてもよい。

第１の記憶部１０は、レイアウトデータを記憶する記憶部であり、ＬＳＩ論理設計データ１１と、ＬＳＩ物理設計データ１２と、タイミング制約データ１３と、制御パラメータ１４と、物理レイアウトデータ１５とを記憶している。ＬＳＩ論理設計データ１１と、ＬＳＩ物理設計データ１２と、タイミング制約データ１３と、制御パラメータ１４とは、制御部７での処理のために入力されるデータであり、物理レイアウトデータ１５は、制御部７での処理によって出力されるデータである。

ＬＳＩ論理設計データ１１は、機能モジュールを全て含むチップトップのネットリストを示すデータである。ＬＳＩ物理設計データ１２は、機能モジュール名のリストと機能モジュールの配置とを示すデータである。タイミング制約データ１３は、タイミングを考慮した配置処理時に参照されるデータであり、回路のクロック情報、マルチパス、フォールトパス等が記述されている。

制御パラメータ１４は、自動配置処理を制御するための種々のパラメータである。制御パラメータ１４には、本発明に係るセル配置処理で参照される小セルのサイズの定義、小セルの集中を判断するための割合基準値、小セルが集中したときに小セルを太らせる倍率等も含まれる。

物理レイアウトデータ１５は、制御部７から出力された各セルの配置のデータである。

第２の記憶部２０は、ライブラリデータを記憶する記憶部であり、セルタイミングライブラリ２１と、セル物理ライブラリ２２とを記憶している。

セルタイミングライブラリ２１は、ユニットセル、マクロセルなどのタイミングライブラリである。セル物理ライブラリ２２は、ユニットセル、マクロセルの面積ライブラリである。

第３の記憶部３０は、制御プログラムを記憶する記憶部であり、その制御プログラムは少なくとも入力情報読込プログラム３１と、分割後の領域面積計算プログラム３２と、セルの移動順序計算プログラム３３と、セル移動先計算プログラム３４と、小セル太らせプログラム３５と、セル配置整列プログラム３６とで構成される。

制御プログラムは、制御部７の中央演算装置７ａによって実行され、図６に示すような本発明に係るセル配置処理を実現する。制御プログラムは、ＣＤ−ＲＯＭ等の記憶媒体又はプラグアンドプレイなどによって接続可能な外部記憶装置からインストーラによって第３の記憶部３０へロードしてもよい。また、ＬＳＩ設計装置１００がネットワークに接続可能な通信装置を備えている場合、ネットワークを介して制御部ログラムをダウンロードしてもよい。

入力情報読込プログラム３１は、ネットリスト情報、ライブラリ情報、制御パラメータ読み込み、内部テーブルを作成するためのプログラムであり、図６のステップＳ２０１を実行する。分割後の領域面積計算プログラム３２は、カットラインで分割した後の両領域の面積を計算するためのプログラムであり、図６のステップＳ２０２を実行する。

セルの移動順序計算プログラム３３は、セルの大きさやネットの引き付けの強さに基づいてその領域内のセルの移動順序を決定するためのプログラムであり、図６のステップＳ２０４を実行する。セル移動先計算プログラム３４は、セルがカットラインで分割された領域のどの領域へ移動すれば、カットラインを跨ぐネット数が少なくなるかを計算するためのプログラムであり、図６のステップＳ２０５を実行する。

小セル太らせプログラム３５は、小セルの見かけ上の幅を変更して太らせるためのプログラムであり、図６のステップＳ２１０を実行する。セル配置整列プログラム３６は、セルの配置の整列（legalize）を行い、それぞれの分割後の領域にセルが配置可能か否かをチェックするためのプログラムであり、図６のステップＳ２０９−２とＳ２１１とを実行する。

次に、ＬＳＩ設計装置１００で実行される本発明に係るセル配置処理について説明する。図６は、本発明に係るセル配置処理を説明するためのフローチャート図である。図６において、ネットリスト情報、ライブラリ情報、制御カードなどのセル配置に必要な情報が制御部７へ読み込まれる（ステップＳ２０１）。この場合、制御パラメータ１４から、小セルのサイズの定義と、小セルの集中を判断するための割合基準値と、小セルが集中して配置される場合に小セルを太らせる倍率とが読み込まれる。そして、そのカットラインで分割対象となる領域を求める（ステップＳ２０２）。

その領域がカットラインで分割された後の両サブ領域の面積を計算し（ステップＳ２０３）、その領域内のセルの移動順序を決定する（ステップＳ２０４）。そして、そのセルが分割後どちらのサブ領域へ移動すれば、カットラインを跨ぐネット数が少なくなるかを計算する（ステップＳ２０５）。

次に、移動しようとする分割後のサブ領域に、配置するための空き面積があるか否かを判断する（ステップＳ２０６）。空き面積がない場合、そのセルを移動したい方の反対側のサブ領域へ強制的に仮移動させ（ステップ２０６−２）、ステップＳ２０７へと進む。一方、空き面積がある場合、そのセルを移動したい方のサブ領域へ仮移動させ（ステップＳ２０６−４）、ステップＳ２０７へと進む。

そして、仮移動先のサブ領域の空き面積を再計算する（ステップＳ１０７）。ステップＳ２０５からＳ２０７までの処理は、その領域内のセル毎に（つまり、１〜その領域内のセル数分）繰り返して実行される。

その後、各サブ領域内のセルに対する小セルの比率が割合基準値を超えているか否かを判断する（ステップＳ２０８）。超えていない場合、ステップＳ２０９−２へと進む。一方、超えている場合、更に、小セルを一度太らせ済みであるか否かを判断する（ステップＳ２０９）。小セルを一度太らせ済みである場合、ステップＳ２０９−２へと進む。

一方、小セルに太らせ処理を未だ行っていない場合、そのサブ領域内の小セル太らせ処理を実行し（ステップＳ２１０）、セルの配置のlegalize（整列）処理を行う（ステップＳ２１１）。

そして、分割後のサブ領域に、最終的にセルが収まるか否かを判断する（ステップＳ２１１）。セルが収まらない場合、仮移動を一度キャンセルして（ステップＳ２０３）、ステップＳ２０４へと戻る。一方、セルが収まる場合、セルのサブ領域への移動を確定し分割を完了する（ステップＳ２１４）。

ステップＳ２０８において小セルの比率が割合基準値を超えていない場合、又は、ステップＳ２０９において小セルを一度太らせ済みである場合、セルの配置のlegalize（整列）処理を行う（ステップＳ２０９−２）。

そして、分割後のサブ領域に、最終的にセルが収まるか否かを判断する（ステップＳ２０９−４）。セルが収まる場合、ステップＳ２１４へと進む。一方、セルが収まらない場合、仮移動をキャンセルし、その領域は分割せず（ステップＳ２０９−６）、ステップＳ２１５へと進む。

ステップＳ２０３からＳ２０９−６又はＳ２１４までの処理が、分割対象となる領域毎に（つまり、１〜分割対象領域数分）繰り返して実行される。その繰り返し処理の後、更に、ステップＳ２０２からＳ２０９−６又はＳ２１４までの処理が、カットライン毎に（つまり、１〜カットライン数分）繰り返し実行される。

その後、分割された各領域内でのセル詳細位置を決定し（ステップＳ２１５）、セル配置処理を終了する。

小セル太らせ処理について図７で説明する。図７は、図６のステップＳ２１０の小セル太らせ処理を説明するためのフローチャート図である。図７において、小セルのセル幅が制御パレメータ１４の小セルのサイズで指定される幅以下であるか否かを判断する（ステップＳ２１０−２）。

指定される幅以下である場合、セル幅を、元の幅と制御パラメータ１４で指定された倍率とを乗算した値に変更する（ステップＳ２１０−４）。一方、指定される幅より広い場合、ステップＳ２１０−２を行わない。ステップＳ２１０−２及びＳ２１０−４の処理は、サブ領域内のセル毎に（つまり、１〜そのサブ領域内のセル数分）繰り返して実行される。その後、小セル太らせ処理を終了する。

次に、局所的に小セルが集中する領域での小セルの太らせ処理の仕組みについて図８から図１０で具体的に説明する。

図８は、小セルの集中度の高いサブ領域と集中度の低いサブ領域の例を示す図である。図８中、サブ領域ａは小セルの集中度の高い領域であって、サブ領域ｂは小セルの集中度の低い領域である。小セルの集中度の判断は、図６のステップＳ２０８にて行われる。

制御パラメータ１４で定義される小セルのサイズに基づいて、サブ領域ａ内では、セルＡ、Ｂ、Ｃ、Ｄ、Ｅ、そしてＧが小セルとして判断され、セルＦは小セルとして判断されない。また、サブ領域ｂ内では、セルＨのみが小セルとして判断され、セルＩ及びセルＪは小セルとして判断されない。

図８（Ａ）では、小セル太らせ処理が行われていない状態を示している。図６のステップＳ２０８にてサブ領域ａが小セルの比率が割合基準値を超えていると判断された小セルの集中度の高い領域である。一方、図６のステップＳ２０８にてサブ領域ｂは小セルの比率が割合基準値を超えなかった小セルの集中度の低い領域である。従って、サブ領域ａに対してのみ小セル太らせ処理が実行され、サブ領域ｂに対しては小セル太らせ処理が実行されない。

図８（Ｂ）は、小セル太らせ処理が終了した後のサブ領域ａとサブ領域ｂでの配置状態を示している。図８（Ｂ）において、サブ領域ａで小セルＡ、Ｂ、Ｃ、Ｄ、Ｅ、及びＧが見かけ上の太らせ処理が行われており、サブ領域ｂで小セルＨに対しては行われていない。

図８に示すようなセル配置例でのデータ例について図９で説明する。図９は、セルデータ例を示す図である。図９（Ａ）に示すセルデータ・テーブル４１は、配置されるセルに関するデータを管理するテーブルで、図５の一時記憶部７ｃに保持される。

セルデータ・テーブル４１は、セルを識別するためのセルインスタンス名、配置された物理セルを識別するための物理セル名、物理セルの幅を示すセル幅（ｕｍ）、物理セルの高さを示すセル高（ｕｍ）などの項目で構成される。セルデータ・テーブル４１は、図６のステップＳ２０１にて、入力情報読込プログラム３１が実行され、制御部７が第１の記憶部１０から入力用のレイアウトデータを読み込むことによって作成され一時記憶部７ｃに格納される。

セルインスタンス名と物理セル名とは、ＬＳＩ物理設計データ１１から読み込んだネットリストから取得して設定される。また、セル幅（ｕｍ）とセル高（ｕｍ）とは、物理セル名に対応する値をセル物理ライブラリ２２から取得して設定される。

図９（Ｂ）に示す小セル太らせテーブル４２は、セル太らせ処理にて一時的に作成され、図５の一時記憶部７ｃに保持されるテーブルである。小セル太らせテーブル４２は、小セルを判断するための小セル幅定義値（ｕｍ）、見かけ上の太らせるための太らせ倍率などの項目で構成される。

例えば、小セル幅定義値が１．５（ｕｍ）であり、太らせ倍率が２である場合、図９（Ａ）のセルデータ・テーブル４１のセルの中で小セルとして定義されるセルは、セル幅（ｕｍ）と小セル太らせテーブル４２の小セル幅定義値（ｕｍ）とを比較することによって、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈであると判断される。

それら小セルのうち割合基準値が越えている領域内の小セルが図７に示す小セル太らせ処理の対象となり、図１０に示すようにセルデータ・テーブル４１が変更される。図１０は、小セル太らせ処理後のセルデータ・テーブルの例を示す図である。

図１０を参照することによって、図８に示すサブ領域ａに配置された小セルＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｇのセル幅が、小セル太らせ処理によって１．２（ｕｍ）から２．４（ｕｍ）へと変更されているのが分かる。つまり、小セルの配置用の面積を小セルの実サイズより広く（幅広に）なるようにセルデータ・テーブル４１上の小セルのサイズが変更されている。従って、これら小セルを見かけ上太らせていることとなる。一方、サブ領域ｂに配置された小セルＨのセル幅は、変更されず１．２（ｕｍ）のままである。

上述したように、本発明に係るセル配置方法によれば、局所的に小さなセルが集まって配置されることを避けることができ、配線チャネル不足の発生を低減することができる。これにより、配線violationが発生し難くなり、ＬＳＩ設計におけるレイアウト期間を短縮することが可能となる。

以上の説明に関し、更に以下の項を開示する。
（付記１）
集積回路を構成する複数のセルの配置を決定するセル配置方法であって、
所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手順を有することを特徴とするセル配置方法。
（付記２）
前記小セル幅広手順は、小セルが集中して配置されていない非集中領域の該小セルに対しては見せかけ上幅広にする変更を抑止することを特徴とする付記１記載のセル配置方法。
（付記３）
前記小セル幅広手順は、前記小セルの実サイズを変更することなく、配置されたセル毎に少なくともセル幅を対応させたセルデータ・テーブル内にて前記集中領域に配置される前記小セルの該セル幅の値を幅広に変更することを特徴とする付記１又は２記載のセル配置方法。
（付記４）
前記小セル幅広手順の後、配置されるセルが領域に収まらない場合、前記集中領域へのセルの配置をキャンセルする配置キャンセル手順を有することを特徴とする付記１乃至３のいずれか一項記載のセル配置方法。
（付記５）
前記集積回路を構成する複数のセルを配置する領域をＭＩＮＣＵＴ法によって分割して複数のサブ領域毎にセルを配置するサブ領域配置手順を有し、
前記領域とは前記サブ領域であることを特徴とする付記１乃至４のいずれか一項記載のセル配置方法。
（付記６）
集積回路を構成する複数のセルの配置を決定するセル配置方法での処理をコンピュータに行わせるコンピュータ実行可能なプログラムであって、該コンピュータに、
所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手順を実行させることを特徴とするコンピュータ実行可能なプログラム。
（付記７）
集積回路を構成する複数のセルの配置を決定する回路設計装置であって、
所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手段を有することを特徴とする回路設計装置。

本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

ＭＩＮＣＵＴ法によるセル配置処理の概要を説明するための図である。 ＭＩＮＣＵＴ法によるセル配置処理を説明するためのフローチャート図である。 本発明に係るセル配置処理の概要を説明するための図である。 ＭＩＮＣＵＴ法のみによるセル配置処理と本発明に係るセル配置処理との結果比較を示す図である。 本発明の一実施例に係るＬＳＩ設計装置の構成例を示す図である。 本発明に係るセル配置処理を説明するためのフローチャート図である。 図６のステップＳ２１０の小セル太らせ処理を説明するためのフローチャート図である。 小セルの集中度の高いサブ領域と集中度の低いサブ領域の例を示す図である。 セルデータ例を示す図である。 小セル太らせ処理後のセルデータ・テーブルの例を示す図である。

符号の説明

７ 制御部
７ａ 中央演算装置
７ｂ メインプログラム記憶部７ｂ
７ｃ 一時記憶部
９ 入出力処理部
１０ 第１の記憶部
１１ ＬＳＩ論理設計データ
１２ ＬＳＩ物理設計データ
１３ タイミング制約データ
１４ 制御パラメータ
１５ 物理レイアウトデータ
２０ 第２の記憶部
２１ セルタイミングライブラリ
２２ セル物理ライブラリ
３０ 第３の記憶部
３１ 入力情報読込プログラム
３２ 分割後の領域面積計算プログラム
３３ セルの移動順序計算プログラム
３４ セル移動先計算プログラム
３５ 小セル太らせプログラム
３６ セル配置整列プログラム

Claims (5)

1. 集積回路を構成する複数のセルの配置を決定するセル配置方法であって、
   所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手順を有することを特徴とするセル配置方法。
2. 前記小セル幅広手順は、小セルが集中して配置されていない非集中領域の該小セルに対しては見せかけ上幅広にする変更を抑止することを特徴とする請求項１記載のセル配置方法。
3. 前記小セル幅広手順は、前記小セルの実サイズを変更することなく、配置されたセル毎に少なくともセル幅を対応させたセルデータ・テーブル内にて前記集中領域に配置される前記小セルの該セル幅の値を幅広に変更することを特徴とする請求項１又は２記載のセル配置方法。
4. 前記集積回路を構成する複数のセルを配置する領域をＭＩＮＣＵＴ法によって分割して複数のサブ領域毎にセルを配置するサブ領域配置手順を有し、
   前記領域とは前記サブ領域であることを特徴とする請求項１乃至３のいずれか一項記載のセル配置方法。
5. 集積回路を構成する複数のセルの配置を決定するセル配置方法での処理をコンピュータに行わせるコンピュータ実行可能なプログラムであって、該コンピュータに、
   所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手順を実行させることを特徴とするコンピュータ実行可能なプログラム。

Images