JP4652242B2 - 半導体集積回路のセル配置方法 - Google Patents
半導体集積回路のセル配置方法 Download PDFInfo
- Publication number
- JP4652242B2 JP4652242B2 JP2006012692A JP2006012692A JP4652242B2 JP 4652242 B2 JP4652242 B2 JP 4652242B2 JP 2006012692 A JP2006012692 A JP 2006012692A JP 2006012692 A JP2006012692 A JP 2006012692A JP 4652242 B2 JP4652242 B2 JP 4652242B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- priority
- placement
- arrangement
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Description
セル配置部103は優先セル以外のセルを従来の一般的なセル配置方法を用いて配置する。データ出力処理部104は、処理結果としてセル配置情報110を出力、更新する。
まずステップ201はデータの入力を行い、優先セル情報、一般セル情報、優先セルを配置する配置領域限界幅を設定する。また、データの流れを論理ファイル106から読み取って、セルの配置順序を決定する。
次にステップ202で配置済み領域幅を0に初期化する。
その後、ステップ203で配置対象のセル幅を求める。
そして、ステップ204で配置対象セルの配置目標位置と、配置対象セルの配置X方向を決定する。
ステップ205で配置済み領域幅と配置対象のセル幅の合計が、前記配置領域限界幅より大きいかどうかの比較を行い、大きければステップ206で配置目標位置をY方向にずらし、配置X方向を反転する。小さければステップ210を行う。
決定した配置目標位置にセルを配置できるかどうかをステップ207で判定を行い、配置可能であればステップ208の処理を行い、配置が出来なければステップ209を行う。
ステップ208で配置済み領域幅を0に初期化する。
ステップ209では、配置目標のY方向をずらしてもセルの配置が行えないので、配置の選択肢が存在する優先セルまでバックトレースをしながら配置したセルを引き剥がす。そして、配置の選択肢があるセルの次の優先セルに対して、ステップ203から処理を行う。
選択肢の有無は、例えば後述の通り、処理でアクセスする記憶領域に図14におけるセル情報テーブル1401を格納し、配置対象次セル番号を逆に辿り、接続セル番号のフィールドを参照することで判定できる。
ステップ210で決定した配置目標位置にセルを配置できるかどうかを判定し、配置できなければステップ206を行う。また、配置できればステップ211を行う。
ステップ211で配置目標位置にセルを配置する。
その後、ステップ212で配置済み領域幅に配置対象セル幅を加算する。
そして、ステップ213で配置目標位置を配置対象セル幅分だけX方向にずらす。
ステップ203からステップ213までの処理は、配置されていない優先セルがある間繰り返される。
この判断をステップ214で行う。
優先セルの配置後、ステップ215で他セルの配置を、一般的な配置アルゴリズムを用いて行う。なお、ここで言う一般的な配置アルゴリズムは、例えば、文献「装置設計と実装」丸善、平成8年3月30日発行、p.154−158に記載されているミニカット法あるいはクラスタリング法などである。
これらの処理を行った後、ステップ216でデータの出力を行う。
図3は、本発明による半導体集積回路のセル配置方法を適用する論理セルを示す図である。例題とする論理セルは、配置済み論理セル301と優先配置セル303、304、305、306、307、308、309、310がある。ステップ201で読み取ったデータの流れを考慮した配置を行うために、優先配置セルの配置は303に隣接して304を、304に隣接して305を、305に隣接して306を、306に隣接して307を、307に隣接して308を、308に隣接して309を、309に隣接して310を隣接する必要がある。また、302は、制御パラメータで指定した配置領域限界幅である。
同様な処理を優先配置セル304ないし305におこない、優先配置セル304を図5の配置位置501に、優先セル305を配置位置502に配置する。
このようにして全ての優先セルを配置し終えた後、優先セル以外のセルを配置する。ここでの配置方法は、一般的に知られた配置手法を用いればよい。
配置目標セル1501は、セル情報テーブル1401の番号1と優先セル情報テーブル1402の番号1に格納されており、優先セル情報テーブル1402の番号1からセル情報テーブル1401をたどることができる。そして、配置目標セル1501に対する配置対象セルは、配置順の先頭セルに対して、セル情報テーブル1401の配置対象セル先頭番号を格納しており、優先セル1502をたどることができる。さらに、配置目標セルに対する配置対象セルの抽出は、優先セル情報テーブル1402配置対象セル先頭番号から、セル情報テーブル1401の配置対象次セル番号をたどることによって行え、優先セル1502ないし1505を抽出することができる。そして、接続セル番号は、優先セルの配置処理が行われた時点で情報が追加され、未探索方向、配置不可方向、隣接しているセル番号を格納しており、優先セル1502と1503の右方向、優先セル1504と1505の左側は配置不可の方向を付与している。また、セル1501とセル1502、1502と1503、1503と1504、1504と1505は接続しているので、それぞれ接続方向に応じてセル番号を付与している。
Claims (5)
- 半導体集積回路のレイアウト設計を実行するセル配置方法において、
データ入力処理部が、
論理回路を含む前記半導体集積回路のフロアプランと、前記フロアプランに基づいて、予め配置が決定されている配置済みセルおよびセル配置禁止領域と、前記論理回路におけるデータの流れを考慮してその順序が決定された複数のセルの中から選択された前記配置済みセルを除く一群のセルであって、前記論理回路の回路性能を律則する優先セルと、前記配置済みセルおよび前記優先セルを除く一般セルと、前記優先セルの配置範囲を決定するセル配置限界幅とを含む情報を入力し、
優先セル配置部が、
前記優先セルを配置しようとする方向に既に配置されている配置済みセルの配置位置、またはセル配置禁止領域の大きさ及び位置を抽出し、
前記セル配置限界幅で決定される配置領域内に前記優先セルを、第1のアルゴリズムを用いて配置し、
セル配置部が、
前記優先セル配置完了後に、前記一般セルを、第2のアルゴリズムを用いて配置し、
データ出力処理部が、
前記優先セルおよび前記一般セルそれぞれの配置結果を出力し、
前記第1のアルゴリズムは、前記優先セル配置部が、ある配置済みセルの第1のX方向のセル端座標を配置目標位置として設定し、
前記配置目標位置を基準に第1のX方向に対象となる優先セルを配置し、前記対象となる優先セルの次に配置されるべき優先セルを前記対象となる優先セルの第1のX方向に連接する配置操作を実行し、前記配置操作を繰り返すごとに、既に配置された優先セルの各セル幅の合計により決定される優先セル端座標と前記セル配置限界幅により決定される配置領域限界幅座標との大小比較を実行し、
前記優先セル端座標が前記配置領域限界幅座標を超えた場合、
最後に配置した優先セルを、既に配列された優先セル配置列に対してY方向に1セル列をずらし、前記配置領域限界幅座標を起点として、その方向が前記第1のX方向とは逆方向である第2のX方向に対象となる優先セルを配置し、前記対象となる優先セルの次に配置されるべき優先セルを前記対象となる優先セルの第2のX方向に連接する配置操作を実行し、前記配置操作を順次繰り返し、
前記第2のアルゴリズムは、前記セル配置部が、前記一般セルが配置された領域の面積が稠密になるようにコンパクションを行う半導体集積回路のレイアウト設計を実行するセル配置方法。 - 前記優先セル配置部は、
前記配置領域限界幅座標に到達する以前に前記配置済みセルの配置位置に到達した場合、
最後に配置した優先セルを、既に配列された優先セル配置列に対してY方向に1セル列をずらし、前記配置済みセルの配置位置を起点として、その方向が前記第1のX方向とは逆方向である第2のX方向に対象となる優先セルを配置し、前記対象となる優先セルの次に配置されるべき優先セルを前記対象となる優先セルの第2のX方向に連接する配置操作を実行し、前記配置操作を順次繰り返すことを特徴とする請求項1に記載のセル配置方法。 - 前記優先セル配置部は、
前記基準となる配置済みセルに到達する以前に、別の配置済みセル、または前記セル配置禁止領域に到達した場合、
セル配置が可能な選択肢を複数有する優先セルと前記配置領域限界幅座標との間に既に配置された優先セルであって前記セル配置が可能な選択肢を複数有する優先セル以降に配置した優先セルを引き剥がし、さらに既に配列された優先セル配置列に対してY方向に1セル列をずらし、前記選択肢を有する優先セルを起点として、その方向が前記第1のX方向とは逆方向である第2のX方向に対象となる優先セルを配置し、前記対象となる優先セルの次に配置されるべき優先セルを前記対象となる優先セルの第2のX方向に連接する配置操作を実行し、前記配置操作を順次繰り返すことを特徴とする請求項1に記載のセル配置方法。 - 前記優先セル配置部は、
前記第2のX方向に順次配置を繰返し、前記優先セルのセル端座標が前記起点となる配置済みセルの座標位置に達するまたは越える場合は、最後に配置した優先セルを、既に配列された優先セル配置列に対してY方向に1セル列をずらし、前記対象となる優先セルの次に配置されるべき優先セルの配置を前記第1のX方向に配置する操作を実行し、前記配置操作を順次繰り返すことを特徴とする請求項1乃至3に記載のセル配置方法。 - 半導体集積回路のレイアウト設計を実行するセル配置方法において、
優先セル配置部が、
優先セルの配置が完了したか否かを判断し、
前記判断処理において完了したと判断した場合、セル配置部が、一般セルの配置を実行し、
データ出力処理部が、
前記優先セルおよび前記一般セルそれぞれの配置結果を出力するセル配置方法であって、
前記入力処理部が、
セル配置情報と、優先セル情報とを入力し、
前記優先セル配置部が、
前記セル配置情報および優先セル情報に基づき、配置セル幅と、配置領域限界幅と、配置済み領域幅とを抽出し、
前記配置済み領域幅をゼロと設定し、
配置対象セル幅を抽出し、
前記セル配置情報および優先セル情報に基づき、対象とするセルの配置目標位置と配置X方向を算出し、
前記配置対象セル幅と前記配置済み領域幅を加えた値が、前記配置領域限界幅よりも大きいか否かを比較し、
前記比較処理の結果が大きい場合、
前記配置目標位置をY方向にずらし、優先セル配置の方向をX方向に反転し、前記配置目標に前記優先セルが配置可能か判断し、前記配置が可能な場合は、前記配置済み領域幅をゼロに設定し、前記配置が可能でない場合は、配置の選択肢を有する優先セルまでバックトレースを行いながら既に配置した優先セルの引き剥しを実行し、
前記比較処理の結果が大きくない場合、
前記配置目標に前記優先セルが配置可能か判断し、前記配置が可能な場合は、前記配置済み領域幅に前記配置対象セル幅を加算し、配置目標位置をX方向にずらし、前記配置が可能でない場合は、前記比較処理の結果が大きい場合の処理を実行するセル配置方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006012692A JP4652242B2 (ja) | 2006-01-20 | 2006-01-20 | 半導体集積回路のセル配置方法 |
US11/624,788 US7735040B2 (en) | 2006-01-20 | 2007-01-19 | Method for designing cell layout of a semiconductor integrated circuit with logic having a data flow |
US12/773,260 US8230381B2 (en) | 2006-01-20 | 2010-05-04 | Method for designing cell layout of semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006012692A JP4652242B2 (ja) | 2006-01-20 | 2006-01-20 | 半導体集積回路のセル配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007193671A JP2007193671A (ja) | 2007-08-02 |
JP4652242B2 true JP4652242B2 (ja) | 2011-03-16 |
Family
ID=38335435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006012692A Expired - Fee Related JP4652242B2 (ja) | 2006-01-20 | 2006-01-20 | 半導体集積回路のセル配置方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7735040B2 (ja) |
JP (1) | JP4652242B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5263066B2 (ja) * | 2009-08-05 | 2013-08-14 | 富士通セミコンダクター株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
JP2014211824A (ja) * | 2013-04-19 | 2014-11-13 | 富士通株式会社 | 設計支援装置、設計支援方法、および設計支援プログラム |
CN113095033B (zh) * | 2021-04-23 | 2023-07-21 | 中国科学院计算技术研究所 | 用于双时钟架构的超导rsfq电路布局方法 |
KR102430482B1 (ko) * | 2022-02-14 | 2022-08-08 | 주식회사 마키나락스 | 금지 영역 정보를 기반으로 반도체 소자를 배치하는 방법 |
KR20230122516A (ko) | 2022-02-14 | 2023-08-22 | 주식회사 마키나락스 | 금지 영역 정보를 기반으로 반도체 소자를 배치하는 방법 |
KR102430484B1 (ko) * | 2022-02-17 | 2022-08-08 | 주식회사 마키나락스 | 인공지능 기반의 반도체 설계 방법 |
KR20230123864A (ko) | 2022-02-17 | 2023-08-24 | 주식회사 마키나락스 | 인공지능 기반의 반도체 설계 방법 |
KR102440629B1 (ko) * | 2022-02-18 | 2022-09-06 | 주식회사 마키나락스 | 반도체 설계를 위한 신경망 모델 학습 방법 |
KR102507253B1 (ko) * | 2022-09-01 | 2023-03-08 | 주식회사 애자일소다 | 사용자 데이터 기반의 물체 위치 최적화를 위한 강화학습 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002279337A (ja) * | 2001-03-14 | 2002-09-27 | Fujitsu Ltd | 密度一様化配置問題の最適解探索方法および密度一様化配置問題の最適解探索プログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4593363A (en) * | 1983-08-12 | 1986-06-03 | International Business Machines Corporation | Simultaneous placement and wiring for VLSI chips |
JPH034372A (ja) * | 1989-05-31 | 1991-01-10 | Toshiba Corp | Lsi機能セルのレイアウト装置 |
CA2345648A1 (en) * | 1998-09-30 | 2000-04-06 | Cadence Design Systems, Inc. | Block based design methodology |
JP2000250964A (ja) | 1999-03-03 | 2000-09-14 | Hitachi Ltd | 半導体集積回路の論理セル配置方法 |
-
2006
- 2006-01-20 JP JP2006012692A patent/JP4652242B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-19 US US11/624,788 patent/US7735040B2/en not_active Expired - Fee Related
-
2010
- 2010-05-04 US US12/773,260 patent/US8230381B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002279337A (ja) * | 2001-03-14 | 2002-09-27 | Fujitsu Ltd | 密度一様化配置問題の最適解探索方法および密度一様化配置問題の最適解探索プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2007193671A (ja) | 2007-08-02 |
US8230381B2 (en) | 2012-07-24 |
US20100218154A1 (en) | 2010-08-26 |
US7735040B2 (en) | 2010-06-08 |
US20070186201A1 (en) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4652242B2 (ja) | 半導体集積回路のセル配置方法 | |
US10796053B2 (en) | Computer implemented system and method for generating a layout of a cell defining a circuit component | |
US10657215B2 (en) | Computer implemented system and method for generating a layout of a cell defining a circuit component | |
US11288432B2 (en) | Computer implemented system and method for generating a layout of a cell defining a circuit component | |
JP2007188488A (ja) | パッキングベースのマクロ配置方法とそれを用いた半導体チップ | |
US7380227B1 (en) | Automated correction of asymmetric enclosure rule violations in a design layout | |
US8219959B2 (en) | Generating integrated circuit floorplan layouts | |
JP2006259943A (ja) | 集積回路のレイアウト設計システム及びその方法並びにプログラム | |
JP2007072960A (ja) | 半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム | |
US7082595B1 (en) | Schematic driven placement method and program product for custom VLSI circuit design | |
JP2009009247A (ja) | 半導体集積回路の自動遅延調整方法 | |
JP4969416B2 (ja) | 動作タイミング検証装置及びプログラム | |
JP2002217300A (ja) | セル配置方法 | |
JP2009134439A (ja) | ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法 | |
US20020026625A1 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
JP2009026036A (ja) | Rc抽出用テクノロジファイル自動制御装置 | |
KR101044295B1 (ko) | 자동화된 칩 면적 최적화를 위한 블록 패킹방법 및 표준 셀 패킹 방법 | |
JP4995639B2 (ja) | 半導体集積回路の設計装置および設計方法 | |
JP2008171399A (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
JP2005129869A (ja) | 半導体集積回路設計方法 | |
JP2008250490A (ja) | 配線層レイアウトデータの改版方法 | |
JP2010186304A (ja) | 半導体レイアウトシステム、方法、及び、プログラム | |
Viswanathan et al. | An efficient analytical placement algorithm for mixed-mode designs in the presence of placement blockages | |
JPH08278985A (ja) | コンパクション装置 | |
JPH06236418A (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |