JP2000250964A - 半導体集積回路の論理セル配置方法 - Google Patents
半導体集積回路の論理セル配置方法Info
- Publication number
- JP2000250964A JP2000250964A JP11055812A JP5581299A JP2000250964A JP 2000250964 A JP2000250964 A JP 2000250964A JP 11055812 A JP11055812 A JP 11055812A JP 5581299 A JP5581299 A JP 5581299A JP 2000250964 A JP2000250964 A JP 2000250964A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- cell
- cells
- arrangement
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
て、論理セルを規則正しく所望位置に配置可能で、かつ
論理セル間の配線長をできるだけ短くすることを可能と
し、配線性の高い論理セル配置と、論理セル間の配線長
増加に伴うディレイ悪化の抑止を可能とすること。 【解決手段】 論理セルに対して相対的位置関係の情報
を含んだ識別名1A,1B,1D、2A〜2D、3B〜
3D、4A〜4Dを予め付しておいて論理セル配置時に
その識別名から論理セル群をグループとして認識し、前
記情報により相対的位置関係を保存して仮配置した後、
同一グループに属する論理セルを論理セル配置領域(L
SIチップ100)の縦方向又は横方向に移動し、整列
配置する。
Description
論理セル配置方法に関するものである。
体集積回路の開発においては、規則論理部の論理セルを
設計者の意図するように規則正しく配置したい。しか
し、個々の論理セルを人手により座標を指示して配置し
ていたのでは膨大な工数を必要とするため得策とはいえ
ない。そこで従来、川上善之、他による「論理回路の規
則的繰り返しが多く存在するブロックにおけるセル配置
の一手法」(電子情報通信学会技術研究報告(信学技
報) Vol.89 No.151 第73頁〜第80
頁 1989年7月21日発行)が発表されている。こ
のセル配置方法は、データパス部をランダムロジック部
から切り離して考え、また入出力外部端子位置が決定し
ていることを前提としている。その上で、外部端子間に
分割線を設けてクラスタリングによる部分回路(クラス
タ)の抽出の後、クラスタ内の総セル幅の均一化を行
い、セルを決められた領域内でぴったり収めることによ
って整列配置するセル配置方法である。
のセル配置方法では、外部端子の位置に注目してセルを
クラスタリングしており、外部端子が不均一に並ぶ状況
ではよい配置結果が得られない。またクラスタ内の総セ
ル幅の均一化は、完全な規則論理部では有効な手法とな
るが、準規則論理部に適用した場合にはよい結果が得ら
れない。またデータパス部とランダムロジック部の接続
関係を考慮していないため、データパス部の制御用論理
セルやデータパス部内のフリップフロップを駆動させる
ためのクロックバッファセルが必ずしも最適な位置に配
置されるとは限らない。このため、論理セル間の配線長
が増加し、それに伴う配線ディレイの悪化や配線性の低
下を招いてしまうという問題点があった。
び準規則論理部の論理セル、そして規則論理部に付随す
る論理セルを規則正しく所望位置に配置できて、規則的
な回路パターンが容易に配線でき、また、論理セル間の
配線長をできるだけ短くすることを可能とし、配線性の
高い論理セル配置と、論理セル間の配線長増加に伴うデ
ィレイ悪化の抑止が可能な半導体集積回路の論理セル配
置方法を提供することを目的とする。
対して相対的位置関係の情報を含んだ識別名を予め付し
ておいて論理セル配置時にその識別名から論理セル群を
グループとして認識し、前記情報により相対的位置関係
を守って仮配置した後、同一グループに属する論理セル
を論理セル配置領域の縦方向又は横方向に移動し、整列
配置することで達成される。これによれば、論理セルを
規則正しく所望位置に配置でき、論理セル間の配線長を
できるだけ短くすることが可能となって、配線性の高い
論理セル配置と、論理セル間の配線長増加に伴うディレ
イ悪化の抑止が可能となる。
施形態を説明する。図1は、本発明による半導体集積回
路の論理セル配置方法を適用して得られた半導体集積回
路の論理セル配置結果の一例を示す図である。この図1
に示すように、半導体集積回路チップ、ここではLSI
チップ100のセル列111〜120上には、予め任意
に決められた識別名1A,1B,1D、2A〜2D、3
B〜3D、4A〜4Dの論理セル(各論理セルの符号は
その識別名と同じものとする。以下同様)が最適配置さ
れている。ここで、識別名の各桁1〜4又はA〜Dが同
一の論理セルでグループを形成し、各論理セルは、識別
名の意味する相対的位置関係を守って(保存して)配置
されている。また、識別名の下1桁A〜Dが同一の論理
セルのグループがLSIチップ100(論理セル配置領
域)の縦方向(図1中、上下方向)に、例えば各論理セ
ルの左枠を基準に整列した状態で配置されている。
一実施形態を図2により説明する。まず、各論理セルを
セル列112〜115上に仮配置する。ここで、各論理
セルには相対的位置関係の情報を含んだ識別名1A,1
B,1D、2A〜2D、3B〜3D、4A〜4Dが付さ
れている。図2(a)における点線枠200はその論理
セルが仮配置状態にあることを示している。上記識別名
1A,1B,…,4Dにおいて、上1桁1〜4が縦方向
の相対的位置を意味しており、下1桁A〜Dは横方向
(図1中、左右方向)の相対的位置を意味している。論
理セルをこれら識別名1A,1B,…,4Dの相対的位
置関係を保存しながら論理セル左右相互間に隙間を空け
ずに仮配置する。仮配置された状態が図2(a)であ
る。
注目して論理セルを縦に整列する。図2(b)におい
て、識別名の下1桁がAの論理セルのグループは、既に
縦に整列している状態なので、このグループについては
その位置で配置を正式決定する。図2(b)において実
線枠201は、その論理セルの配置位置が正式決定(確
定)状態にあることを示している。続いて、識別名の下
1桁がBの論理セルのグループ、すなわち図2(b)で
網掛表示202された論理セルのグループつき、このグ
ループに属する論理セルの総移動距離が最小になるよう
に論理セルを移動し整列する。移動先に、そのグループ
に属さない他の論理セルが存在する場合は、それらを例
えば右方へ押しのける。識別名の下1桁がBの論理セル
のグループを整列した結果を図2(c)に示す。この後
も、識別名の下1桁がC又はDの論理セルのグループに
対して同様の整列を実行する。図2(d)は整列の最終
結果、すなわち上述本発明方法の配置結果を示すもの
で、図1と同様の配置となっている。
に順次揃えて配置していったが、スペース効率を考え、
図3のように論理セル2列を1組としてその中央位置で
揃えて配置する等、何列かの論理セルを単位とし、その
どの位置で揃えて配置するか等の組み合わせは種々考え
られる。
配置するとき、論理セル内の端子を縦方向に直線に配線
するための方法として、図4に一例を示すように、各論
理セル、ここでは論理セル1A,2Aの縦方向に配線l
a,lb,ldにより繋がる端子a,b,dを、セル枠
sfからの規則的な位置に予め配置しておく方法が考え
られる。この方法は、各論理セルの各端子が他の論理セ
ルのどの端子と接続されるかが、予測可能であることに
着眼し、端子設計をすることで可能である。
導体集積回路の論理セル配置結果の他の例を示す図であ
る。ここでは、ネット(配線)510に注目して論理セ
ルを整列配置した場合の配置結果を示す。すなわちこの
例では、注目ネット510に繋がる論理セル51〜57
の各端子511の位置が縦にまっすぐ並ぶように論理セ
ル51〜57を移動して整列配置する。これによれば、
注目ネット510は論理セル51〜57の各端子511
に最短経路で配線できる。
ープの集合、例えば図1に示すようなグループの集合を
ブロックと呼ぶとき、このブロックをテンプレートとし
て扱い、このテンプレートをLSIチップ100の配置
可能領域内に上下左右どの方向へ展開してもよい。この
ように展開しても、論理セルの上記ブロック内における
相対的位置関係を保持した配置になっており、隣接する
他のブロックとの間でより柔軟な位置関係をもたせ得
る。本明細書においては、「予めグループの集合のブロ
ック(整列配置前)をテンプレートと定義しておき、こ
のテンプレートのテンプーレート原点の座標位置と展開
方向を設計者が指示し、この指示内容に従って、ブロッ
ク(テンプレート)を整列配置前の状態で配置するこ
と」を「テンプレート展開」と呼ぶ。
る。図6(a)は論理セルのグループの集合(ブロッ
ク)を示す図で、図1と同様である。この図6(a)で
の論理セル1A,1B,1D、2A〜2D、3B〜3
D、4A〜4Dの相対的位置関係は、識別名の上1桁1
〜4が、LSIチップ100の下側から上側に向かって
昇順に、識別名の下1桁A〜DがLSIチップ100の
左側から右側に向かって昇順になっている。
的位置関係(ブロック)をテンプレートとして決め、そ
のテンプレート内の原点600を決める。そしてそのテ
ンプレート原点600の、LSIチップ100上におけ
る座標とテンプレート展開方向(上下左右の4方向のう
ちの何れかの方向)を決めることにより、LSIチップ
100上の、決められた方向にテンプレートを展開し、
テンプレート内の論理セルの相対的位置関係を保持しな
がら各論理セルを展開,配置する。図6(a)はテンプ
レートとして決めた時の論理セルの配置状態(右方向へ
の展開配置結果)、図6(b)はテンプレートを左方向
へ展開した配置結果、図6(c)は同じく下方向へ展開
した配置結果、図6(d)は同じく左方向かつ下方向へ
展開した配置結果である。
導体集積回路の論理セル配置結果の更に他の例を示す図
で、ここでは配線用領域を確保するための配置改善をし
た場合の配置結果を示す。すなわち、図1に示す論理セ
ルの整列配置状態において、図7(a)中の領域700
付近の配線要求率が高いとき、この付近での未配線が発
生することが考えられるが、この対策のための配線用領
域を確保する例について述べる。論理セルの識別名の下
1桁がCの論理セル群をCグループ、Dの論理セル群を
Dグループとして、それらCグループとDグループの間
に配線用領域のための所望幅nの隙間を空ける場合に
は、Dグループの論理セル1D〜4Dを各々論理セル2
C〜4C側とは反対側に幅nだけ移動する。移動した結
果を図7(b)に示す。これにより、配線要求率の高い
上記領域700付近に配線用領域LWが確保(配線要求
率に応じた配線領域が確保)できる。したがって、縦方
向配線の要求率が抑えられ、配線容易な配置を得ること
ができ、あるいは局所的な配線混雑が緩和されて高配線
率を達成できる。
ら規則論理部の論理セルへの制御配線が最短になるよう
に、所望の配置エリア内に制御論理セルを配置する本発
明方法の実施形態を示す図である。図8(a)におい
て、800〜805は規則論理部の論理セル、806は
規則論理部に付随する論理セル806である。この規則
論理部に付随する論理セル806を所望の配置エリア8
07内の最適な位置に配置するには、まず最初にネット
808と配置エリア807を決める。そしてネット80
8をソースピンとしてもつ論理セル806をネット80
8の仮想配線長が最短になる配置エリア807内の所定
位置に配置する。図8(b)は、図示配列の規則論理部
の論理セル820〜825,830〜835に対して規
則論理部に付随する論理セルを810,811,812
の順に配置した場合の例を示す図で、図中、813はこ
の例での規則論理部に付随する論理セル810,81
1,812の配置エリア、814〜816はネットであ
る。これにより、規則論理部に付随する論理セル80
6,810〜812の最適な配置結果が得られる。
ローチャートである。この図9において、ステップ90
0では、論理セル群をその識別名からグループとして認
識する。次にステップ901にて、図6(a)に示した
テンプレート(ブロック)の配置位置と展開方向を設計
者からの指示により決定する。そして、ステップ902
で論理セルを相対的位置情報を守って(保存して)仮配
置を行い、ステップ903でブロック内の全ての論理セ
ルについて仮配置したか否かを判定する。このステップ
903において全ての論理セル群を仮配置したと判定し
た場合、次ステップ904に移り、そうでなければステ
ップ902に戻って未配置の論理セルの配置を行う。ス
テップ904では、あるグループに属する論理セル群が
整列して仮配置しているか否かを判定し、整列していれ
ばステップ906に移り、整列していなければステップ
905により論理セルが整列するように論理セルを移動
する。次にステップ906において、あるグループ間に
対して配線用領域の確保を行う設計者からの指示がある
か否かを判定し、指示があればステップ908に移り、
指示がなければステップ907によりグループの論理セ
ルを移動して所定幅の配線領域を確保する。
ープの論理セル群の整列配置が完了したか否かを判定す
る。完了していればステップ909に移り、していなけ
ればステップ904に戻る。ステップ909では、規則
論理部に付随する論理セルの配置エリアとキーとなるネ
ットと設計者の指示により決める。そして次ステップ9
10で、論理セルが上記配置エリア内に配置可能なスペ
ースが存在するか否かを判定し、配置可能なスペースが
存在するならばステップ911により上記ネットができ
るだけ最短経路で配置できる位置に論理セルを配置し、
配置可能なスペースが存在しないときはステップ912
により警告メッセージを出力する。
随する論理セルについて、配置可能な全ての論理セルが
配置されたか否かを判定し、配置されていなければステ
ップ909に戻り、されていれば本処理を終了する。半
導体集積回路における規則論理部の特徴としては、論理
構造が規則的であることが挙げられる。したがって、あ
るネットは全て同じタイプの論理セルで、かつ同じ位置
のピンに繋がっているような場合があり、それらを整列
せずに配置すると論理セルが分散して配線形状が複雑に
なり多くの配線チャネルを使用してしまう。しかし上述
実施例のように、これらの論理セルを縦に整列配置する
ことにより、ネットのピン座標が全て一直線上に並び、
直線に配線するだけで済むので配線がしやすい上に、無
駄な配線チャネルを使わずに済むことになり、高密度で
かつ配線しやすい配置が実現できる。なお、本発明は、
その他の実施形態として、以下に記載する様な携帯をと
ることが可能である。
半導体集積回路の論理セル配置方法において、前記規則
的な論理部の繰り返し単位の論理セル群をグループとし
て認識し、前記繰り返し単位の論理セル群がグループと
して認識されている規則的な論理部をテンプレートとし
て扱い、該テンプレートの展開方法及び座標位置を指定
し、縦方向又は横方向の相対的位置関係を守ってグルー
プ内の論理セルを仮配置し、その後論理セルを整列配置
することを特徴とする論理セルは位置方法。
半導体集積回路の論理セル配置方法において、前記規則
的な論理部の繰り返し単位の論理セル群をグループとし
て認識し、縦又は横方向の相対的位置関係を守ってグル
ープ内の論理セルを配置することを特徴とする論理セル
配置方法。
導体集積回路の規則論理部及び準規則論理部の論理セ
ル、そして規則論理部に付随する論理セルを規則正しく
所望位置に配置できて、規則的な回路パターンが容易に
配線でき、また、論理セル間の配線長をできるだけ短く
することが可能となって、配線性の高い論理セル配置
と、論理セル間の配線長増加に伴うディレイ悪化の抑止
が可能になるという効果がある。
の論理セル配置結果の一例を示す図である。
法の一実施形態の説明図である。
に直線に配線するための方法の一例を示す図である。
の論理セル配置結果の他の例を示す図である。
の論理セル配置結果の他の例を示す図である。
の論理セル配置結果の更に他の例を示す図である。
の論理セルへの制御配線が最短になるように、所望の配
置エリア内に制御論理セルを配置する本発明方法の実施
形態を示す図である。
トである。
A,1B,1D、2A〜2D、3B〜3D、4A〜4D
…識別名,論理セル、200…仮配置状態の論理セル、
201…配置位置が正式決定(確定)した論理セル、2
02…整列対象の論理セル(識別名の下1桁がBの論理
セルのグループ)、la,lb,ld…配線、a,b,
d…論理セルの端子、sf…セル枠、510,808…
ネット、511…論理セルの端子、600…テンプレー
ト原点、700…配線要求率の高い領域、LW…配線用
領域、800〜805…規則論理部の論理セル、80
6,810〜812…規則論理部に付随する論理セル、
807,813…配置エリア、820〜825,830
〜835…規則論理部の論理セル。
2)
論理セル配置方法に関するものである。
体集積回路の開発においては、規則論理部の論理セルを
設計者の意図するように規則正しく配置したい。しか
し、個々の論理セルを人手により座標を指示して配置し
ていたのでは膨大な工数を必要とするため得策とはいえ
ない。
路の規則的繰り返しが多く存在するブロックにおけるセ
ル配置の一手法」(電子情報通信学会技術研究報告(信
学技報) Vol.89 No.151 第73頁〜第
80頁 1989年7月21日発行)が発表されてい
る。このセル配置方法は、データパス部をランダムロジ
ック部から切り離して考え、また入出力外部端子位置が
決定していることを前提としている。その上で、外部端
子間に分割線を設けてクラスタリングによる部分回路
(クラスタ)の抽出の後、クラスタ内の総セル幅の均一
化を行い、セルを決められた領域内でぴったり収めるこ
とによって整列配置するセル配置方法である。
のセル配置方法では、外部端子の位置に注目してセルを
クラスタリングしており、外部端子が不均一に並ぶ状況
ではよい配置結果が得られない。またクラスタ内の総セ
ル幅の均一化は、完全な規則論理部では有効な手法とな
るが、準規則論理部に適用した場合にはよい結果が得ら
れない。またデータパス部とランダムロジック部の接続
関係を考慮していないため、データパス部の制御用論理
セルやデータパス部内のフリップフロップを駆動させる
ためのクロックバッファセルが必ずしも最適な位置に配
置されるとは限らない。
それに伴う配線ディレイの悪化や配線性の低下を招いて
しまうという問題点があった。
び準規則論理部の論理セル、そして規則論理部に付随す
る論理セルを規則正しく所望位置に配置できて、規則的
な回路パターンが容易に配線でき、また、論理セル間の
配線長をできるだけ短くすることを可能とし、配線性の
高い論理セル配置と、論理セル間の配線長増加に伴うデ
ィレイ悪化の抑止が可能な半導体集積回路の論理セル配
置方法を提供することを目的とする。
本発明は、半導体集積回路設計時における半導体集積回
路の論理セルの配置方法において、前記論理セルに対し
て相対的位置関係の情報を含んだ識別名を予め付してお
き、論理セル配置時にその識別名から論理セル群をグル
ープとして認識し、前記情報により相対的位置関係を守
って仮配置した後、同一グループに属する論理セルを論
理セル配置領域の縦方向又は横方向に移動して整列配置
することを第1の特徴とする。
方法において、論理セルのセル枠又は論理セルに繋がる
ネット形状が直線になるように論理セルを論理セル配置
領域の縦方向又は横方向に移動して整列配置することを
第2の特徴とする。
導体集積回路の論理セル配置方法において、前記規則的
な論理部の繰り返し単位の論理セル群をグループとして
認識し、前記繰り返し単位の論理セル群がグループとし
て認識されている規則的な論理部をテンプレートとして
扱い、該テンプレートの展開方向及び座標位置を指定
し、縦方向及び横方向の相対的位置関係を守って論理セ
ルを仮配置し、その後論理セルを整列配置することを第
3の特徴とする。
導体集積回路の論理セル配置方法において、前記規則的
な論理部の繰り返し単位の論理セル群をグループとして
認識し、縦方向又は横方向の相対的位置関係を守って論
理セルを配置することを第4の特徴とする。
位置に配置でき、論理セル間の配線長をできるだけ短く
することが可能となって、配線性の高い論理セル配置
と、論理セル間の配線長増加に伴うディレイ悪化の抑止
が可能となる。
施形態を説明する。
理セル配置方法を適用して得られた半導体集積回路の論
理セル配置結果の一例を示す図である。
ップ、ここではLSIチップ100のセル列111〜1
20上には、予め任意に決められた識別名1A,1B,
1D、2A〜2D、3B〜3D、4A〜4Dの論理セル
(各論理セルの符号はその識別名と同じものとする。以
下同様)が最適配置されている。ここで、識別名の各桁
1〜4又はA〜Dが同一の論理セルでグループを形成
し、各論理セルは、識別名の意味する相対的位置関係を
守って(保存して)配置されている。また、識別名の下
1桁A〜Dが同一の論理セルのグループがLSIチップ
100(論理セル配置領域)の縦方向(図1中、上下方
向)に、例えば各論理セルの左枠を基準に整列した状態
で配置されている。
一実施形態を図2により説明する。まず、各論理セルを
セル列112〜115上に仮配置する。ここで、各論理
セルには相対的位置関係の情報を含んだ識別名1A,1
B,1D、2A〜2D、3B〜3D、4A〜4Dが付さ
れている。図2(a)における点線枠200はその論理
セルが仮配置状態にあることを示している。上記識別名
1A,1B,…,4Dにおいて、上1桁1〜4が縦方向
の相対的位置を意味しており、下1桁A〜Dは横方向
(図1中、左右方向)の相対的位置を意味している。論
理セルをこれら識別名1A,1B,…,4Dの相対的位
置関係を保存しながら論理セル左右相互間に隙間を空け
ずに仮配置する。仮配置された状態が図2(a)であ
る。
注目して論理セルを縦に整列する。図2(b)におい
て、識別名の下1桁がAの論理セルのグループは、既に
縦に整列している状態なので、このグループについては
その位置で配置を正式決定する。図2(b)において実
線枠201は、その論理セルの配置位置が正式決定(確
定)状態にあることを示している。
グループ、すなわち図2(b)で網掛表示202された
論理セルのグループつき、このグループに属する論理セ
ルの総移動距離が最小になるように論理セルを移動し整
列する。移動先に、そのグループに属さない他の論理セ
ルが存在する場合は、それらを例えば右方へ押しのけ
る。識別名の下1桁がBの論理セルのグループを整列し
た結果を図2(c)に示す。
理セルのグループに対して同様の整列を実行する。図2
(d)は整列の最終結果、すなわち上述本発明方法の配
置結果を示すもので、図1と同様の配置となっている。
に順次揃えて配置していったが、スペース効率を考え、
図3のように論理セル2列を1組としてその中央位置で
揃えて配置する等、何列かの論理セルを単位とし、その
どの位置で揃えて配置するか等の組み合わせは種々考え
られる。
配置するとき、論理セル内の端子を縦方向に直線に配線
するための方法として、図4に一例を示すように、各論
理セル、ここでは論理セル1A,2Aの縦方向に配線l
a,lb,ldにより繋がる端子a,b,dを、セル枠
sfからの規則的な位置に予め配置しておく方法が考え
られる。この方法は、各論理セルの各端子が他の論理セ
ルのどの端子と接続されるかが、予測可能であることに
着眼し、端子設計をすることで可能である。
導体集積回路の論理セル配置結果の他の例を示す図であ
る。ここでは、ネット(配線)510に注目して論理セ
ルを整列配置した場合の配置結果を示す。
繋がる論理セル51〜57の各端子511の位置が縦に
まっすぐ並ぶように論理セル51〜57を移動して整列
配置する。これによれば、注目ネット510は論理セル
51〜57の各端子511に最短経路で配線できる。
ープの集合、例えば図1に示すようなグループの集合を
ブロックと呼ぶとき、このブロックをテンプレートとし
て扱い、このテンプレートをLSIチップ100の配置
可能領域内に上下左右どの方向へ展開してもよい。この
ように展開しても、論理セルの上記ブロック内における
相対的位置関係を保持した配置になっており、隣接する
他のブロックとの間でより柔軟な位置関係をもたせ得
る。本明細書においては、「予めグループの集合のブロ
ック(整列配置前)をテンプレートと定義しておき、こ
のテンプレートのテンプーレート原点の座標位置と展開
方向を設計者が指示し、この指示内容に従って、ブロッ
ク(テンプレート)を整列配置前の状態で配置するこ
と」を「テンプレート展開」と呼ぶ。
る。
(ブロック)を示す図で、図1と同様である。この図6
(a)での論理セル1A,1B,1D、2A〜2D、3
B〜3D、4A〜4Dの相対的位置関係は、識別名の上
1桁1〜4が、LSIチップ100の下側から上側に向
かって昇順に、識別名の下1桁A〜DがLSIチップ1
00の左側から右側に向かって昇順になっている。
的位置関係(ブロック)をテンプレートとして決め、そ
のテンプレート内の原点600を決める。そしてそのテ
ンプレート原点600の、LSIチップ100上におけ
る座標とテンプレート展開方向(上下左右の4方向のう
ちの何れかの方向)を決めることにより、LSIチップ
100上の、決められた方向にテンプレートを展開し、
テンプレート内の論理セルの相対的位置関係を保持しな
がら各論理セルを展開,配置する。図6(a)はテンプ
レートとして決めた時の論理セルの配置状態(右方向へ
の展開配置結果)、図6(b)はテンプレートを左方向
へ展開した配置結果、図6(c)は同じく下方向へ展開
した配置結果、図6(d)は同じく左方向かつ下方向へ
展開した配置結果である。
導体集積回路の論理セル配置結果の更に他の例を示す図
で、ここでは配線用領域を確保するための配置改善をし
た場合の配置結果を示す。
状態において、図7(a)中の領域700付近の配線要
求率が高いとき、この付近での未配線が発生することが
考えられるが、この対策のための配線用領域を確保する
例について述べる。
群をCグループ、Dの論理セル群をDグループとして、
それらCグループとDグループの間に配線用領域のため
の所望幅nの隙間を空ける場合には、Dグループの論理
セル1D〜4Dを各々論理セル2C〜4C側とは反対側
に幅nだけ移動する。移動した結果を図7(b)に示
す。これにより、配線要求率の高い上記領域700付近
に配線用領域LWが確保(配線要求率に応じた配線領域
が確保)できる。したがって、縦方向配線の要求率が抑
えられ、配線容易な配置を得ることができ、あるいは局
所的な配線混雑が緩和されて高配線率を達成できる。
ら規則論理部の論理セルへの制御配線が最短になるよう
に、所望の配置エリア内に制御論理セルを配置する本発
明方法の実施形態を示す図である。図8(a)におい
て、800〜805は規則論理部の論理セル、806は
規則論理部に付随する論理セル806である。この規則
論理部に付随する論理セル806を所望の配置エリア8
07内の最適な位置に配置するには、まず最初にネット
808と配置エリア807を決める。そしてネット80
8をソースピンとしてもつ論理セル806をネット80
8の仮想配線長が最短になる配置エリア807内の所定
位置に配置する。図8(b)は、図示配列の規則論理部
の論理セル820〜825,830〜835に対して規
則論理部に付随する論理セルを810,811,812
の順に配置した場合の例を示す図で、図中、813はこ
の例での規則論理部に付随する論理セル810,81
1,812の配置エリア、814〜816はネットであ
る。
ル806,810〜812の最適な配置結果が得られ
る。
ローチャートである。
論理セル群をその識別名からグループとして認識する。
次にステップ901にて、図6(a)に示したテンプレ
ート(ブロック)の配置位置と展開方向を設計者からの
指示により決定する。そして、ステップ902で論理セ
ルを相対的位置情報を守って(保存して)仮配置を行
い、ステップ903でブロック内の全ての論理セルにつ
いて仮配置したか否かを判定する。このステップ903
において全ての論理セル群を仮配置したと判定した場
合、次ステップ904に移り、そうでなければステップ
902に戻って未配置の論理セルの配置を行う。
る論理セル群が整列して仮配置しているか否かを判定
し、整列していればステップ906に移り、整列してい
なければステップ905により論理セルが整列するよう
に論理セルを移動する。次にステップ906において、
あるグループ間に対して配線用領域の確保を行う設計者
からの指示があるか否かを判定し、指示がなければステ
ップ908に移り、指示があればステップ907により
グループの論理セルを移動して所定幅の配線領域を確保
する。
ープの論理セル群の整列配置が完了したか否かを判定す
る。完了していればステップ909に移り、していなけ
ればステップ904に戻る。ステップ909では、規則
論理部に付随する論理セルの配置エリアとキーとなるネ
ットを設計者の指示により決める。そして次ステップ9
10で、論理セルが上記配置エリア内に配置可能なスペ
ースが存在するか否かを判定し、配置可能なスペースが
存在するならばステップ911により上記ネットができ
るだけ最短経路で配置できる位置に論理セルを配置し、
配置可能なスペースが存在しないときはステップ912
により警告メッセージを出力する。
随する論理セルについて、配置可能な全ての論理セルが
配置されたか否かを判定し、配置されていなければステ
ップ909に戻り、されていれば本処理を終了する。
としては、論理構造が規則的であることが挙げられる。
したがって、あるネットは全て同じタイプの論理セル
で、かつ同じ位置のピンに繋がっているような場合があ
り、それらを整列せずに配置すると論理セルが分散して
配線形状が複雑になり多くの配線チャネルを使用してし
まう。しかし上述実施例のように、これらの論理セルを
縦に整列配置することにより、ネットのピン座標が全て
一直線上に並び、直線に配線するだけで済むので配線が
しやすい上に、無駄な配線チャネルを使わずに済むこと
になり、高密度でかつ配線しやすい配置が実現できる。
て、以下に記載する様な形態をとることが可能である。
半導体集積回路の論理セル配置方法において、前記規則
的な論理部の繰り返し単位の論理セル群をグループとし
て認識し、前記繰り返し単位の論理セル群がグループと
して認識されている規則的な論理部をテンプレートとし
て扱い、該テンプレートの展開方法及び座標位置を指定
し、縦方向又は横方向の相対的位置関係を守ってグルー
プ内の論理セルを仮配置し、その後論理セルを整列配置
することを特徴とする論理セル配置方法。
半導体集積回路の論理セル配置方法において、前記規則
的な論理部の繰り返し単位の論理セル群をグループとし
て認識し、縦又は横方向の相対的位置関係を守ってグル
ープ内の論理セルを配置することを特徴とする論理セル
配置方法。
導体集積回路の規則論理部及び準規則論理部の論理セ
ル、そして規則論理部に付随する論理セルを規則正しく
所望位置に配置できて、規則的な回路パターンが容易に
配線でき、また、論理セル間の配線長をできるだけ短く
することが可能となって、配線性の高い論理セル配置
と、論理セル間の配線長増加に伴うディレイ悪化の抑止
が可能になるという効果がある。
の論理セル配置結果の一例を示す図である。
法の一実施形態の説明図である。
に直線に配線するための方法の一例を示す図である。
の論理セル配置結果の他の例を示す図である。
の論理セル配置結果の他の例を示す図である。
の論理セル配置結果の更に他の例を示す図である。
の論理セルへの制御配線が最短になるように、所望の配
置エリア内に制御論理セルを配置する本発明方法の実施
形態を示す図である。
トである。
A,1B,1D、2A〜2D、3B〜3D、4A〜4D
…識別名,論理セル、200…仮配置状態の論理セル、
201…配置位置が正式決定(確定)した論理セル、2
02…整列対象の論理セル(識別名の下1桁がBの論理
セルのグループ)、la,lb,ld…配線、a,b,
d…論理セルの端子、sf…セル枠、510,808…
ネット、511…論理セルの端子、600…テンプレー
ト原点、700…配線要求率の高い領域、LW…配線用
領域、800〜805…規則論理部の論理セル、80
6,810〜812…規則論理部に付随する論理セル、
807,813…配置エリア、820〜825,830
〜835…規則論理部の論理セル。 ─────────────────────────────────────────────────────
8)
Claims (2)
- 【請求項1】 半導体集積回路設計時における半導体集
積回路の論理セルの配置方法において、前記論理セルに
対して相対的位置関係の情報を含んだ識別名を予め付し
ておき、論理セル配置時にその識別名から論理セル群を
グループとして認識し、前記情報により相対的位置関係
を守って仮配置した後、同一グループに属する論理セル
を論理セル配置領域の縦方向又は横方向に移動して整列
配置することを特徴とする半導体集積回路の論理セル配
置方法。 - 【請求項2】 論理セルのセル枠又は論理セルに繋がる
ネット形状が直線になるように論理セルを論理セル配置
領域の縦方向又は横方向に移動して整列配置することを
特徴とする請求項1に記載の半導体集積回路の論理セル
配置方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11055812A JP2000250964A (ja) | 1999-03-03 | 1999-03-03 | 半導体集積回路の論理セル配置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11055812A JP2000250964A (ja) | 1999-03-03 | 1999-03-03 | 半導体集積回路の論理セル配置方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000250964A true JP2000250964A (ja) | 2000-09-14 |
Family
ID=13009355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11055812A Pending JP2000250964A (ja) | 1999-03-03 | 1999-03-03 | 半導体集積回路の論理セル配置方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000250964A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003044536A (ja) * | 2001-07-27 | 2003-02-14 | Fujitsu Ltd | タイミング優先でセル配置するlsiのレイアウト方法及びその装置 |
US7735040B2 (en) | 2006-01-20 | 2010-06-08 | Hitachi, Ltd. | Method for designing cell layout of a semiconductor integrated circuit with logic having a data flow |
-
1999
- 1999-03-03 JP JP11055812A patent/JP2000250964A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003044536A (ja) * | 2001-07-27 | 2003-02-14 | Fujitsu Ltd | タイミング優先でセル配置するlsiのレイアウト方法及びその装置 |
US7735040B2 (en) | 2006-01-20 | 2010-06-08 | Hitachi, Ltd. | Method for designing cell layout of a semiconductor integrated circuit with logic having a data flow |
US8230381B2 (en) | 2006-01-20 | 2012-07-24 | Hitachi, Ltd. | Method for designing cell layout of semiconductor integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4636965A (en) | Routing method in computer-aided-customization of universal arrays and resulting integrated circuit | |
US4613941A (en) | Routing method in computer aided customization of a two level automated universal array | |
EP0238314A2 (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
CN108959666B (zh) | 集成电路设计方法及装置、芯片版图分解和着色方法及装置 | |
JPH05205011A (ja) | 回路基板の配線パターン決定方法及び回路基板 | |
JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
US20190096807A1 (en) | Method of fabricating integrated circuit having staggered conductive features | |
US6622294B2 (en) | Adaptive power routing and shield sharing to reduce shield count | |
EP0319571B1 (en) | router for integrated circuits | |
EP1548538A2 (en) | Integrated circuit, and design and manufacture thereof | |
US10410356B2 (en) | Method for processing the LEF diagram of a layout | |
JP2000250964A (ja) | 半導体集積回路の論理セル配置方法 | |
US6477696B2 (en) | Routing definition to optimize layout design of standard cells | |
US7454734B2 (en) | Method of designing layout of semiconductor integrated circuit and apparatus for doing the same | |
US10868538B1 (en) | Logic cell structure and integrated circuit with the logic cell structure | |
US8443326B1 (en) | Scan chain re-ordering in electronic circuit design based on region congestion in layout plan | |
JP3567134B2 (ja) | 電子デバイスおよび電子装置を製造および設計する方法 | |
US9454632B1 (en) | Context specific spare cell determination during physical design | |
US20200151297A1 (en) | Multi-bit standard cell | |
US7698675B2 (en) | Method and design system for semiconductor integrated circuit with a reduced placement area | |
EP1538540A2 (en) | Configurable circuit with cells having predefined functionality and configurable subcells | |
JP2000068488A (ja) | 半導体集積回路のレイアウト方法 | |
JPH11312185A (ja) | レイアウトデータの作成方法 | |
JP2002222229A (ja) | 自動配置配線装置および自動配置配線方法 | |
US20210202466A1 (en) | Layout architecture for a cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |