JP2002222229A - 自動配置配線装置および自動配置配線方法 - Google Patents
自動配置配線装置および自動配置配線方法Info
- Publication number
- JP2002222229A JP2002222229A JP2001016709A JP2001016709A JP2002222229A JP 2002222229 A JP2002222229 A JP 2002222229A JP 2001016709 A JP2001016709 A JP 2001016709A JP 2001016709 A JP2001016709 A JP 2001016709A JP 2002222229 A JP2002222229 A JP 2002222229A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- width
- interval
- automatic placement
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
配線間隔で配線が行なわれ、配線負荷容量の小さいマス
クレイアウトを得るには回路面積が増大し、回路の高速
化には適していなかった。また半導体プロセスの微細化
に伴い、隣合う配線間の負荷容量が大きくなってきてお
り、回路の高速化の妨げとなっている。 【解決手段】自動配置配線装置の概略配線設計手段4で
決定された配線経路から配線長を解析する配線長解析手
段9と、単位面積当りの配線抵抗、平面平板容量、配線
間容量を用いて配線長に基づく配線幅、配線間隔を算出
する計算式又はテーブルを格納した記憶装置8と、配線
長解析結果をもとに計算式又はテーブルを用いて配線長
に応じた配線幅、配線間隔を同じ割合の値に決定する配
線幅・配線間隔決定手段10を備える。
Description
マスクレイアウトにおける自動配置配線装置および自動
配置配線方法に関するものである。
あり、セル配置設計手段1は入力されたネットリスト2
に従い、予め用意されたレイアウトデータ3からセルを
抽出しセル配置設計手段1によって配置を行なう。次に
セル配置設計手段1の配置結果に対して概略配線設計手
段4によって配線経路が短くなるように概略配線を行な
う。そしてテクノロジファイル5に記述されたデザイン
ルールに従い詳細配線設計手段6において概略配線設計
手段4で決定された配線経路を用いてセル間の配線を行
ない、得られたマスクレイアウトを表示装置7により表
示し、確認することができる。
によって機能ブロック配置が終わったレイアウトデータ
に対してネットリストを入力とし、レイアウトデータお
よびネットリストをもとに配線経路の決定を行なう。
自動配置配線においては一律の配線幅、配線間隔で配線
が行なわれていたため、配線負荷容量の小さいマスクレ
イアウトを得るには回路面積が増大し、回路の高速化に
は適していなかった。また半導体プロセスの微細化に伴
い、隣合う配線間の負荷容量が大きくなってきており、
回路の高速化の妨げとなっている。さらに高速回路の実
現のためには信号線の入力パターンについても考慮する
必要がある。
速化に適する自動配置配線装置および自動配置配線方法
を提供することである。
配線装置は、ネットリストを入力しネットリスト中の各
セルを配置するセル配置設計手段と、このセル配置設計
手段のセル配置結果に対し配線経路の決定を行なう概略
配線設計手段と、この概略配線設計手段において決定さ
れた配線経路を用いて、セル間の配線を行なう詳細配線
設計手段とを備えた自動配置配線装置であって、概略配
線設計手段の結果から各ネットの配線長を解析する解析
手段と、データテーブルもしくは計算式が格納された記
憶装置と、解析手段の解析結果をもとに記憶装置に格納
されたデータテーブルもしくは計算式を用いて、配線長
に応じた配線幅、配線間隔を決定する配線幅・配線間隔
決定手段を有し、詳細配線設計手段は、デザインルール
を定義しているテクノロジファイル内のルールおよび配
線幅・配線間隔決定手段により決定された配線幅および
配線間隔で配線を行なうことを特徴とするものである。
ば、配線長に応じて配線幅、配線間隔を変更させること
ができ、配線負荷容量を軽減させることができるため回
路の高速化を図ることができる。
アプランによって機能ブロック配置が終わったレイアウ
トデータに対してネットリストを入力とし、レイアウト
データおよびネットリストをもとに配線経路の決定を行
なう概略配線設計手段と、概略配線設計手段において決
定された配線経路を用いて、セル間の配線を行なう詳細
配線設計手段とを備える自動配置配線装置であって、概
略配線設計手段の結果から各ネットの配線長を解析する
解析手段と、データテーブルもしくは計算式が格納され
た記憶装置と、解析手段の解析結果をもとに記憶装置に
格納されたデータテーブルもしくは計算式を用いて、配
線長に応じた配線幅および配線間隔を決定する配線幅・
配線間隔決定手段を有し、詳細配線設計手段は、デザイ
ンルールを定義しているテクノロジファイル内のルール
および配線幅・配線間隔決定手段により決定された配線
幅、配線間隔で配線を行なうことを特徴とするものであ
る。
ば、請求項1と同様な効果がある。
項1または請求項2において、配線幅・配線間隔決定手
段は配線幅と配線間隔を同じ割合で増減させるものであ
る。
ば、請求項1または請求項2と同様な効果のほか、チッ
プ面積を抑えることができる。
項3において、配線幅・配線間隔決定設計手段において
決定された配線幅、配線間隔により配線遅延値を算出
し、3層以上の配線層を有するマスクレイアウトの場
合、配線幅および配線間隔が予め定められた基準値より
大きなものについては上位の配線層に割振る配線層割付
手段を有するものである。
ば、請求項3と同様な効果のほか、配線遅延の増加を抑
えた配線を行うことができる。
された各機能ブロック毎のネットリストからポート名ま
たはネット名を抽出し、電源配線、制御信号線、バス配
線およびクロック信号線にグループ化し、そのグループ
に配線の駆動頻度による優先順位を設け、優先順位によ
り配線を行なうことを特徴とするものである。
ば、配線長だけでは対処しきれないクロストークの入力
パターン依存について、各ネットをグループすることで
影響を受け易いまたは与え易い配線を差別化することに
より、信号線の種類によって配線幅・配線間隔を変える
ことで膨大な入力パターンを与えることなく入力パター
ン依存を考慮した配線幅・配線間隔の変更をすることが
でき、これによりクロストークの軽減と配線の負荷容量
を軽減させることができるため回路の高速化を図ること
ができる。
項5において、ネットの配線長による優先順位をグルー
プ毎に設け、優先順位により配線を行なうものである。
ば、請求項5と同様な効果がある。
項5において、駆動周期の大きな信号や電源固定してい
る制御信号線を、同時に駆動される長距離平行配線の間
に配置するものである。
ば、請求項5と同様な効果のほか、長距離平行配線で同
時に駆動されるため比較的クロストークを起こし易いバ
ス配線などの間に制御信号線を配置することにより、ク
ロストークを防ぐことができる。
項5または請求項6において、グループ毎に配線の幅お
よび配線間隔を算出する算出式または算出に用いる代入
値を変えるものである。
ば、請求項5または請求項6と同様な効果のほか、より
細やかな配線幅および配線間隔を設定することにより遅
延や漏話のもととなる配線間負荷容量を抑えることがで
きる。
について図1を参照しながら説明する。図1は請求項1
に係る本発明の第1の実施の形態における自動配置配線
装置の構成を示すものである。なお本発明はブロックレ
イアウトの作成だけでなく、1チップレイアウトにも適
応される。図1において、1〜7は従来の自動配置配線
装置と同様の構成である。ここで図1の8は概略配線設
計手段4によって概略配線が終了した時点で各ネットの
配線経路を用いてネットの配線長を算出するための計算
式等のデータおよび算出された配線長を用いて配線幅と
配線間隔を算出するための計算式等のデータを記憶して
いる記憶装置、9は記憶装置8の記憶しているデータを
用いて概略配線設計手段4が決定した配線経路を基に配
線長を算出する配線長解析手段、10は記憶装置8の記
憶しているデータを用いて配線長解析手段9において算
出された配線長を基に配線幅・配線間隔を決定する配線
幅・配線間隔決定手段である。
として例えばポート間の座標より最短距離を算出する計
算式が定義されている。
ータとして、例えば表1に示すように目標のクロック速
度毎に、単位面積当りの配線抵抗値、単位面積当りの平
面平板容量値、単位長さ当りの配線間容量値、ヴィアの
抵抗値、容量値が定義されている。
面積当たりの配線抵抗をRs、単位面積当りの平面平板
容量をCs、単位長さ当りの配線間容量Co、配線長を
L、配線幅をW、配線間隔をO、ヴィアの抵抗をRc、
容量をCc、数をXとすると、 T=R・C ={Rs・L/W}・{Cs・W・L+2・Co・L/O}+X・Rc・Cc =Rs・L2 ・{Cs+2・Co・1/W・O}+X・Rc・Cc と表される。W・Oについて求めると {T−X・Rc・Cc}/Rs・L2 =Cs+2・Co
・1/W・O {T−X・Rc・Cc−Rs・Cs・L2 }/Rs・L
2 =2・Co・1/W・O W・O=2・Rs・Co・L2 /{T−X・Rc・Cc
−Rs・Cs・L2 } ここで配線幅Wと配線間隔Oに着目するとW+Oが最小
で、W・Oが最大になるには W+O=1 W・O>0 を解けばよいのでW=1/2、O=1/2となる。これ
により配線幅Wと配線間隔Oは等倍にしていく方が配線
効率が上がると言える。
によって、より詳細に配線幅・配線間隔を決定すること
ができる。 W or R=Σ(Rsk・Cok・L2 )/{T−Σ(Xk・Rck・Cck )−Σ(Rsk・Csk・L2 )} …式2 式2において、kは1〜nである。
に記憶されており、配線幅・配線間隔決定手段10にお
いて配線長解析手段9で算出された配線長と記憶装置8
に記憶されている単位面積当りの配線抵抗、単位面積当
りの平面平板容量、単位長さ当りの配線間容量を用いて
配線幅・配線間隔が決定される。なお配線幅・配線間隔
は上記のパラメータにより算出されるが遅延時間を一定
としているため配線幅、配線間隔が大きくなりすぎるこ
とが予想されので、記憶装置8に配線幅および配線間隔
の上限値を設けるものとする。
ロジファイル5で定義されているデザインルールと配線
幅・配線間隔決定手段10で決定された配線幅・配線間
隔に従い配線が行なわれ、表示装置7で表示され、マス
クレイアウトが得られる。
応する配線幅と配線間隔のデータテーブルを予め設定し
記憶装置8に記憶しておき、配線幅・配線間隔決定手段
10は、データテーブルに基づいて配線幅および配線間
隔を決定してもよい。
実施の形態における自動配置配線装置の構成を示すもの
である。図2の1〜10は請求項1に係る発明の第1の
実施の形態と同様である。ここで図2の11は配線幅・
配線間隔決定手段10の結果によって配線層を割振る配
線層割付(決定設計)手段である。記憶装置8に記憶さ
れている割付基準値を超えた配線幅、配線間隔が決定さ
れた場合はより上位の配線層に割り振ることで配線遅延
の増加を抑えた配線を行なうことが出来る。
参照しながら説明する。図3(a)は自動配置配線装置
に入力されるネットリストの例である。図中i〜pは任
意の数である。始めにサブセルのセル名とそのセルにあ
る各ポート名が列挙されており、次にトップセル名とそ
の各ポート名およびネット名とそれに接続されるポート
名が列挙されている。一般的にネットリストの中のポー
ト名は、電源はVDD、VSS、クロック信号はCL
K、バス配線はA[0]〜A[4]など分かりやすいポート
名になっていることが多い。そこで記述されているポー
ト名またはネット名を抽出し、それを基に電源配線や制
御信号線、バス配線、クロック信号線等に各ネットのグ
ループ化を行なう。
トの中に、どのネットがどのグループに所属するという
グループ化情報A、B…や駆動頻度による優先順位情報
を設けることも可能である。ここで例えば表2のように
式2に代入される許容遅延値Tをグループ別に設定する
ことでクロック信号などの比較的駆動頻度の高いグルー
プの配線は配線幅・配線間隔を大きくし遅延を優先させ
たり、制御信号などの比較的駆動頻度の低いグループの
配線は配線幅・配線間隔をできるだけ小さくし面積を優
先させることができ、その優先順位により配線を行う。
なお配線幅や配線間隔を算出する算出式やその解である
配線幅・配線間隔を固定値化することもできるものとす
る。
ループ毎に設け、優先順位により配線を行なう。
ことが多い長距離平行配線については、図4のように配
線を行う。B1〜B4はバス配線、S1〜S4は信号線
である。バス配線B1〜B4間に電源固定された信号線
などの駆動頻度の少ないネットを交互に配線することで
クロストークの影響を軽減する。これにより配線長だけ
でなく、入力信号パターン依存の面からも膨大な入力パ
ターン与えることなくクロストークの影響を軽減するこ
とができる。
隔を算出する算出式のほか算出に用いる代入値を変えて
もよい。
ば、配線長に応じて配線幅、配線間隔を変更させること
ができ、配線負荷容量を軽減させることができるため回
路の高速化を図ることができる。
ば、請求項1と同様な効果がある。
ば、請求項1または請求項2と同様な効果のほか、チッ
プ面積を抑えることができる。
ば、請求項3と同様な効果のほか、配線遅延の増加を抑
えた配線を行うことができる。
ば、配線長だけでは対処しきれないクロストークの入力
パターン依存について、各ネットをグループすることで
影響を受け易いまたは与え易い配線を差別化することに
より、信号線の種類によって配線幅・配線間隔を変える
ことで膨大な入力パターンを与えることなく入力パター
ン依存を考慮した配線幅・配線間隔の変更をすることが
でき、これによりクロストークの軽減と配線の負荷容量
を軽減させることができるため回路の高速化を図ること
ができる。
ば、請求項5と同様な効果がある。
ば、請求項5と同様な効果のほか、長距離平行配線で同
時に駆動されるため比較的クロストークを起こし易いバ
ス配線などの間に制御信号線を配置することにより、ク
ロストークを防ぐことができる。
ば、請求項5または請求項6と同様な効果のほか、より
細やかな配線幅および配線間隔を設定することにより遅
延や漏話のもととなる配線間負荷容量を抑えることがで
きる。
線装置のブロック図である。
線装置のブロック図である。
実施の形態を説明するためのグループ化情報付きネット
リストである。
図である。
Claims (8)
- 【請求項1】 ネットリストを入力し前記ネットリスト
中の各セルを配置するセル配置設計手段と、前記セル配
置設計手段によるセル配置結果に対し配線経路の決定を
行なう概略配線設計手段と、この概略配線設計手段にお
いて決定された配線経路を用いて、セル間の配線を行な
う詳細配線設計手段とを備えた自動配置配線装置であっ
て、 前記概略配線設計手段の結果から各ネットの配線長を解
析する解析手段と、データテーブルもしくは計算式が格
納された記憶装置と、前記解析手段の解析結果をもとに
前記記憶装置に格納された前記データテーブルもしくは
計算式を用いて、配線長に応じた配線幅、配線間隔を決
定する配線幅・配線間隔決定手段を有し、 前記詳細配線設計手段は、デザインルールを定義してい
るテクノロジファイル内のルールおよび前記配線幅・配
線間隔決定手段により決定された配線幅および配線間隔
で配線を行なうことを特徴とする自動配置配線装置。 - 【請求項2】 フロアプランによって機能ブロック配置
が終わったレイアウトデータに対してネットリストを入
力とし、前記レイアウトデータおよび前記ネットリスト
をもとに配線経路の決定を行なう概略配線設計手段と、
前記概略配線設計手段において決定された配線経路を用
いて、セル間の配線を行なう詳細配線設計手段とを備え
る自動配置配線装置であって、 前記概略配線設計手段の結果から各ネットの配線長を解
析する解析手段と、前記データテーブルもしくは計算式
が格納された記憶装置と、前記解析手段の解析結果をも
とに前記記憶装置に格納された前記データテーブルもし
くは計算式を用いて、配線長に応じた配線幅および配線
間隔を決定する配線幅・配線間隔決定手段を有し、 前記詳細配線設計手段は、デザインルールを定義してい
るテクノロジファイル内のルールおよび前記配線幅・配
線間隔決定手段により決定された配線幅、配線間隔で配
線を行なうことを特徴とする自動配置配線装置。 - 【請求項3】 配線幅・配線間隔決定手段は配線幅と配
線間隔を同じ割合で増減させる請求項1または請求項2
記載の自動配置配線装置。 - 【請求項4】 配線幅・配線間隔決定設計手段において
決定された配線幅、配線間隔により配線遅延値を算出
し、3層以上の配線層を有するマスクレイアウトの場
合、配線幅および配線間隔が予め定められた基準値より
大きなものについては上位の配線層に割振る配線層割付
手段を有する請求項3記載の自動配置配線装置。 - 【請求項5】 入力された各機能ブロック毎のネットリ
ストからポート名またはネット名を抽出し、電源配線、
制御信号線、バス配線およびクロック信号線にグループ
化し、そのグループに配線の駆動頻度による優先順位を
設け、前記優先順位により配線を行なうことを特徴とす
る自動配置配線方法。 - 【請求項6】 ネットの配線長による優先順位をグルー
プ毎に設け、前記優先順位により配線を行なう請求項5
記載の自動配置配線方法。 - 【請求項7】 駆動周期の大きな信号や電源固定してい
る制御信号線を、同時に駆動される長距離平行配線の間
に配置する請求項5記載の自動配置配線方法。 - 【請求項8】 グループ毎に配線の幅および配線間隔を
算出する算出式または算出に用いる代入値を変える請求
項5または請求項6記載の自動配置配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001016709A JP3641209B2 (ja) | 2001-01-25 | 2001-01-25 | 自動配置配線装置および自動配置配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001016709A JP3641209B2 (ja) | 2001-01-25 | 2001-01-25 | 自動配置配線装置および自動配置配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002222229A true JP2002222229A (ja) | 2002-08-09 |
JP3641209B2 JP3641209B2 (ja) | 2005-04-20 |
Family
ID=18883025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001016709A Expired - Fee Related JP3641209B2 (ja) | 2001-01-25 | 2001-01-25 | 自動配置配線装置および自動配置配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3641209B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006023799A (ja) * | 2004-07-06 | 2006-01-26 | Toppan Printing Co Ltd | 回路基板設計支援装置 |
JP2012142434A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
WO2021261986A1 (en) * | 2020-06-25 | 2021-12-30 | Mimos Berhad | A method of generating layout of integrated circuit (ic) design |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210152843A (ko) | 2020-06-09 | 2021-12-16 | 삼성전자주식회사 | 단순한 셀 상호연결을 포함하는 집적 회로 및 이를 설계하는 방법 |
-
2001
- 2001-01-25 JP JP2001016709A patent/JP3641209B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006023799A (ja) * | 2004-07-06 | 2006-01-26 | Toppan Printing Co Ltd | 回路基板設計支援装置 |
JP2012142434A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
WO2021261986A1 (en) * | 2020-06-25 | 2021-12-30 | Mimos Berhad | A method of generating layout of integrated circuit (ic) design |
Also Published As
Publication number | Publication date |
---|---|
JP3641209B2 (ja) | 2005-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Das et al. | Design tools for 3-D integrated circuits | |
KR100201979B1 (ko) | 배선경로 처리방법과 배선경로 처리시스템 및 반도체집적회로 장치 | |
US10418354B2 (en) | Integrated circuit and computer-implemented method of manufacturing the same | |
US20200057835A1 (en) | Capacity model for global routing | |
US6735754B2 (en) | Method and apparatus to facilitate global routing for an integrated circuit layout | |
Pecht | Placement and routing of electronic modules | |
Kong et al. | Optimal simultaneous pin assignment and escape routing for dense PCBs | |
US9760669B2 (en) | Congestion mitigation by wire ordering | |
US10977414B2 (en) | Constructing via meshes for high performance routing on silicon chips | |
JP2002222229A (ja) | 自動配置配線装置および自動配置配線方法 | |
JP3102365B2 (ja) | 配置配線方法 | |
US6654943B2 (en) | Method, system, and computer program product for correcting anticipated problems related to global routing | |
US6243850B1 (en) | Allocation apparatus and method for determining cell allocation of semiconductor circuit | |
JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
Liu et al. | Substrate topological routing for high-density packages | |
JPH06236419A (ja) | 配線基板の部品配置検討装置 | |
JPH10135339A (ja) | 自動配置配線方法 | |
Chen et al. | Interchangeable Pin Approach to Printed Circuit Board Routing | |
JPH11265940A (ja) | 半導体集積回路の配線方法 | |
JPH03201461A (ja) | レイアウト設計方法及びその装置 | |
JPH10134092A (ja) | 半導体回路の回路入力方法 | |
CARDEN IV et al. | Early feasibility and cost assessment for multichip module technologies | |
JPS62120042A (ja) | 自動配線方式 | |
JPH0713976A (ja) | 多層チャネル配線方法およびその装置 | |
JPS62285184A (ja) | Lsi設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |