JP2970567B2 - 配線電流密度低減システム - Google Patents
配線電流密度低減システムInfo
- Publication number
- JP2970567B2 JP2970567B2 JP9000999A JP99997A JP2970567B2 JP 2970567 B2 JP2970567 B2 JP 2970567B2 JP 9000999 A JP9000999 A JP 9000999A JP 99997 A JP99997 A JP 99997A JP 2970567 B2 JP2970567 B2 JP 2970567B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- current density
- buffer
- net
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
ステムに関し、特にLSI(Large Scale
Integrated Circuit)内部の配線に
ついての配線電流密度低減システムに関する。
行物「論理装置のCAD」(樹下行三(編者),情報処
理学会,昭和56年3月20日発行)の31〜62頁に
記載されているように、CAD(Computer A
ided Design)を用いて行われる。
う設計回路の大規模化、高密度化が進んでいる。このた
め、集積度の向上につれて、回路を構成する配線に流れ
る電流の電流密度がある程度大きい箇所においては、エ
レクトロマイグレーション(Electro Migr
ation;以下、EM)等による配線の溶断が生じる
おそれが多くなってきている。
により配線が断線する可能性が大きいのは、大電流が流
れる場合の配線断面積がボトルネックとなる場所であ
る。例えば、ブロック内配線や、電源供給配線及び信号
配線などである。ここで、「ブロック」とは、フリップ
フロップ(F/F)やゲート等、論理回路を構成してい
る全ての素子の総称である。
線の可能性があるネットについては、レイアウト処理後
に配線パターンを人手で修正していた。また、配線長の
大きいネットを発生させないように、予め人手で配置配
線設計を工夫することもあった。
平4−242959号公報に示されているように、レイ
アウト処理後に配線の電流密度を計算し、その電流密度
の応じて配線の幅を大きくすることによりEM等による
断線を避ける手法も行われている。
の幅を大きくしておき、電流密度を低減する手法が一般
的である。例えば、特開平2−188943号公報で示
されている方法のように、電源給電単位毎に消費電力を
計算して、必要な場所のみ電源給電線の幅を広げる手法
が知られている。また、特開平4−365350号公報
に示されている方法のように、電源給電単位内に配置さ
れるブロックの消費電力の合計を制限値以下にするよう
配置処理の際に考慮することにより、電源給電線の電流
密度を低減し、EM等による断線を避ける方法も知られ
ている。
いては、配線の電流密度を計算した後、EM等による断
線する可能性のあるネットの配線結果を人手で修正しな
ければならない。このため、人手による配線修正工数が
多大である上に、修正するネットの配線長そのものが長
いため配線混雑の度合いによっては配線修正だけではE
Mによる断線の可能性を除去、改善しきれない場合があ
るという欠点がある。
あるネットを発生させないように予め人手で配置配線設
計を工夫しておく必要がある。このため、人手配置配線
作業に多大な工数を必要とし、かつ論理設計段階から予
めレイアウト(フロアプラン)を意識する必要があり、
それが設計の制約となって設計の困難さが増して所要工
数が増大するという欠点がある。
内配線の電流密度に応じて配線の幅を広げるだけでは、
電流密度の低減に限度がある。すなわち、例えば特開平
4−242959号公報に示されているようなブロック
内配線の幅を広げる手法の場合、ブロックの面積等によ
る制約があるため、配線の電流密度が大きい場合に必要
なだけ幅を広げる領域を確保できないことがある。この
ため、配線の電流密度を低減させることができるとは限
らないという欠点がある。
ト処理後に電流密度に応じて配線の幅を広げることに
は、限度がある。すなわち、例えば、特開平2−188
943号公報に示されているような電源給電配線の幅を
広げる手法をとるためには、その配線領域を確保するた
めにその周辺の配置済ブロックや、既配線を移動させな
ければならない。しかし、配線が混雑している領域にお
いては、周辺の配置済ブロックや、既配線を移動させて
配線を広げるための領域を確保できないため、配線の電
流密度を低減させることができるとは限らないという欠
点がある。
報に示されているような電源給電単位でいくつかのブロ
ックをまとめて電源給電線の電流密度を計算して、電源
給電単位内に配置するブロックを制限する手法では、電
源給電線の電流密度過多による断線は防止することがで
きるが、電源給電線以外の配線については考慮していな
い。このため、電源給電線以外のブロック内配線、信号
配線等についてEM等による断線の可能性が生じている
場合には、改善、修正することができないという欠点が
ある。
るためになされたものであり、その目的はLSIのレイ
アウト設計において、EM等による配線の電流密度過多
による溶断を自動的に防止することのできる配線電流密
度低減システムを提供することである。
度低減システムは、集積回路を構成する配線についての
電流密度を算出する電流密度算出手段と、この算出値が
所定制限値より大なる配線に電流密度を低減するバッフ
ァを挿入するバッファ挿入手段とを含むことを特徴とす
る。
システムは、前記バッファ挿入手段により前記配線に挿
入されたバッファの配置によって影響を受ける他の配線
についての位置を修正する修正手段を更に含むことを特
徴とする。
度低減システムは、前記バッファ挿入手段により挿入さ
れたバッファの配置によって位置が重なった2つのブロ
ックの少なくとも一方の位置をずらす配置エラー除去手
段を更に含むことを特徴とする。
いは一部ネットについて、そのネットの配線形状から配
線の電流密度を計算し、予め配線に使用される材料や配
線の断面積等から計算された配線の電流密度の制限値と
比較することにより、電流密度過多による配線の断線を
起こす可能性のあるネットを検出しているのである。そ
して、検出されたネットに対して電流密度を低減可能な
1つ以上の中継バッファを選択し挿入(論理変更)し、
この挿入された中継バッファを実配線経路上もしくはそ
の近傍の配置可能な場所でかつ電流密度の低減が可能な
位置に配置しているのである。また、中継バッファの挿
入と配置とによって分割されたネットの配線及び中継バ
ッファの挿入と配置とによって影響を受ける(配線ショ
ート等の設計規則エラーを起こす)他のネットの再配線
を行い、自動で配線の電流密度の低減ができる。さらに
また、配線の電流密度の低減を行うことにより、ブロッ
クを流れる電流量も低下させることになるため、ブロッ
クへ電源を供給している電源供給配線の電流密度の低減
も可能になる。
度の低減が可能な位置に配置する場合に、その対象配置
位置に他のブロックが存在しても近傍の配置可能位置を
探すのではなく配置エラーを許して重ねて配置し、配置
された中継バッファが配置エラーを起こしている場合に
その重なりを除去するようにブロックの配置をずらすこ
とにより、より理想的な配置位置への中継バッファの配
置が可能になり、より精度の高い電流密度の低減が実現
できる。
て図面を参照して説明する。
テムの実施の形態を示すブロック図である。
度低減システムは、回路を構成するブロック間の論理接
続情報108並びにブロックの配置結果やブロック間接
続の配線結果、配線の電流密度解析に使用する配線の電
流密度制限値等の物理情報109を入力するための論理
/物理情報入力部102と、全ネットあるいは一部ネッ
トについてネットの隣接の配線結果と電流密度制限値情
報を用いて電流密度過多のために断線する可能性のある
ネットを検出する電流密度解析部103と、この電流密
度解析部103による電流密度解析で検出された断線の
おそれがあるネットに対して電流密度を低減可能な1つ
以上の中継バッファを選択し挿入する中継バッファ挿入
部104と、この中継バッファ挿入部104によりネッ
トに挿入された中継バッファをそのネットの実配線結果
の経路上もしくはその近傍の配置可能な場所でかつその
ネットの電流密度の低減が可能な位置に配置する中継バ
ッファ配置部105と、この中継バッファの挿入と配置
とによって分割されたネットの配線及び中継バッファの
挿入と配置とによって影響を受ける(配線ショート等の
設計規則エラーを起こす)他のネットの配線について再
配線を行うインクリメンタル配線部106と、配置配線
結果を出力する出力部107と、以上の各部を制御する
制御部101とを含んで構成されている。
4,205及びそれらのブロック間を接続するネット2
01〜203からなる論理接続関係の一部分を例に説明
する。この例は論理の一部を表しているが、配置配線処
理は回路全体について行われるものとする。
理を行った結果、ネット201、ネット202、ネット
203の制約、周辺にある他の配線の配線結果302,
303の制約などから、例として図3に示されているよ
うな配置配線結果が得られたとする。図3において、配
線結果301は、ネット201の配線結果である。この
時、従来手法では配線の電流密度を特に考慮していない
ものとする。
電流値を配線の断面積で割ることにより計算することが
できる。このため、配線に流れる電流を減らすことで電
流密度を低減させることができる。配線に流れる電流
は、配線容量Cを引き数とする単調増加関数f()で表
される。すなわち、 I=f(C)…(1) である。従って、ある配線の断面積を変更せずに流れる
電流を減少させて電流密度を低減するには、ネットの配
線容量を低減すれば良いことになる。
電流の計算式を以下のような式で近似する。
電圧との積である。
マスの辺の長さを縦横とも1とし、長さ1当たりの配線
の容量をcとする。次に、ネット201に流れる電流I
201を上記の式(2)に従って計算すると、図3の配線
結果301より、ネット201の長さは11であるた
め、 I201 =11α・c…(3) となる。配線が途中で分岐する場合は、分岐点以降の配
線には電流が分散されて流れる。このため、ブロックの
出力端子から分岐点までの配線がボトルネックになる。
流れる電流の制限値(配線の材料や、配線の幅や高さ等
から計算された値)が例えば10α・cであるとする
と、ネット201は電流密度制限を超過しているため、
EM等の影響のためにブロックの出力端子から配線の分
岐点までといったような配線のボトルネックとなってい
る場所で断線するおそれがあることになる。
制御部101の制御のもとに以下の各部の処理が実行さ
れる。
によって、ブロック間の論理接続情報108、ブロック
の配置結果やブロック間接続ネットの配線結果や、電流
密度制限値等の物理情報109が入力される。入力され
た各情報は図1中の各部によって参照/更新される。配
置配線結果の物理情報としては、例えば従来手法でレイ
アウトされた図3の結果が入力される。
ータを保持する場合、いろいろな記憶方法が考えられ
る。例えば、各ブロックについては、ブロックの配置座
標を保持する。ブロック間の配線については、配線の始
点、終点、分岐点、折れ曲り点等の座標値や、配線の
幅、高さなどを物理情報109として保持する。すなわ
ち、物理情報109は、配置配線ファイルとライブラリ
ファイルとの2つのファイルから構成されている。
とネットの配線情報とから構成される。ブロックの配置
情報は、ブロック名とその配置情報とを記述したもので
ある。例えば、ブロックAが(100,200)の座標
位置に配置され、ブロックBが(300,200)の座
標位置に配置されている場合、 INSTANCE A,(100,200) INSTANCE B,(300,200) となる。ネットの配線情報は、ネット名とそのネットが
通る座標値とを記述したものである。例えば、ネットA
が(100,200),(300,200),(30
0,400),(800,400)の座標を順に通って
配線され、ネットBが(500,200),(500,
400)の座標を順に通って配線されている場合、 NET A,(100,200),(300,20
0),(300,400),(800,400) NET B,(500,200),(500,400) となる。
ションブロックや各ネットの性質を示す情報である。つ
まり、配線の電流密度を計算するために必要な各ファン
クションブロックの大きさ、端子位置、ネット幅、配線
単位面積あたりの容量値等が記述されている。例えば、
ファンクションブロックF101のサイズが縦500ミ
クロン×横600ミクロンで、端子H01と端子N01
とを有し、それらがファンクションブロックの左下から
みて座標(50,40)、(60,100)の位置にあ
り、端子矩形は端子H01が縦3ミクロン×横4ミクロ
ン、端子N01が縦2ミクロン×横3ミクロンであるも
のとする。
サイズが縦300ミクロン×横200ミクロンで、端子
H02と端子N02とを有し、それらがファンクション
ブロックの左下からみて座標(150,40)、(3
0,50)の位置にあり、端子矩形は端子H02が縦3
ミクロン×横2ミクロン、端子N02が縦3ミクロン×
横3ミクロンであるものとする。この場合、 OBJECT F101 SIZE 500 600 TERM H01 50 40 3 4 TERM N01 60 100 2 3 OBJECT F601 SIZE 300 200 TERM H02 150 40 3 2 TERM N02 30 50 3 3 となる。配線層L1において使用する配線の幅が2ミク
ロンで、単位面積あたりの配線容量が10pFで、配線
層L2において使用する配線の幅が3ミクロンで、単位
面積あたりの配線容量が15pFの場合、 NET L1 WIDTH 2 CAPACITANCE 10 NET L2 WIDTH 3 CAPACITANCE 12 となる。
配線の幅等から計算された配線の種類に応じた電流密度
の制限値が記述されている。ここでは、前述したように
ネット201の電流密度制限値の例として10α・cが
入力される。
は、例えば、 INSTANCE ブロック名 ファンクションブロック名 端子名,ネット名 端子名,ネット名 ・ ・ ・ ・ INSTANCE ブロック名 ファンクションブロック名 端子名,ネット名 ・ ・ ・ ・ とする。いま、あるブロックAがF101というインバ
ータであり、このブロックAの端子N01にネットBが
接続され、端子H01にネットCが接続されているもの
とする。また、ブロックDがF601というF/Fであ
り、このブロックDの端子N02にネットEが接続さ
れ、端子H01にネットCが接続され、端子H02にネ
ットFが接続されているものとする。
て全てのブロック内配線、ブロック間配線の電流密度計
算が行われ、図3の例では、前述したように流れる電流
が11α・c(>10α:制限値)となり、電流密度過
多により断線する可能性があるネット201が検出され
る。
が、断線を起こす可能性があるとして検出されたネット
201に対して、ネットの配線長、バッファ挿入予定位
置、挿入による電流密度低減効果等を考慮して、用意さ
れたバッファゲート種類(バッファゲート種類はバッフ
ァの機能名)の中から最適なバッファゲートを1種類以
上選択しネット201に対して中継バッファを挿入して
図1の論理接続情報108を更新する。バッファゲート
種類とその挿入個数の決定の仕方は各種考えられ、例え
ば以下に示すような評価基準あるいはその組合わせが可
能である。 1.挿入中継バッファ、個数、挿入予定位置と、それに
よる電流密度改善度を計算式によって求める。 2.挿入中継バッファ、個数、挿入予定位置を対象ネッ
トの電流値によってルール化し、これをテーブルとして
用いる。 3.挿入中継バッファ、個数、挿入予定位置を対象ネッ
トの配線長によってルール化し、これをテーブルとして
用いる。 4.挿入中継バッファ数あるいはバッファサイズを最小
化する。
ついて説明する。図4は図1中の中継バッファ挿入部1
04において適切なバッファゲートを選択する方法を示
すフローチャートである。
トについての処理が完了するまで行われる(ステップ4
1)。次に、あるネットの電流密度を計算する(ステッ
プ42)。この電流密度の計算結果の値を予め定められ
た制限値aと比較し、制限値aより大きい場合にはバッ
ファゲートXが選択され挿入される(ステップ43→4
4)。
43→45)、電流密度の計算結果の値をさらに制限値
bと比較し、制限値bより大きい場合にはバッファゲー
トYが選択され挿入される(ステップ45→46)。制
限値b以下の場合には、ゲートを挿入することなく、次
のネットを処理対象とする(ステップ45→41)。
値は、バッファゲートと一対一に対応し、バッファゲー
トの駆動能力を示している。バッファゲートの駆動能力
は、ゲートを構成するトランジスタの数に比例するの
で、トランジスタ数に対応した制限値を予め定めておけ
ば良い。
し、これに対応する制限値と電流密度計算結果とを比較
しても良い。
ッファを最大で1つ挿入することによって断線を防止で
きる場合を想定している。ネットに流れる電流値が大き
い場合は、ネットの配線長が比較的大きいと考えられる
ので、遅延量も比較的大きくなる。バッファを挿入して
も遅延量を増大させないためには、出力端子抵抗の少な
いハイパワーのゲートを挿入することが必要になる。
ネットの配線長も比較的短いと考えられるので、挿入す
るゲートはハイパワーのものでなくても良い。このた
め、この場合には、配線性を考えて小さいサイズのゲー
トを挿入する。
が配線容量過多でエラーとなっているネット201に対
して、上記のような評価基準で選択されたバッファゲー
ト種類を図5のブロック403のように挿入することに
よって、論理接続情報108を更新する。それとともに
ネット401と402とに分割されたネット201の配
線結果を削除して、図6に示されているように配置配線
結果情報を更新する。但し、このとき図3の配線結果3
01そのものは削除するが、その経路情報は配置配線結
果として物理情報109に保存しておく。
バッファ挿入部104によって挿入された中継バッファ
403を、削除されたが記憶されている配線結果301
の経路上の挿入予定位置の近傍の配置可能領域に配置す
る。これにより、図7に示されているような中継バッフ
ァ403の配置結果が得られる。本例では、ネット20
1が分割されてできたネット401と402との電流値
がおおよそ同じになる(すなわちネット201の配線結
果301における電流値がおおよそ半分ずつになる)よ
うな位置に配置されている。また、図7の例では中継バ
ッファ403の配置位置に他のネットの配線は存在しな
いが、存在する場合には配線ショートや配線禁止違反等
の設計規則エラーを起こすような配線を同時に削除す
る。
06は、未配線状態となっているネット401,402
の配線を行う。これにより、図8に示されているような
電流密度が低減された目的の配線結果701,702が
得られる。配線結果701,702の線長は図8より夫
々、4,6となるため、流れる電流値は、 I701 =4α・c…(4) I702 =6α・c…(5) となる。これら式(4),(5)を上述した式(6)と
比較すると、I701 ,I702 共に配線の電流が低減さ
れ、電流密度過多により配線が断線する可能性がなくな
ったことが分かる。なお、本例では配線の迂回もなく中
継バッファ挿入部104で予定した通りの位置にバッフ
ァが配置され配線結果が生成されている。
電流密度低減システムの構成を示すブロック図である。
同図において、図1と異なる点は、配置エラー除去部1
10が追加されている点である。
バッファ配置部105が中継バッファ配置候補位置につ
いて配置できない場合に近傍の配置可能領域を探索して
いた。一方、図9のシステムでは、配置エラーを許して
候補位置に配置してしまう。その後、配置エラー除去部
110が中継バッファの配置位置を優先して配置重なり
エラーを起こしているブロックの配置をエラーがなくな
るまでずらす。これにより、ブロックにつながっていた
ネットの配線結果や配線ずらしによって配線ショートや
配置禁止違反を起こすネットの配線結果を削除する。そ
して、削除されたネットの配線をインクリメンタル配線
部106が行う。
について述べたが、ブロック内配線がボトルネックにな
っている場合でも、全く同じ方法で電流密度を低減する
ことができる。
ように検出する。まず、物理情報109には、ブロック
の配置位置や、ブロックの大きさ等が入っているため、
そのブロックが占めるエリアを計算することができる。
全ての配置済みブロックに対して夫々が占有する矩形エ
リアを求め、その矩形が重なっているかどうかを調べ
る。調べた結果、重なっていれば、配置エラーとなる。
したように配置エラーがなくなるまでブロックをずらす
必要がある。例えば、物理情報109にブロックの配置
位置が(100,200)のように記述されている場合
において、右方向に50ミクロン移動させるには、ブロ
ックの配置位置情報を(150,200)のように、x
座標を+50する操作を行う。その他のファイルには変
更はない。つまり、重なる矩形がなくなるまで、ブロッ
クの配置位置情報の座標値を上下左右にずらす操作を繰
り返すのである。
同様の方法で電流密度を低減できる。ブロック204へ
の電源の供給を考えた場合、図10のように、電源給電
線901のような電源配線がブロックに電源を供給して
いる例を考える。図10において、電源給電線901が
電源を供給する範囲は、電源給電範囲902であるもの
とする。
図3より長さは11であるため、 I=11α・c…(6) となる。
04に供給する電流の最大値も11α・cであると考え
られる。ブロック204と同じ電源給電エリアにあるブ
ロック903,ブロック904に対して電源給電線90
1が供給する電流をブロック204と同様に計算した結
果が夫々、10α・c,15α・cとすると、電源給電
線901に流れる電流の最大値I901 はそれらを合計し
たものになる。すなわち、 I901 =11α・c+10α・c+15α・c =36α・c…(7) である。
例えば34α・cであるとすると、電源給電線901は
電流密度制限の超過により、EM等の影響のため断線す
るおそれがあることになる。
の電流密度低減の時と異なる点は、図1の電流密度制限
値入力部102が信号配線の電流密度制限値の代りに電
源給電線の電流密度制限値を読込む点である。
もなく中継バッファ挿入部104で予定した通りの位置
にバッファが配置され配線結果が生成されている。図1
1のブロック204に接続されているネット401の配
線結果1001を使用して流れる電流I1001を求める
と、 I1001=4α・c…(8) となる。このため、電源給電線901に流れる電流の最
大値I901 は I901 =4α・c+10α・c+15α・c =29α・c…(9) となる。このため、電源給電線901の制限値34α・
c未満になり、電源給電線に流れる電流の電流密度によ
る断線のおそれがなくなったことが分かる。
ためには、各ネットに信号線であるか電源給電線である
かを識別するための情報を予め付加しておけば良い。
継バッファを挿入することにより、配線が分割されるた
め配線の容量が削減され、それに伴い、配線を流れる電
流も低下して、配線の電流密度を低減することができる
のである。そのため、EM等による断線のおそれがない
配置配線結果を得ることができる。
断線のおそれがない配置配線結果を自動で得ることがで
きるのである。つまり、ネットの配線容量を用いてネッ
トに流れる電流値を計算し電流密度過多を起こしている
ネットを検出し、電流密度過多と検出されたネットに対
して電流密度を低減可能な1つ以上の中継バッファを選
択し挿入(論理変更)し、挿入された中継バッファを実
配線経路上もしくはその近傍の配置可能な場所でかつ電
流密度の低減可能な位置に配置し、さらに中継バッファ
の挿入と配置とによって分割されたネットの配線及び中
継バッファの挿入と配置とによって影響を受ける(配線
ショート等の設計規則エラーを起こす)他のネットの再
配線を行っているのである。
を基にして、電源密度を低減するために必要なだけの中
継バッファのみ挿入しているので、中継バッファの追加
による配線収容性の悪化や、消費電力の増加は最小限に
抑えられるのである。
クリメンタルな配置配線処理を行うため、処理時間の増
加も少なく精度の高い電流密度低減が実現でき、電流密
度の低減に要する時間も短く、新たな電流密度過多によ
る断線の危険があるネットが発生しないのである。
態様をとりうる。
めの電源給電線であることを特徴とする請求項1〜5の
いずれかに記載の配線電流密度低減システム。
ロック内の配線であることを特徴とする請求項1〜5の
いずれかに記載の配線電流密度低減システム。
を特徴とする請求項1〜5のいずれかに記載の配線電流
密度低減システム。
配線形状から配線の電流密度を計算し、この電流密度を
所定制限値と比較した結果に応じて適切なバッファを挿
入することにより、LSIのレイアウト設計において、
EM等による配線の電流密度過多による溶断を自動的に
防止することができるという効果がある。また、電源給
電線のみならずブロック内配線や信号配線についても溶
断を防止できるという効果がある。
低減システムの構成を示すブロック図である。
配線を行った結果を示す配線図である。
ッファゲートを選択する方法を示すフローチャートであ
る。
ファ挿入部によって中継バッファが挿入された状態を示
す配線図である。
結果を削除した結果を示す図である。
バッファを配置した結果を示す図である。
示す図である。
低減システムの構成を示すブロック図である。
ある。
置及びインクリメンタル配線を行った状態を示す図であ
る。
Claims (5)
- 【請求項1】 集積回路を構成する配線についての電流
密度を算出する電流密度算出手段と、この算出値が所定
制限値より大なる配線に電流密度を低減するバッファを
挿入するバッファ挿入手段とを含むことを特徴とする配
線電流密度低減システム。 - 【請求項2】 前記バッファ挿入手段により前記配線に
挿入されたバッファの配置によって影響を受ける他の配
線についての位置を修正する修正手段を更に含むことを
特徴とする請求項1記載の配線電流密度低減システム。 - 【請求項3】 前記バッファ挿入手段により挿入された
バッファの配置によって位置が重なった2つのブロック
の少なくとも一方の位置をずらす配置エラー除去手段を
更に含むことを特徴とする請求項1記載の配線電流密度
低減システム。 - 【請求項4】 前記電流密度算出手段は、前記配線に流
れる電流値及び配線容量に応じて電流密度を求めること
を特徴とする請求項1〜3のいずれかに記載の配線電流
密度低減システム。 - 【請求項5】 前記バッファ挿入手段は、前記電流密度
に応じて最適なバッファを選択して挿入することを特徴
とする請求項1〜4のいずれかに記載の配線電流密度低
減システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9000999A JP2970567B2 (ja) | 1997-01-08 | 1997-01-08 | 配線電流密度低減システム |
US09/004,329 US6308310B1 (en) | 1997-01-08 | 1998-01-08 | System for avoiding electromigration in LSI circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9000999A JP2970567B2 (ja) | 1997-01-08 | 1997-01-08 | 配線電流密度低減システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10199982A JPH10199982A (ja) | 1998-07-31 |
JP2970567B2 true JP2970567B2 (ja) | 1999-11-02 |
Family
ID=11489298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9000999A Expired - Fee Related JP2970567B2 (ja) | 1997-01-08 | 1997-01-08 | 配線電流密度低減システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US6308310B1 (ja) |
JP (1) | JP2970567B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6510542B1 (en) * | 1998-10-08 | 2003-01-21 | Kabushiki Kaisha Toshiba | Method of placing a repeater cell in an electricalcircuit |
JP3654190B2 (ja) * | 2001-01-17 | 2005-06-02 | 日本電気株式会社 | 配線設計方法および配線設計装置 |
US6857113B2 (en) * | 2002-09-11 | 2005-02-15 | Agilent Technologies, Inc. | Process and system for identifying wires at risk of electromigration |
JP5040173B2 (ja) * | 2006-05-23 | 2012-10-03 | 富士通株式会社 | 回路機能モジュール、電圧・クロック指示モジュールおよび電子システム |
JP4799311B2 (ja) * | 2006-08-01 | 2011-10-26 | パナソニック株式会社 | エレクトロマイグレーション検証方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02188943A (ja) | 1989-01-17 | 1990-07-25 | Nec Corp | 集積回路の電源配線布設方式 |
JPH04242959A (ja) | 1991-01-08 | 1992-08-31 | Fujitsu Ltd | 半導体集積回路のセル構造 |
JPH04365350A (ja) | 1991-06-13 | 1992-12-17 | Hitachi Ltd | 論理素子配置方法および装置 |
EP0534719B1 (en) * | 1991-09-26 | 1997-12-29 | National Semiconductor Corporation | Integrated circuit having reduced electromagnetic emissions |
US5978701A (en) * | 1995-06-02 | 1999-11-02 | Alza Corporation | Electrotransport device with separable controller and drug unit and method of setting controller output |
-
1997
- 1997-01-08 JP JP9000999A patent/JP2970567B2/ja not_active Expired - Fee Related
-
1998
- 1998-01-08 US US09/004,329 patent/US6308310B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10199982A (ja) | 1998-07-31 |
US6308310B1 (en) | 2001-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3461443B2 (ja) | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 | |
JP2882359B2 (ja) | レイアウト設計装置 | |
JPH1140677A (ja) | クロストークエラー改善方式及び方法 | |
US7216325B2 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
US20060190902A1 (en) | Method, apparatus and program for automatically routing semiconductor integrated circuit | |
JP2970567B2 (ja) | 配線電流密度低減システム | |
JP2002528795A (ja) | 集積回路のルーティングに関するアプローチ | |
US20080209384A1 (en) | Method of searching for wiring route in integrated circuit, automatic wiring device for integrated circuit, and program therefor | |
JPH09223744A (ja) | Vlsiチップへの回路の配置方法 | |
US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
JP4400428B2 (ja) | 半導体集積回路の設計方法と設計装置並びにプログラム | |
JP2904270B2 (ja) | クロストークエラー抑制方式 | |
JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
JP2921454B2 (ja) | 集積回路の配線方法 | |
JP2000003381A (ja) | 概略配線決定方法及び記憶媒体 | |
JP2910734B2 (ja) | レイアウト方法 | |
US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
JP2002313916A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 | |
JPH07121600A (ja) | 配線経路処理方法 | |
JP2005107556A (ja) | 半導体集積回路の配線処理方法 | |
JP3199061B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP2001298089A (ja) | 半導体集積回路の設計方法 | |
JP2009094431A (ja) | 半導体集積回路のレイアウト設計方法 | |
US20070174803A1 (en) | Method for concurrent search and select of routing patterns for a routing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |