JP5515255B2 - 自動配線装置、自動配線方法および自動配線プログラム - Google Patents
自動配線装置、自動配線方法および自動配線プログラム Download PDFInfo
- Publication number
- JP5515255B2 JP5515255B2 JP2008224116A JP2008224116A JP5515255B2 JP 5515255 B2 JP5515255 B2 JP 5515255B2 JP 2008224116 A JP2008224116 A JP 2008224116A JP 2008224116 A JP2008224116 A JP 2008224116A JP 5515255 B2 JP5515255 B2 JP 5515255B2
- Authority
- JP
- Japan
- Prior art keywords
- metal area
- wiring
- minimum
- minimum metal
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49174—Assembling terminal to elongated conductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/532—Conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
まず最初に、図1を用いて、自動配線装置10の構成を説明する。図1は、実施例1に係る自動配線装置10の構成を示すブロック図である。同図に示すように、この自動配線装置10は、データ入力部11、データ出力部12、記憶部13および制御部14を備える。以下にこれらの各部の処理を説明する。
次に、図14を用いて、実施例1に係る自動配線装置10による処理を説明する。図14は、実施例1に係る自動配線装置10の処理動作を示すフローチャートである。
上述してきたように、自動配線装置10は、LSI内におけるメタル面積を計算し、計算されたメタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する。このため、実際のメタル面積が露光限界となる最小メタル面積よりも大きいか否かチェックして半導体が適用されるデザインルールに基づいた最小メタル面積エラーを考慮しつつ、メタル面積を必要限度に抑える結果、最小メタル面積エラーを適切に防止しつつ、LSIの高密度化とともに半導体製造における歩留まりの向上を実現することが可能である。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、最小メタル面積チェック部14cと最小メタル面積修正部14dを統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをコンピュータで実行することによって実現することができる。そこで、以下では、図15を用いて、上記の実施例と同様の機能を有するプログラムを実行するコンピュータの一例を説明する。図15は、自動配線プログラムを実行するコンピュータを示す図である。
前記配線メタル面積計算部によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定部と、
を備えることを特徴とする自動配線装置。
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記パラメータファイル記憶部によって記憶された前記パラメータファイルを読み出し、当該パラメータファイルに指定された修正方法で前記集積回路の配線を修正することを特徴とする付記3〜6のいずれか一つに記載の自動配線装置。
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定されたネットに対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、当該パラメータファイルに指定された方法で前記集積回路の配線を修正することを特徴とする付記7に記載の自動配線装置。
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された配線領域に対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、当該パラメータファイルに指定された方法で前記集積回路の配線を修正することを特徴とする付記7に記載の自動配線装置。
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された配線層単位に対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、当該パラメータファイルに指定された方法で前記集積回路の配線を修正することを特徴とする付記7に記載の自動配線装置。
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記優先順位の高い適用対象から順に、前記集積回路の配線を修正することを特徴とする付記7に記載の自動配線装置。
前記配線メタル面積計算ステップによって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定ステップと、
を含んだことを特徴とする自動配線方法。
前記配線メタル面積計算手順によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定手順と、
をコンピュータに実行させることを特徴とする自動配線プログラム。
11 データ入力部
12 データ出力部
13 記憶部
14 制御部
14a 自動配線部
14b メタル面積計算部
14c 最小メタル面積チェック部
14d 最小メタル面積修正部
Claims (13)
- 集積回路における回路の接続情報に基づいて配線を行う配線部と、
前記配線部が配線した配線のメタル面積に係る非矩形の領域を縦方向および横方向に矩形に分割し、前記縦方向および前記横方向のうち分割された矩形の数が少ない方向に分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算部と、
前記配線メタル面積計算部によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定部と、
前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上となるように、前記集積回路の配線を修正する最小メタル面積修正部と、
を備えることを特徴とする自動配線装置。 - 前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、ビアの種類を変更することを特徴とする請求項1に記載の自動配線装置。
- 前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、配線を付加することを特徴とする請求項1に記載の自動配線装置。
- 前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、配線パターンを変更することを特徴とする請求項1に記載の自動配線装置。
- 集積回路における回路の接続情報に基づいて配線を行う配線部と、
前記集積回路の配線を修正する修正方法、前記修正方法の適用対象のネット、及び、前記ネットを該ネットに対応する修正方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶するパラメータファイル記憶部と、
前記配線部が配線した配線のメタル面積に係る非矩形の領域を矩形に分割し、分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算部と、
前記配線メタル面積計算部によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定部と、
前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定されたネットに対応する前記修正方法及び前記優先順位を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、当該メタル面積が最小メタル面積以上となるように、読み出した修正方法で前記集積回路の配線を修正する最小メタル面積修正部と、
を備えることを特徴とする自動配線装置。 - 前記パラメータファイル記憶部は、前記修正方法、及び、前記修正方法の適用対象のネットの属性を表すネット種別が対応付けられて登録されたパラメータファイルを記憶し、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定されたネットのネット種別に対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した修正方法で前記集積回路の配線を修正することを特徴とする請求項5に記載の自動配線装置。 - 前記パラメータファイル記憶部は、前記修正方法、前記修正方法の適用対象として配線層、及び、前記配線層を該配線層に対応する修正方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶し、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された配線層に対応する前記修正方法及び前記優先順位を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、読み出した修正方法で前記集積回路の配線を修正することを特徴とする請求項5に記載の自動配線装置。 - 前記パラメータファイル記憶部は、前記修正方法、及び、前記修正方法の適用対象としてセルの出力が駆動する配線の分岐を表すファンアウト数が対応付けられて登録されたパラメータファイルを記憶し、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定されたネットに係るファンアウト数に対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した修正方法で前記集積回路の配線を修正することを特徴とする請求項5に記載の自動配線装置。 - 前記パラメータファイル記憶部は、前記修正方法、前記修正方法の適用対象としてXY座標で表された配線領域、及び、前記配線領域を該配線領域に対応する方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶し、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された配線層に対応する前記修正方法及び前記優先順位を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、読み出した修正方法で前記集積回路の配線を修正することを特徴とする請求項5に記載の自動配線装置。 - 集積回路内におけるメタル面積に係る非矩形の領域を縦方向および横方向に矩形に分割し、前記縦方向および前記横方向のうち分割された矩形の数が少ない方向に分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算ステップと、
前記配線メタル面積計算ステップによって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定ステップと、
前記最小メタル面積判定ステップによって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上となるように、前記集積回路の配線を修正する最小メタル面積修正ステップと、
を含んだことを特徴とする自動配線方法。 - 集積回路内におけるメタル面積に係る非矩形の領域を縦方向および横方向に矩形に分割し、前記縦方向および前記横方向のうち分割された矩形の数が少ない方向に分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算手順と、
前記配線メタル面積計算手順によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定手順と、
前記最小メタル面積判定手順によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上となるように、前記集積回路の配線を修正する最小メタル面積修正手順と、
をコンピュータに実行させることを特徴とする自動配線プログラム。 - 集積回路内におけるメタル面積に係る非矩形の領域を矩形に分割し、分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算ステップと、
前記配線メタル面積計算ステップによって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定ステップと、
前記最小メタル面積判定ステップによって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記最小メタル面積判定ステップによって前記メタル面積が最小メタル面積より小さいと判定されたネットに対応する前記修正方法及び前記優先順位を、前記集積回路の配線を修正する修正方法、前記修正方法の適用対象のネット、及び、前記ネットを該ネットに対応する修正方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶するパラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、当該メタル面積が最小メタル面積以上となるように、読み出した修正方法で前記集積回路の配線を修正する最小メタル面積修正ステップと、
を含んだことを特徴とする自動配線方法。 - 集積回路内におけるメタル面積に係る非矩形の領域を矩形に分割し、分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算手順と、
前記配線メタル面積計算手順によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定手順と、
前記最小メタル面積判定手順によって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記最小メタル面積判定手順によって前記メタル面積が最小メタル面積より小さいと判定されたネットに対応する前記修正方法及び前記優先順位を、前記集積回路の配線を修正する修正方法、前記修正方法の適用対象のネット、及び、前記ネットを該ネットに対応する修正方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶するパラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、当該メタル面積が最小メタル面積以上となるように、読み出した修正方法で前記集積回路の配線を修正する最小メタル面積修正手順と、
をコンピュータに実行させることを特徴とする自動配線プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224116A JP5515255B2 (ja) | 2008-09-01 | 2008-09-01 | 自動配線装置、自動配線方法および自動配線プログラム |
US12/458,102 US8555231B2 (en) | 2008-09-01 | 2009-06-30 | Automatic wiring device, automatic wiring method, and automatic wiring program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008224116A JP5515255B2 (ja) | 2008-09-01 | 2008-09-01 | 自動配線装置、自動配線方法および自動配線プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062227A JP2010062227A (ja) | 2010-03-18 |
JP5515255B2 true JP5515255B2 (ja) | 2014-06-11 |
Family
ID=41727177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008224116A Expired - Fee Related JP5515255B2 (ja) | 2008-09-01 | 2008-09-01 | 自動配線装置、自動配線方法および自動配線プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8555231B2 (ja) |
JP (1) | JP5515255B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5434355B2 (ja) * | 2009-08-11 | 2014-03-05 | 富士通セミコンダクター株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
US8990756B2 (en) * | 2012-11-22 | 2015-03-24 | Synopsys Taiwan Co., LTD. | Gateway model routing with slits on wires |
JP6325831B2 (ja) * | 2014-02-05 | 2018-05-16 | 株式会社メガチップス | 半導体集積回路の設計方法、プログラムおよび半導体集積回路 |
CN106448723B (zh) * | 2016-11-25 | 2019-04-30 | 上海顺久电子科技有限公司 | Ddr控制参数的优化方法及装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0758508B2 (ja) * | 1988-10-24 | 1995-06-21 | 株式会社伊予エンジニアリング | Cadによる図形面積の算出方法 |
JPH11135724A (ja) | 1997-10-28 | 1999-05-21 | Toshiba Corp | 半導体集積回路、その自動配置設計方法および製造方法 |
JP2002134618A (ja) * | 2000-10-25 | 2002-05-10 | Nec Corp | 自動配置配線装置、その自動配置配線方法およびその自動配置配線方法により形成された半導体集積回路 |
US6892368B2 (en) * | 2002-06-10 | 2005-05-10 | Sun Microsystems, Inc. | Patching technique for correction of minimum area and jog design rule violations |
JP2005228999A (ja) * | 2004-02-13 | 2005-08-25 | Sharp Corp | 半導体集積回路のレイアウトパターン修正装置、半導体集積回路のレイアウトパターン修正方法、半導体集積装置の製造方法、半導体集積回路のレイアウトパターン修正プログラムおよび可読記録媒体 |
JP2006153306A (ja) * | 2004-11-25 | 2006-06-15 | Ngk Spark Plug Co Ltd | グロープラグ |
JP2006162955A (ja) * | 2004-12-07 | 2006-06-22 | Dainippon Screen Mfg Co Ltd | パターン形成用データ生成装置およびパターン形成用データの生成方法 |
US20060123381A1 (en) * | 2004-12-07 | 2006-06-08 | Dainippon Screen Mfg. Co., Ltd. | Data generating system, patterning data generating apparatus, method of generating patterning data and storage medium carrying patterning data |
JP2006237440A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置 |
JP2008192962A (ja) * | 2007-02-07 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト設計方法および半導体集積回路の製造方法 |
US20090037850A1 (en) * | 2007-08-01 | 2009-02-05 | Gray Michael S | Polygonal area design rule correction method for vlsi layouts |
-
2008
- 2008-09-01 JP JP2008224116A patent/JP5515255B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-30 US US12/458,102 patent/US8555231B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8555231B2 (en) | 2013-10-08 |
US20100058273A1 (en) | 2010-03-04 |
JP2010062227A (ja) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004502259A (ja) | 階層型金属末端、包囲、および曝露をチェックする方法およびシステム | |
JP4272647B2 (ja) | 半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム | |
JP5515255B2 (ja) | 自動配線装置、自動配線方法および自動配線プログラム | |
JP2007026170A (ja) | 半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置 | |
US9047434B2 (en) | Clustering for processing of circuit design data | |
JP2011065319A (ja) | 情報処理装置 | |
JP2004220132A (ja) | 配線図形検証方法、プログラム及び装置 | |
JP2009271607A (ja) | 回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置 | |
JP2009134439A (ja) | ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法 | |
JP4053969B2 (ja) | 半導体集積回路の設計装置および半導体集積回路の設計方法 | |
US7149993B1 (en) | Method, system, and apparatus for incremental design in programmable logic devices using floorplanning | |
JP4733059B2 (ja) | 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム | |
US20090313593A1 (en) | Semiconductor integrated circuit design method and semiconductor integrated circuit design apparatus | |
JP2010086284A (ja) | クロック信号供給回路の設計方法、情報処理装置およびプログラム | |
JP2000133718A (ja) | 配線容量改善支援装置、配線容量改善支援方法および配線容量改善支援プログラムを記録した媒体 | |
JP3705737B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP2020052807A (ja) | レイアウト設計装置及びレイアウト設計用プログラム | |
JP2009302179A (ja) | 半導体集積回路のレイアウトシステム及び方法 | |
US11126770B2 (en) | Method of semiconductor integrated circuit, circuit design system, and non-transitory computer-readable medium | |
US8341583B2 (en) | Packaging design supporting device and packaging design supporting method for semiconductor integrated circuit and recording medium | |
US20210296166A1 (en) | Stress analysis method and semiconductor device manufacturing method | |
JP2006319162A (ja) | クロックツリー作成方法およびクロックツリー作成プログラム | |
JP2008171399A (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
JP2000322462A (ja) | 自動レイアウト装置および半導体集積回路設計方法 | |
JP2921454B2 (ja) | 集積回路の配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |