JP5515255B2 - 自動配線装置、自動配線方法および自動配線プログラム - Google Patents

自動配線装置、自動配線方法および自動配線プログラム Download PDF

Info

Publication number
JP5515255B2
JP5515255B2 JP2008224116A JP2008224116A JP5515255B2 JP 5515255 B2 JP5515255 B2 JP 5515255B2 JP 2008224116 A JP2008224116 A JP 2008224116A JP 2008224116 A JP2008224116 A JP 2008224116A JP 5515255 B2 JP5515255 B2 JP 5515255B2
Authority
JP
Japan
Prior art keywords
metal area
wiring
minimum
minimum metal
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008224116A
Other languages
English (en)
Other versions
JP2010062227A (ja
Inventor
秀明 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008224116A priority Critical patent/JP5515255B2/ja
Priority to US12/458,102 priority patent/US8555231B2/en
Publication of JP2010062227A publication Critical patent/JP2010062227A/ja
Application granted granted Critical
Publication of JP5515255B2 publication Critical patent/JP5515255B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49174Assembling terminal to elongated conductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/532Conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

この発明は、集積回路における配線を実施する自動配線装置、自動配線方法および自動配線プログラムに関する。
近年、LSI(Large Scale Integrated circuit)設計について、チップサイズの縮小化等によって高密度な設計が求められている。このような高密度な設計により配線やビアのメタル面積が減少する結果、最小メタル面積エラーが大きな問題となってきている。ここで、最小メタル面積エラーとは、配線やビアのメタル面積が所定の閾値(つまり、最小メタル面積)より小さいために露光が出来ず、LSIが製造出来ないことをいう。最小メタル面積は、半導体テクノロジ毎にデザインルール(設計基準)として定められている。
最小メタル面積エラーを防止する従来の技術として、ライブラリを用いて配線の長さをチェックする技術が知られている。具体的には、配線層間をまたがる配線の接続を行うビアに関して上下層についてどの程度の長さの配線を接続すれば問題がないかを記憶するライブラリを予め生成し(図16参照)、ビアに接続する各配線の長さが、ライブラリの数値(図16の例では、Permit欄の値)以上であるかをチェックしていた。
特開平11−135724号公報
ところで、従来の技術では、ライブラリを予め生成する必要があるので、適用される半導体テクノロジ毎に定められるデザインルールに基づいたライブラリを作成する手間が掛かるという問題があった。また、各配線の長さを、ライブラリを用いて簡易的にチェックを行うので、LSI全体のメタル面積を必要限度に抑えることが出来ず、高密度化を実現することができず、半導体製造における歩留まりの低下という問題があった。
また、ライブラリを用いて最小メタル面積エラーを防止する技術では、デザインルール変更等があった場合には、その都度ライブラリの更新を行うので、ライブラリの更新の際に、計算ミスが生じ、最小メタル面積エラーを適切に防止できないという課題があった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、最小メタル面積エラーを適切に防止しつつ、LSIの高密度化および半導体製造における歩留まりの向上を実現することを目的とする。
上述した課題を解決し、目的を達成するため、この装置は、集積回路内におけるメタル面積を計算し、計算されたメタル面積が所定の閾値である最小メタル面積より小さいか否かを判定することを特徴とする。
開示の装置は、最小メタル面積エラーを適切に防止しつつ、LSIの高密度化及び半導体製造における歩留まりの向上を実現するという効果を奏する。
以下に添付図面を参照して、本実施形態の一例に係る自動配線装置、自動配線方法および自動配線プログラムの実施例を詳細に説明する。
以下の実施例では、実施例1に係る自動配線装置の構成および処理の流れを順に説明し、最後に実施例1による効果を説明する。なお、以下では、自動配線装置をCAD装置などに適用する例について説明する。
[自動配線装置の構成]
まず最初に、図1を用いて、自動配線装置10の構成を説明する。図1は、実施例1に係る自動配線装置10の構成を示すブロック図である。同図に示すように、この自動配線装置10は、データ入力部11、データ出力部12、記憶部13および制御部14を備える。以下にこれらの各部の処理を説明する。
データ入力部11は、セル間の接続情報であるネットリストなどを入力するものであり、キーボードやマウス、マイクなどを有している。また、データ出力部12は、最小メタルエラーが発生しないように修正されたネット内の配線に関する情報や、製造のためのフォーマットであるGDSなどを出力するものであり、モニタ(若しくはディスプレイ、タッチパネル)などを有している。
ここで、LSI設計処理全体の流れにおいて、自動配線装置10が利用される工程について説明する。図2に示すように、LSI設計処理全体の流れとして、論理設計、物理設計、デザインルールチェックを行って製造工程のためのフォーマットであるGDSを生成し、生成されたGDSを基に、製造工程でLSIが製造される。このうち、物理設計の段階で自動配線装置10が利用される。
ここで、物理設計の流れを説明すると、図2に示すように、セル配置、電源配線、CLOCK配線、一般配線、タイミングチェックの順で、物理設計処理が行われる。セル配置とは、回路を構成するセルを配置する工程である。電源配線は、セルに電源を供給する配線を行う工程である。CLOCK配線は、セルにクロックを供給する配線を行う工程である。一般配線は、セルの入出力端子への配線を行う工程である。タイミングチェックは、要求される動作周波数で、配置配線を行った回路が動作するか否かをチェックする工程である。このうち、一般配線を行う際に、自動配線装置10が利用される。つまり、自動配線装置10では、各工程におけるLSIの設計に関する情報(例えば、配線情報であるネットリスト)が入力され、後述する記憶部13に格納されている。
図1の説明に戻ると、記憶部13は、データ入力部11から入力された各種データや、制御部14による各種処理に必要なデータおよびプログラムを格納するメモリであるが、特に、デザインルールに基づいてLSIの配線を修正する修正方法が指定されたパラメータファイルを格納する。
ここで、パラメータファイルの具体例について、図3〜図10を用いて説明する。図3〜図10に示すように、各パラメータファイルは、修正を適用する対象の単位(図の例では「Target」)、修正方法が指定される修正対象(図の例では「Object」)、LSIの配線を修正する修正方法(図の例では、「HowTo」)をそれぞれ対応付けて記憶する。
ここで、LSIの配線を修正する方法として、各パラメータファイルでは、メタル面積が最小メタル面積以上になるようにビアの種類を変更する方法(ViaChange)、メタル面積が最小メタル面積以上になるように配線を付加する方法(AddMetal)、メタル面積が最小メタル面積以上になるように配線パターンを変更する方法(PatternChange)が記憶されている。以下に、各パラメータファイルを説明する。
図3に例示するパラメータファイルでは、一ネット単位でパラメータが記述されている。例えば、パラメータファイルでは、ネット名「A1」に対しては、ビアの種類を変更する修正方法「ViaChange」が記憶されている。
図4に例示するパラメータファイルでは、ネット種別単位でパラメータが記述されている。例えば、パラメータファイルでは、ネット種別「CLOCK」に対しては、ビアの種類を変更する修正方法「ViaChange」が記憶されている。
図5に例示するパラメータファイルでは、使用配線層単位でパラメータが記述されている。また、図6に例示するパラメータファイルでは、セルの出力が駆動する配線の分岐を表すファンアウト単位のパラメータで記述されている。
図7に例示するパラメータファイルでは、ネットを指定する方法としてXY座標の指定による配線領域単位でパラメータが記述されている。つまり、パラメータファイルに記述されたXY座標の指定による配線領域(エリア)内のネットに対するパラメータがそれぞれ記述されている。
また、図8に例示するパラメータファイルでは、上記と同様にXY座標の指定による配線領域(エリア)単位でパラメータが記述されている。また、図9に例示するパラメータファイルでは、配線がお行われる配線層単位のパラメータで記述されている。
また、図10に示すように、パラメータファイルでは、修正を適用する対象を特定する単位、修正対象、修正方法とともに、適用対象間におけるそれぞれの優先順位(図10の例では、「Priority」)を記憶してもよい。このパラメータファイルでは、優先順位の高い適用対象ほど小さい番号が記憶されている。そして、このパラメータファイルでは、最小メタル面積修正部14dによって、優先順位の高い適用対象から順にLSIの配線が修正される。
制御部14は、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行するが、特に、自動配線部14a、メタル面積計算部14b、最小メタル面積チェック部14c、最小メタル面積修正部14dを備える。
自動配線部14aは、記憶部13に記憶されたLSIの設計に関する情報を読み出し、読み出された情報を基に、全てのネット内の配線を実施してメタル面積計算部14bに通知する。
メタル面積計算部14bは、LSI内におけるメタル面積を計算する。具体的には、メタル面積計算部14bは、自動配線部14aによってネットに係る配線が実施された後、配線およびビアをブロック分割し、当該分割されたブロック毎に当該ブロックに含まれるメタル面積を計算し、最小メタル面積チェック部14cに通知する。
ここで、図11〜図13の例を用いて具体的に説明する。メタル面積計算部14bは、図11に示すような配線およびビアのメタル面積を計算する場合に、縦または/および横にブロック分割してメタル面積を計算する。つまり、メタル面積計算部14bは、配線およびビアのメタル面積を、例えば、縦にブロック分割した場合には、図12に示すように、10の矩形それぞれの面積を計算し、その合計を算出する。
また、メタル面積計算部14bは、配線およびビアのメタル面積を横にブロック分割した場合も同様に、図12に示すように、実線又は破線で囲まれた10の矩形領域それぞれのメタル面積を計算し、その合計を算出する。
つまり、配線やビアが重なっていて複雑な形状のメタル面積を計算する場合でも、複数の矩形に分割して、簡易にメタル面積を計算することができる。
また、メタル面積計算部14bは、配線およびビアのメタル面積のブロック分割について、縦分割および横分割を両方を行い、より少ない矩形に分割できる方を用いてメタル面積を計算するようにしてもよい。
図1の説明に戻ると、最小メタル面積チェック部14cは、計算されたメタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する。具体的には、最小メタル面積チェック部14cは、計算されたメタル面積が所定の閾値である最小メタル面積より小さい最小メタル面積エラーが存在するかチェックする。
そして、最小メタル面積チェック部14cは、計算されたメタル面積が所定の閾値である最小メタル面積より小さい最小メタル面積エラーが存在するか否かを判定し、その判定結果を最小メタル面積修正部14dに通知する。
最小メタル面積修正部14dは、メタル面積が最小メタル面積より小さいと判定された場合には、メタル面積が最小メタル面積以上となるように、LSIの配線を修正する。具体的には、最小メタル面積修正部14dは、最小メタル面積チェック部14cから最小メタル面積エラーが存在する旨の判定結果を受信した場合には、外部パラメータを記憶部13から読み込む。
そして、最小メタル面積修正部14dは、外部パラメータに従って修正する。つまり、図3の例を用いて説明すると、最小メタル面積エラーが存在するネットの名称が「A1」である場合には、ビアの種類を変更する処理(「ViaChange」)を行って、メタル面積を修正する。その後、再度、最小メタル面積についてチェックを行い、全ての最小メタルエラー面積エラーが解消された場合には、最小メタル面積を考慮した配線が完了する。
[自動配線装置による処理]
次に、図14を用いて、実施例1に係る自動配線装置10による処理を説明する。図14は、実施例1に係る自動配線装置10の処理動作を示すフローチャートである。
同図に示すように、自動配線装置10は、LSIの設計に関する情報を基に全てのネットについての配線を実施し(ステップS101)、配線およびビアをブロック分割してメタル面積の計算を実施する(ステップS102)。
そして、自動配線装置10は、計算されたメタル面積が所定の閾値である最小メタル面積より小さい最小メタル面積エラーが存在するかチェックする(ステップS103)。続いて、自動配線装置10は、計算されたメタル面積が所定の閾値である最小メタル面積より小さい最小メタル面積エラーが存在するか否かを判定する(ステップS104)。
その結果、自動配線装置10は、最小メタル面積エラーが存在すると判定した場合には(ステップS104肯定)、外部パラメータを記憶部13から読み込み(ステップS105)、外部パラメータに従って修正する(ステップS106)。その後、自動配線装置10は、ステップS103に戻って、最小メタルエラー面積エラーが解消されるまで、最小メタル面積を修正する処理を繰り返す(ステップS103〜S106)。
また、自動配線装置10は、最終的に最小メタル面積エラーが存在しないと判定した場合には(ステップS104否定)、最小メタル面積を考慮した配線が完了する(ステップS107)。
[実施例1の効果]
上述してきたように、自動配線装置10は、LSI内におけるメタル面積を計算し、計算されたメタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する。このため、実際のメタル面積が露光限界となる最小メタル面積よりも大きいか否かチェックして半導体が適用されるデザインルールに基づいた最小メタル面積エラーを考慮しつつ、メタル面積を必要限度に抑える結果、最小メタル面積エラーを適切に防止しつつ、LSIの高密度化とともに半導体製造における歩留まりの向上を実現することが可能である。
また、実施例1によれば、自動配線装置10は、最小メタル面積のチェックの対象となるメタルの領域を矩形に分割し、分割された各矩形の面積を計算し、各矩形の面積の合計を計算する。このため、配線やビアが重なっていて複雑な形状のメタル面積を計算する場合でも、複数の矩形に分割して、簡易にメタル面積を計算することが可能である。
また、実施例1によれば、自動配線装置10は、メタル面積が最小メタル面積より小さいと判定された場合には、メタル面積が最小メタル面積以上となるように、LSIの配線を修正する。このため、配線フェーズ後のデザインルールチェックで最小メタル面積エラーが発生する事がないため、配線フェーズの出戻りがなくLSI設計期間短縮に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、ビアの種類を変更する。このため、配線パターンを変更せずに修正する事ができ、エラー修正によるタイミング等への影響を最小限に防ぐ事が可能となる結果、LSI設計期間短縮に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、メタル面積が最小メタル面積より小さいと判定された場合には、メタル面積が最小メタル面積以上になるように、配線を付加するので、配線パターンを大きく変更せずに修正する事ができ、エラー修正によるタイミング等への影響を小さくする事が可能となる結果、LSI設計期間短縮に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、メタル面積が最小メタル面積より小さいと判定された場合には、メタル面積が最小メタル面積以上になるように、配線パターンを変更する。このため、全体的な修正を行う事が可能となりLSI設計期間短縮に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、LSIの配線を修正する修正方法を指定するパラメータファイルを記憶する。そして、メタル面積が最小メタル面積より小さいと判定された場合には、パラメータファイルを読み出し、パラメータファイルに指定された修正方法でLSIの配線を修正する。このため、最小メタル面積エラーの修正に関してより短い時間で収束する事が可能となりLSI設計期間短縮に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、修正の適用対象としてネットを指定するパラメータファイルを記憶する。そして、メタル面積が最小メタル面積より小さいと判定されたネットに対応する修正方法を、パラメータファイルから読み出し、パラメータファイルに指定された方法でLSIの配線を修正する。このため、ネットに対して指定する事により最小メタル面積エラーの修正に関してより設計者の意図した修正が可能となりLSI設計の効率化に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、一ネット単位、ネット種別単位、使用配線層単位、ファンアウト単位、配線領域単位のいずれか一つまたは複数で修正の適用対象となるネットを指定する。このため、ネット単位、ネット種別、使用配線層、ファンアウト、配線領域に関してパラメータ化する事により、より細かい指示を指定する事ができ、LSI設計の効率化に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、修正方法の適用対象として配線領域を指定するパラメータファイルを記憶する。そして、メタル面積が最小メタル面積より小さいと判定された配線領域に対応する修正をパラメータファイルから読み出し、パラメータファイルに指定された方法でLSIの配線を修正する。このため、配線領域に対して指定する事により最小メタル面積エラーの修正に関してより設計者の意図した修正が可能となりLSI設計の効率化に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、修正方法の適用対象として配線層単位を指定するパラメータファイルを記憶する。そして、メタル面積が最小メタル面積より小さいと判定された配線層単位に対応する修正を、パラメータファイルから読み出し、パラメータファイルに指定された方法でLSIの配線を修正する。このため、配線層単位に対して指定する事により最小メタル面積エラーの修正に関してより設計者の意図した修正が可能となりLSI設計の効率化に寄与することが可能である。
また、実施例1によれば、自動配線装置10は、修正の適用対象をネット単位で指定するとともに、適用対象それぞれの優先順位を指定するパラメータファイルを記憶する。そして、メタル面積が最小メタル面積より小さいと判定された場合には、優先順位の高い適用対象から順に、LSIの配線を修正する。このため、優先順位を指定する事により、より細かい指示を指定する事ができ、LSI設計の効率化に寄与することが可能である。
さて、これまで実施例について説明したが、上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例2として本実施形態に含まれる他の実施例を説明する。
(1)システム構成等
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、最小メタル面積チェック部14cと最小メタル面積修正部14dを統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
(2)プログラム
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをコンピュータで実行することによって実現することができる。そこで、以下では、図15を用いて、上記の実施例と同様の機能を有するプログラムを実行するコンピュータの一例を説明する。図15は、自動配線プログラムを実行するコンピュータを示す図である。
同図に示すように、自動配線装置としてのコンピュータ600は、HDD610、RAM620、ROM630およびCPU640をバス650で接続して構成される。
そして、ROM630には、上記の実施例と同様の機能を発揮する自動配線プログラム、つまり、図15に示すように、自動配線プログラム631、メタル面積計算プログラム632、最小メタル面積チェックプログラム633、最小メタル面積修正プログラム634が予め記憶されている。なお、プログラム631〜634については、図1に示した自動配線装置の各構成要素と同様、適宜統合または分散してもよい。
そして、CPU640が、これらのプログラム631〜634をROM630から読み出して実行することで、図15に示すように、各プログラム631〜634は、自動配線プロセス641、メタル面積計算プロセス642、最小メタル面積チェックプロセス643、最小メタル面積修正プロセス644として機能するようになる。各プロセス641〜644は、図1に示した自動配線部14a、メタル面積計算部14b、最小メタル面積チェック部14c、最小メタル面積修正部14dにそれぞれ対応する。
また、HDD610には、図15に示すように、パラメータファイル611が設けられる。そして、CPU640は、パラメータファイル611からデータを読み出してRAM620に格納し、RAM620に格納されたデータに基づいて処理を実行する。
以上の実施例1〜2を含む実施形態に関し、更に以下の付記を開示する。
(付記1)集積回路内におけるメタル面積を計算する配線メタル面積計算部と、
前記配線メタル面積計算部によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定部と、
を備えることを特徴とする自動配線装置。
(付記2)前記配線メタル面積計算部は、前記メタル面積を矩形に分割し、分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することを特徴とする付記1に記載の自動配線装置。
(付記3)前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上となるように、前記集積回路の配線を修正する最小メタル面積修正部をさらに備えることを特徴とする付記1または2に記載の自動配線装置。
(付記4)前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、ビアの種類を変更することを特徴とする付記3に記載の自動配線装置。
(付記5)前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、配線を付加することを特徴とする付記3に記載の自動配線装置。
(付記6)前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、配線パターンを変更することを特徴とする付記3に記載の自動配線装置。
(付記7)前記集積回路の配線を修正する修正方法を指定するパラメータファイルを記憶するパラメータファイル記憶部と、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記パラメータファイル記憶部によって記憶された前記パラメータファイルを読み出し、当該パラメータファイルに指定された修正方法で前記集積回路の配線を修正することを特徴とする付記3〜6のいずれか一つに記載の自動配線装置。
(付記8)前記パラメータファイル記憶部は、前記修正方法の適用対象としてネットを指定するパラメータファイルを記憶し、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定されたネットに対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、当該パラメータファイルに指定された方法で前記集積回路の配線を修正することを特徴とする付記7に記載の自動配線装置。
(付記9)前記パラメータファイル記憶部は、一ネット単位、ネット種別単位、使用配線層単位、ファンアウト単位、配線領域単位のいずれか一つまたは複数で前記修正方法の適用対象となるネットを指定するパラメータファイルを記憶することを特徴とする付記8に記載の自動配線装置。
(付記10)前記パラメータファイル記憶部は、前記修正方法の適用対象として配線領域を指定するパラメータファイルを記憶し、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された配線領域に対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、当該パラメータファイルに指定された方法で前記集積回路の配線を修正することを特徴とする付記7に記載の自動配線装置。
(付記11)前記パラメータファイル記憶部は、前記修正方法の適用対象として配線層単位を指定するパラメータファイルを記憶し、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された配線層単位に対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、当該パラメータファイルに指定された方法で前記集積回路の配線を修正することを特徴とする付記7に記載の自動配線装置。
(付記12)前記パラメータファイル記憶部は、前記修正方法の適用対象をネット単位で指定するとともに、当該適用対象それぞれの優先順位を指定するパラメータファイルを記憶し、
前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記優先順位の高い適用対象から順に、前記集積回路の配線を修正することを特徴とする付記7に記載の自動配線装置。
(付記13)集積回路内におけるメタル面積を計算する配線メタル面積計算ステップと、
前記配線メタル面積計算ステップによって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定ステップと、
を含んだことを特徴とする自動配線方法。
(付記14)集積回路内におけるメタル面積を計算する配線メタル面積計算手順と、
前記配線メタル面積計算手順によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定手順と、
をコンピュータに実行させることを特徴とする自動配線プログラム。
実施例1に係る自動配線装置の構成を示すブロック図である。 LSI設計処理の流れを説明するための図である。 パラメータファイルの一例を示す図である。 パラメータファイルの一例を示す図である。 パラメータファイルの一例を示す図である。 パラメータファイルの一例を示す図である。 パラメータファイルの一例を示す図である。 パラメータファイルの一例を示す図である。 パラメータファイルの一例を示す図である。 パラメータファイルの一例を示す図である。 メタル面積計算処理を説明するための図である。 メタル面積計算処理を説明するための図である。 メタル面積計算処理を説明するための図である。 実施例1に係る自動配線装置の処理動作を示すフローチャートである。 自動配線プログラムを実行するコンピュータを示す図である。 従来技術におけるライブラリの一例を示す図である。
符号の説明
10 自動配線装置
11 データ入力部
12 データ出力部
13 記憶部
14 制御部
14a 自動配線部
14b メタル面積計算部
14c 最小メタル面積チェック部
14d 最小メタル面積修正部

Claims (13)

  1. 集積回路における回路の接続情報に基づいて配線を行う配線部と、
    前記配線部が配線した配線のメタル面積に係る非矩形の領域を縦方向および横方向に矩形に分割し、前記縦方向および前記横方向のうち分割された矩形の数が少ない方向に分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算部と、
    前記配線メタル面積計算部によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定部と、
    前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上となるように、前記集積回路の配線を修正する最小メタル面積修正部と、
    を備えることを特徴とする自動配線装置。
  2. 前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、ビアの種類を変更することを特徴とする請求項1に記載の自動配線装置。
  3. 前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、配線を付加することを特徴とする請求項1に記載の自動配線装置。
  4. 前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上になるように、配線パターンを変更することを特徴とする請求項1に記載の自動配線装置。
  5. 集積回路における回路の接続情報に基づいて配線を行う配線部と、
    前記集積回路の配線を修正する修正方法、前記修正方法の適用対象のネット、及び、前記ネットを該ネットに対応する修正方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶するパラメータファイル記憶部と、
    前記配線部が配線した配線のメタル面積に係る非矩形の領域を矩形に分割し、分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算部と、
    前記配線メタル面積計算部によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定部と、
    前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定されたネットに対応する前記修正方法及び前記優先順位を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、当該メタル面積が最小メタル面積以上となるように、読み出した修正方法で前記集積回路の配線を修正する最小メタル面積修正部と、
    を備えることを特徴とする自動配線装置。
  6. 前記パラメータファイル記憶部は、前記修正方法、及び、前記修正方法の適用対象のネットの属性を表すネット種別が対応付けられて登録されたパラメータファイルを記憶し、
    前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定されたネットのネット種別に対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した修正方法で前記集積回路の配線を修正することを特徴とする請求項に記載の自動配線装置。
  7. 前記パラメータファイル記憶部は、前記修正方法、前記修正方法の適用対象として配線層、及び、前記配線層を該配線層に対応する修正方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶し、
    前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された配線層に対応する前記修正方法及び前記優先順位を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、読み出した修正方法で前記集積回路の配線を修正することを特徴とする請求項に記載の自動配線装置。
  8. 前記パラメータファイル記憶部は、前記修正方法、及び、前記修正方法の適用対象としてセルの出力が駆動する配線の分岐を表すファンアウト数が対応付けられて登録されたパラメータファイルを記憶し、
    前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定されたネットに係るファンアウト数に対応する前記修正方法を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した修正方法で前記集積回路の配線を修正することを特徴とする請求項に記載の自動配線装置。
  9. 前記パラメータファイル記憶部は、前記修正方法、前記修正方法の適用対象としてXY座標で表された配線領域、及び、前記配線領域を該配線領域に対応する方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶し、
    前記最小メタル面積修正部は、前記最小メタル面積判定部によって前記メタル面積が最小メタル面積より小さいと判定された配線層に対応する前記修正方法及び前記優先順位を、前記パラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、読み出した修正方法で前記集積回路の配線を修正することを特徴とする請求項に記載の自動配線装置。
  10. 集積回路内におけるメタル面積に係る非矩形の領域を縦方向および横方向に矩形に分割し、前記縦方向および前記横方向のうち分割された矩形の数が少ない方向に分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算ステップと、
    前記配線メタル面積計算ステップによって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定ステップと、
    前記最小メタル面積判定ステップによって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上となるように、前記集積回路の配線を修正する最小メタル面積修正ステップと、
    を含んだことを特徴とする自動配線方法。
  11. 集積回路内におけるメタル面積に係る非矩形の領域を縦方向および横方向に矩形に分割し、前記縦方向および前記横方向のうち分割された矩形の数が少ない方向に分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算手順と、
    前記配線メタル面積計算手順によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定手順と、
    前記最小メタル面積判定手順によって前記メタル面積が最小メタル面積より小さいと判定された場合には、当該メタル面積が最小メタル面積以上となるように、前記集積回路の配線を修正する最小メタル面積修正手順と、
    をコンピュータに実行させることを特徴とする自動配線プログラム。
  12. 集積回路内におけるメタル面積に係る非矩形の領域を矩形に分割し、分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算ステップと、
    前記配線メタル面積計算ステップによって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定ステップと、
    前記最小メタル面積判定ステップによって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記最小メタル面積判定ステップによって前記メタル面積が最小メタル面積より小さいと判定されたネットに対応する前記修正方法及び前記優先順位を、前記集積回路の配線を修正する修正方法、前記修正方法の適用対象のネット、及び、前記ネットを該ネットに対応する修正方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶するパラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、当該メタル面積が最小メタル面積以上となるように、読み出した修正方法で前記集積回路の配線を修正する最小メタル面積修正ステップと、
    を含んだことを特徴とする自動配線方法。
  13. 集積回路内におけるメタル面積に係る非矩形の領域を矩形に分割し、分割された各矩形の面積を計算し、当該各矩形の面積の合計を計算することにより前記メタル面積を計算する配線メタル面積計算手順と、
    前記配線メタル面積計算手順によって計算された前記メタル面積が所定の閾値である最小メタル面積より小さいか否かを判定する最小メタル面積判定手順と、
    前記最小メタル面積判定手順によって前記メタル面積が最小メタル面積より小さいと判定された場合には、前記最小メタル面積判定手順によって前記メタル面積が最小メタル面積より小さいと判定されたネットに対応する前記修正方法及び前記優先順位を、前記集積回路の配線を修正する修正方法、前記修正方法の適用対象のネット、及び、前記ネットを該ネットに対応する修正方法で修正する場合の優先順位が対応付けられて登録されたパラメータファイルを記憶するパラメータファイル記憶部によって記憶された前記パラメータファイルから読み出し、読み出した前記優先順位に基づいて、当該メタル面積が最小メタル面積以上となるように、読み出した修正方法で前記集積回路の配線を修正する最小メタル面積修正手順と、
    をコンピュータに実行させることを特徴とする自動配線プログラム。
JP2008224116A 2008-09-01 2008-09-01 自動配線装置、自動配線方法および自動配線プログラム Expired - Fee Related JP5515255B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008224116A JP5515255B2 (ja) 2008-09-01 2008-09-01 自動配線装置、自動配線方法および自動配線プログラム
US12/458,102 US8555231B2 (en) 2008-09-01 2009-06-30 Automatic wiring device, automatic wiring method, and automatic wiring program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008224116A JP5515255B2 (ja) 2008-09-01 2008-09-01 自動配線装置、自動配線方法および自動配線プログラム

Publications (2)

Publication Number Publication Date
JP2010062227A JP2010062227A (ja) 2010-03-18
JP5515255B2 true JP5515255B2 (ja) 2014-06-11

Family

ID=41727177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008224116A Expired - Fee Related JP5515255B2 (ja) 2008-09-01 2008-09-01 自動配線装置、自動配線方法および自動配線プログラム

Country Status (2)

Country Link
US (1) US8555231B2 (ja)
JP (1) JP5515255B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5434355B2 (ja) * 2009-08-11 2014-03-05 富士通セミコンダクター株式会社 設計支援プログラム、設計支援装置、および設計支援方法
US8990756B2 (en) * 2012-11-22 2015-03-24 Synopsys Taiwan Co., LTD. Gateway model routing with slits on wires
JP6325831B2 (ja) * 2014-02-05 2018-05-16 株式会社メガチップス 半導体集積回路の設計方法、プログラムおよび半導体集積回路
CN106448723B (zh) * 2016-11-25 2019-04-30 上海顺久电子科技有限公司 Ddr控制参数的优化方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758508B2 (ja) * 1988-10-24 1995-06-21 株式会社伊予エンジニアリング Cadによる図形面積の算出方法
JPH11135724A (ja) 1997-10-28 1999-05-21 Toshiba Corp 半導体集積回路、その自動配置設計方法および製造方法
JP2002134618A (ja) * 2000-10-25 2002-05-10 Nec Corp 自動配置配線装置、その自動配置配線方法およびその自動配置配線方法により形成された半導体集積回路
US6892368B2 (en) * 2002-06-10 2005-05-10 Sun Microsystems, Inc. Patching technique for correction of minimum area and jog design rule violations
JP2005228999A (ja) * 2004-02-13 2005-08-25 Sharp Corp 半導体集積回路のレイアウトパターン修正装置、半導体集積回路のレイアウトパターン修正方法、半導体集積装置の製造方法、半導体集積回路のレイアウトパターン修正プログラムおよび可読記録媒体
JP2006153306A (ja) * 2004-11-25 2006-06-15 Ngk Spark Plug Co Ltd グロープラグ
JP2006162955A (ja) * 2004-12-07 2006-06-22 Dainippon Screen Mfg Co Ltd パターン形成用データ生成装置およびパターン形成用データの生成方法
US20060123381A1 (en) * 2004-12-07 2006-06-08 Dainippon Screen Mfg. Co., Ltd. Data generating system, patterning data generating apparatus, method of generating patterning data and storage medium carrying patterning data
JP2006237440A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置
JP2008192962A (ja) * 2007-02-07 2008-08-21 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト設計方法および半導体集積回路の製造方法
US20090037850A1 (en) * 2007-08-01 2009-02-05 Gray Michael S Polygonal area design rule correction method for vlsi layouts

Also Published As

Publication number Publication date
US8555231B2 (en) 2013-10-08
US20100058273A1 (en) 2010-03-04
JP2010062227A (ja) 2010-03-18

Similar Documents

Publication Publication Date Title
JP2004502259A (ja) 階層型金属末端、包囲、および曝露をチェックする方法およびシステム
JP4272647B2 (ja) 半導体集積回路装置のレイアウト方法及びそのレイアウトプログラム
JP5515255B2 (ja) 自動配線装置、自動配線方法および自動配線プログラム
JP2007026170A (ja) 半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置
US9047434B2 (en) Clustering for processing of circuit design data
JP2011065319A (ja) 情報処理装置
JP2004220132A (ja) 配線図形検証方法、プログラム及び装置
JP2009271607A (ja) 回路解析方法、半導体集積回路の製造方法、回路解析プログラム、及び回路解析装置
JP2009134439A (ja) ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法
JP4053969B2 (ja) 半導体集積回路の設計装置および半導体集積回路の設計方法
US7149993B1 (en) Method, system, and apparatus for incremental design in programmable logic devices using floorplanning
JP4733059B2 (ja) 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム
US20090313593A1 (en) Semiconductor integrated circuit design method and semiconductor integrated circuit design apparatus
JP2010086284A (ja) クロック信号供給回路の設計方法、情報処理装置およびプログラム
JP2000133718A (ja) 配線容量改善支援装置、配線容量改善支援方法および配線容量改善支援プログラムを記録した媒体
JP3705737B2 (ja) 半導体集積回路のレイアウト方法
JP2020052807A (ja) レイアウト設計装置及びレイアウト設計用プログラム
JP2009302179A (ja) 半導体集積回路のレイアウトシステム及び方法
US11126770B2 (en) Method of semiconductor integrated circuit, circuit design system, and non-transitory computer-readable medium
US8341583B2 (en) Packaging design supporting device and packaging design supporting method for semiconductor integrated circuit and recording medium
US20210296166A1 (en) Stress analysis method and semiconductor device manufacturing method
JP2006319162A (ja) クロックツリー作成方法およびクロックツリー作成プログラム
JP2008171399A (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
JP2000322462A (ja) 自動レイアウト装置および半導体集積回路設計方法
JP2921454B2 (ja) 集積回路の配線方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees