JP2006319162A - クロックツリー作成方法およびクロックツリー作成プログラム - Google Patents
クロックツリー作成方法およびクロックツリー作成プログラム Download PDFInfo
- Publication number
- JP2006319162A JP2006319162A JP2005140794A JP2005140794A JP2006319162A JP 2006319162 A JP2006319162 A JP 2006319162A JP 2005140794 A JP2005140794 A JP 2005140794A JP 2005140794 A JP2005140794 A JP 2005140794A JP 2006319162 A JP2006319162 A JP 2006319162A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- setup
- program
- clock tree
- tree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】消費電力の低減化と、セットアップ/ホールド・エラー改善に要する時間の短縮化を図ることができるクロックツリー作成方法を提供する。
【解決手段】各セルの配置後、クロックツリーを仮配線し、クロックルートピンから各クロック負荷セルのクロック端子までの配線長が所定範囲内となるようにクロック負荷セルを再配置し(S1〜S5)、クロックスキュー等が規定値に合うようにクロックツリーに遅延素子を仮配置し(S6)、セットアップ/ホールド・エラーがあるデータパスに対しては、スラック値が小さくなるようにクロック負荷セルの再配置等を行い、セットアップ/ホールド・エラーがないデータパスに対しては、クロック負荷セルを互いに近づける再配置を行う(S7〜S12)。そして、最終的に、クロックスキュー等の再調整を行い、仮配置したクロックツリー上の遅延素子の配置位置を調整して最終配置を行う(S13、S14)。
【選択図】 図1
【解決手段】各セルの配置後、クロックツリーを仮配線し、クロックルートピンから各クロック負荷セルのクロック端子までの配線長が所定範囲内となるようにクロック負荷セルを再配置し(S1〜S5)、クロックスキュー等が規定値に合うようにクロックツリーに遅延素子を仮配置し(S6)、セットアップ/ホールド・エラーがあるデータパスに対しては、スラック値が小さくなるようにクロック負荷セルの再配置等を行い、セットアップ/ホールド・エラーがないデータパスに対しては、クロック負荷セルを互いに近づける再配置を行う(S7〜S12)。そして、最終的に、クロックスキュー等の再調整を行い、仮配置したクロックツリー上の遅延素子の配置位置を調整して最終配置を行う(S13、S14)。
【選択図】 図1
Description
本発明は、半導体集積回路のレイアウト工程で使用するクロックツリー作成方法およびクロックツリー作成プログラムに関する。
図4は従来の半導体集積回路のレイアウト方法の一例の一部分を示す流れ図である。このレイアウト方法では、クロックツリーを作成する場合、まず、データパスの接続を考慮した各セルの配置およびデータパス、クロックパスの配線を行う(ステップP1)。
図5(A)はステップP1によるセルの配置例およびクロック配線例を示しており、1〜7はフリップフロップやレジスタ等、クロックに同期して動作するクロック負荷セル、8〜12はデータパス、13はクロック供給の起点となるクロックルートピン、14はクロックツリーである。
次に、クロックルートピンから各クロック負荷セルのクロック端子までのディレイを計算し、クロックスキューを小さくするために、クロックツリー上にバッファを挿入し(ステップP2)、クロックツリー作成を終了する。図5(B)はステップP2によるクロックツリー上へのバッファ挿入例を示しており、15〜20はバッファである。
次に、STA(static timing analysis)を実施し、セットアップ/ホールド・エラーを抽出し(ステップP3)、セットアップ/ホールド・エラーの有無を判定し(ステップP4)、セットアップ/ホールド・エラーがなくなるまで、データパスのバッファの削除、リサイズ、挿入を行い、データパスのディレイ調整を行う(ステップP5)。
特開平09−69119号公報
特開平09−91055号公報
特開2003−316843号公報
図4に示す従来の半導体集積回路のレイアウト方法では、データパスの接続を考慮して各セルを配置してクロックツリーを作成した後、クロックルートピンから各クロック負荷セルのクロック端子までのクロック配線長を検討してクロック負荷セルの再配置を行い、クロックツリーを再構築するということは行われない。
このため、クロックスキューを抑えるために、クロックの到達時刻の遅いクロック負荷セルのクロック端子に対する配線遅延に合わせて、クロックの到達時刻の早いクロック負荷セルのクロック端子に対する配線遅延をクロックバッファの挿入により増加させているが、これが、クロックツリー長の増加による遅延時間の増加や、クロックバッファの増大による消費電力の増加を招いていた。
また、図4に示す従来の半導体集積回路のレイアウト方法では、セットアップ/ホールド・エラーを無くすために、データパス上のバッファの削除、リサイズ、挿入によりデータパスのディレイ調整を行うとしており、クロックツリーについては何ら調整しない。このため、セットアップ/ホールド・エラーを調整するために長期間を要するという問題点があった。
本発明は、かかる点に鑑み、クロックツリー上の遅延素子の数を減らすことによる消費電力の低減化と、セットアップ/ホールド・エラー改善をクロックツリー作成時に行うことによるセットアップ/ホールド・エラー改善に要する時間の短縮化を図ることができるようにしたクロックツリー作成方法およびクロックツリー作成プログラムを提供することを目的とする。
本発明のクロックツリー作成方法は、各セルを配置した後、クロックツリーを仮配線し、クロックルートピンから各クロック負荷セルのクロック端子までの配線長が所定範囲内となるように前記クロック負荷セルを再配置する工程を含むものである。
本発明のクロックツリー作成プログラムは、各セルを配置した後、クロックツリーを仮配線し、クロックルートピンから各クロック負荷セルのクロック端子までの配線長が所定範囲内となるように前記クロック負荷セルを再配置する工程をコンピュータに実行させるプログラムを含むものである。
本発明によれば、各セルが配置された後、クロックツリーが仮配線され、クロックルートピンから各クロック負荷セルのクロック端子までの配線長が所定範囲内となるようにクロック負荷セルが再配置される。したがって、クロックツリー上の遅延素子の数を減らし、消費電力の低減化を図ることができる。
なお、その後、クロックスキュー、クロックスリュー、クロックディレイが規定値に合うようにクロックツリー上に遅延素子を仮配置し、セットアップ/ホールド・エラーがあるクロック負荷セルについては、スラック値が小さくなるような処理を行い、セットアップ/ホールド・エラーがないクロック負荷セルについては、互いに近づける処理を実行する場合には、セットアップ/ホールド・エラー改善をクロックツリー作成時に行うことができ、セットアップ/ホールド・エラー改善に要する時間の短縮化を図ることができる。
図1は本発明のクロックツリー作成方法の一実施形態を示す流れ図である。本発明のクロックツリー作成方法の一実施形態においては、フロアプラン終了後(マクロ、ROW配置後)、まず、データパスの接続を考慮した各セルの配置およびデータパスの配線を行う(ステップS1)。図2(A)はステップS1によるセルの配置例を示しており、1〜7はフリップフロップやレジスタ等、クロックに同期して動作するクロック負荷セル、8〜12はデータパス、13はクロック供給の起点となるクロックルートピンである。
なお、配置ツールとしては、通常のプレーサを用いることができる。通常のプレーサはデータパスの接続を考慮した各セルの配置を行う。その際、クロックツリーには、ダミークロックバッファが各々のクロックルートに1つ入っており、ファンアウトは無制限の状態なので、クロック接続を考慮した各セルの配置は行われない。
次に、配線ルールを考慮して、クロックルートピンから各クロック負荷セルのクロック端子までの仮配線を行う(ステップS2)。図2(B)はステップS2によるクロックツリーの仮配線例を示しており、14は仮配線によるクロックツリーである。
次に、クロックルートピンから各クロック負荷セルのクロック端子までの配線長を算出する(ステップS3)。この場合、各クロック負荷セルは、初期配置のままであるから、クロックルートピンから各クロック負荷セルのクロック端子までの配線長は大きく異なっている。この各々の配線長をL{L1、L2、L3、…、Ln}とする。
次に、クロックルートピンから各クロック負荷セルのクロック端子までの配線長Lがほぼ同じ値と言えるような範囲内(a<L<b)となるようにクロック負荷セルの再配置を行う(ステップS4、S5)。但し、a、bはテクノロジで決まる値である。図2(C)はステップS3によるクロック負荷セルの再配置例を示している。
ここで、a、bの値は、クロックルートピンから各クロック負荷セルのクロック端子までの配線長Lの平均値La=(L1+L2+L3+…+Ln)/nを基準とする一定範囲内の値、例えば、a=La×0.9、b=La×1.1と決定するようにしても良いし、あるいは、クロックバッファ数個分で調整できる範囲を算出することにより決定するようにしても良い。なお、クロック負荷セルの移動距離に制限をもたせることにより、a、bの範囲を小さくし、かつ、クロック負荷セル再配置後のLaの値を小さくする方向にクロック負荷セルが再配置されることが望ましく効果が大きい。
次に、クロックスキュー、クロックスリュー、クロックディレイが規定値に合うようにクロックツリーの仮配線上に遅延素子であるバッファ、インバータを仮配置する(ステップS6)。前述のように、クロックツリーの仮配線上にダミークロックバッファがある場合には、これを削除する。なお、このとき、クロックツリーの構造とクロック負荷セルの配置は、クロックツリー上のバッファ、インバータの挿入個数が、ステップS4の処理により、従来の場合よりも少なくなるようになっている。
次に、データパスおよびクロックパスの容量抽出を行い、クロックツリーのディレイを考慮したSTAを行い、データパスのセットアップ/ホールド・エラーを抽出し、データパスのセットアップ/ホールド・エラー有無を判定する(ステップS7、S8)。なお、容量抽出およびSTAは簡易的な方法で良い。
そして、セットアップ/ホールド・エラーがあるデータパスに対しては(セットアップ/ホールド・エラーがあるクロック負荷セルに対しては)、セットアップ/ホールド・エラーのスラック値が小さくなるようにクロック負荷セルの再配置、クロックツリーの仮配線上のバッファ、インバータの削除、リサイズ、クロックツリーの仮配線上へのバッファ、インバータの仮配置を行う(ステップS9)。
なお、スラック値の調整は、セットアップエラーの場合には、データパスが短くなるように、即ち、ディレイが小さくなるようにし、ホールドエラーの場合には、データパスが長くなるように、即ち、ディレイが大きくなるようにする。この場合、クロックディレイ値およびクロックスキュー値を変化させないことが望ましいが、許容範囲を設定するようにしても良い。即ち、c<skew<d≦skew_limitとしても良い。但し、c、dはskewにより決まる値である。
これに対して、セットアップ/ホールド・エラーが無いデータパスに対しては(セットアップ/ホールド・エラーが無いクロック負荷セルに対しては)、セットアップ/ホールド・エラーを発生させない範囲で各クロック負荷セルを近づける再配置を行う(ステップS10)。図2(D)はステップS10によるクロック負荷セルの再配置例を示している。なお、この場合、クロックディレイ値およびクロックスキュー値を変化させないことが望ましいが、ステップS9の場合と同様に、許容範囲を設定するようにしても良い。
そして、ステップS9又はステップS10の後、データパスおよびクロックパスの容量抽出を行い、クロックツリーのディレイを考慮したSTAを行い、データパスのセットアップ/ホールド・エラーを抽出し、セットアップ/ホールド・エラーが改善されたか否かを判定する(ステップS11、S12)。容量抽出およびSTAは簡易的な方法で良い。
なお、ステップS8でセットアップ/ホールド・エラーが無いと判定され、ステップS10を実行した場合であっても、セットアップ/ホールド・エラーのスラック値が改善されていれば、ステップS12では、セットアップ/ホールド・エラーは改善されたと判定される。
ステップS12で、セットアップ/ホールド・エラーが改善された場合には、更に改善の余地があるとして、ステップS8に戻る。これに対して、セットアップ/ホールド・エラーが改善されなかった場合には、これ以上は改善の余地がないとして、最終的に、クロックスキュー、クロックスリュー、クロックディレイの再調整を行い、仮配置したクロックツリー上のバッファ、インバータの配置位置を調整して最終配置を行い(ステップS13)、クロックツリー作成終了(ステップS14)とする。
図3は本発明のクロックツリー作成方法の一実施形態を実施するためのクロックツリー作成装置の一例の概略的構成図である。このクロックツリー作成装置は、コンピュータで構成されており、中央処理装置100、IO(input/output)装置200、外部記憶装置300および内部記憶装置400を有し、IO装置200として、キーボード201、マウス202、CRT等の表示装置203およびプリンタ204を備えている。
本例では、外部記憶装置300には、レイアウト対象のLSIについての論理設計データ(ネットリスト)301、物理設計データ(配置配線データ)302およびタイミング解析データ(STAデータ)303が格納される。
また、内部記憶装置400には、ライブラリファイル410、プログラムファイル420および許容値ファイル430が格納される。許容値ファイル430は、セットアップ/ホールド・タイム許容値、クロックスキュー許容値、クロックスリュー許容値、ステップS4、S5においてクロック配線長の範囲を決めるa、bの値、ステップS9、S10においてクロックスキューの変動範囲を決めるc、dの値などを記述したものである。
ライブラリファイル410には、セル物理ライブラリ411、セルタイミングライブラリ412および負荷容量ファイル413が含まれる。セル物理ライブラリ411は、各セルのサイズ等を記述したものである。セルタイミングライブラリ412は、各セルの遅延情報等を記述したものである。負荷容量ファイル413は、各セルの入力負荷容量、単位長配線の負荷容量、ビア(via)1個当たりの負荷容量などを記述したものである。
プログラムファイル420には、配置プログラム421、配線プログラム422、配線長算出プログラム423、再配置プログラム424、容量抽出プログラム425、STAプログラム426およびセットアップ/ホールド・エラー判定プログラム427が含まれる。
配置プログラム421は、セル配置処理を行うためのプログラムである。配線プログラム422は、配線処理を行うためのプログラムである。配線長算出プログラム423は、クロック配線長の算出処理およびクロック配線長が許容範囲(a<L<b)にあるか否かの判定処理を行うためのプログラムである。再配置プログラム424は、セル再配置処理を行うためのプログラムである。
容量抽出プログラム425は、データパスおよびクロック配線の容量抽出処理を行うためのプログラムである。STAプログラム426は、STAを行うためのプログラムである。セットアップ/ホールド・エラー判定プログラム427は、セットアップ/ホールド・エラーの判定処理およびセットアップ/ホールド・エラーが改善されたか否かの判定処理を行うためのプログラムである。
本例では、ステップS1は、配線プログラム421、配線プログラム422等を使用し、中央処理装置100をセル配置およびデータパス配線処理手段として機能させることにより実行される。ステップS2は、配線プログラム422等を使用し、中央処理装置100をクロックツリー仮配線処理手段として機能させることにより実行される。
ステップS3は、配線長算出プログラム423等を使用し、中央処置装置100をクロック配線長算出手段として機能させることにより実行される。ステップS4は、再配置プログラム424等を使用し、中央処理装置100をクロック負荷セルの再配置処理手段として機能させることにより実行される。
ステップS5は、配線長算出プログラム423、許容値ファイル430等を使用し、中央処理装置100を配線長判定処理手段として機能させることにより実行される。ステップS6は、配置プログラム421等を使用し、中央処理装置100をバッファ、インバータの仮配置処理手段として機能させることにより実行される。
ステップS7は、容量抽出プログラム425、STAプログラム426等を使用し、中央処理装置100を容量抽出手段、STA処理手段として機能させることにより実行される。ステップS8は、セットアップ/ホールド・エラー判定プログラム427等を使用し、中央処理装置100をセットアップ/ホールド・エラー有無判定手段として機能させることにより実行される。
ステップS9は、再配置プログラム424、配置プログラム421等を使用し、中央処理装置100をクロック負荷セルの再配置処理手段などとして機能させることにより実行される。ステップS10は、再配置プログラム424等を使用し、中央処理装置100をクロック負荷セルの再配置処理手段として機能させることにより実行される。
ステップS11は、容量抽出プログラム425、STAプログラム426等を使用し、中央処理装置100を容量抽出手段、STA処理手段として機能させることにより実行される。ステップS12は、セットアップ/ホールド・エラー判定プログラム427、許容値ファイル430等を使用し、中央処理装置100をセットアップ/ホールド・エラー改善判定手段として機能させることにより実行される。
ステップS13は、配置プログラム421等を使用し、中央処理装置100をバッファ、インバータの位置調整・配置処理手段として機能させることにより実行される。なお、中央処理装置100は、クロックツリー作成が終了すると、新たなネットリストおよび配置配線データを出力する。
以上のように、本発明のクロックツリー作成方法の一実施形態においては、各セルが配置された後、クロックツリーが仮配線され、クロックルートピンから各クロック負荷セルのクロック端子までの配線長が略同一値とみなせる所定範囲(a<L<b)内となるようにクロック負荷セルが再配置される(ステップS1〜S5)。
この結果、その後、クロックスキュー、クロックスリュー、クロックディレイが規定値に合うようにクロックツリーの仮配線上にバッファ、インバータが仮配置されるときには(ステップS6)、クロックツリーの構造とクロック負荷セルの配置は、クロックツリー上のバッファ、インバータの挿入個数が従来の場合よりも少なくなるようになっている。したがって、クロックツリー上のバッファ、インバータの数を減らすことによる消費電力の低減化を図ることができる。
また、その後、セットアップ/ホールド・エラー改善の余地がある限り、セットアップ/ホールド・エラーがあるデータパスに対しては、スラック値が小さくなるようにクロック負荷セルの再配置およびクロックツリー上のバッファ、インバータの削除、リサイズ、クロックツリー上へのバッファ、インバータの仮配置が行われ、セットアップ/ホールド・エラーがないデータパスに対しては、クロック負荷セルを互いに近づける再配置が行われる(ステップS7〜S12)。
そして、セットアップ/ホールド・エラー改善の余地が無くなると、最終的に、クロックスキュー、クロックスリュー、クロックディレイの再調整が行われ、仮配置したクロックツリー上のバッファ、インバータの配置位置が調整されて最終配置が行われ、クロックツリー作成終了とされる(ステップS13、S14)。
このように、本発明のクロックツリー作成方法の一実施形態によれば、セットアップ/ホールド・エラー改善をクロックツリー作成時に行うことができる。したがって、セットアップ/ホールド・エラー改善をクロックツリー作成時に行うことによるセットアップ/ホールド・エラー調整に要する時間を短縮することができる。
1〜7…クロック負荷セル
8〜12…データパス
13…クロックルートピン
14…クロックツリー
15〜20…クロックバッファ
100…中央処理装置
200…IO装置
201…キーボード
202…マウス
203…表示装置
204…プリンタ
300…外部記憶装置
301…LSI論理設計データ(ネットリスト)
302…LSI物理設計データ(配置配線データ)
303…LSIタイミング解析データ(STAデータ)
400…内部記憶装置
410…ライブラリファイル
411…セル物理ライブラリ
412…セルタイミングライブラリ
413…負荷容量ファイル
420…プログラムファイル
421…配置プログラム
422…配線プログラム
423…配線長算出プログラム
424…再配置プログラム
425…容量抽出プログラム
426…STAプログラム
427…セットアップ/ホールド・エラー判定プログラム
430…許容値ファイル
8〜12…データパス
13…クロックルートピン
14…クロックツリー
15〜20…クロックバッファ
100…中央処理装置
200…IO装置
201…キーボード
202…マウス
203…表示装置
204…プリンタ
300…外部記憶装置
301…LSI論理設計データ(ネットリスト)
302…LSI物理設計データ(配置配線データ)
303…LSIタイミング解析データ(STAデータ)
400…内部記憶装置
410…ライブラリファイル
411…セル物理ライブラリ
412…セルタイミングライブラリ
413…負荷容量ファイル
420…プログラムファイル
421…配置プログラム
422…配線プログラム
423…配線長算出プログラム
424…再配置プログラム
425…容量抽出プログラム
426…STAプログラム
427…セットアップ/ホールド・エラー判定プログラム
430…許容値ファイル
Claims (4)
- 各セルを配置した後、クロックツリーを仮配線し、クロックルートピンから各クロック負荷セルのクロック端子までの配線長が所定範囲内となるように前記クロック負荷セルを再配置する工程を含むことを特徴とするクロックツリー作成方法。
- 前記クロック負荷セルを再配置する工程の後に、クロックスキュー、クロックスリューおよびクロックディレイが規定値に合うように前記クロックツリー上に遅延素子を仮配置し、セットアップ/ホールド・エラーがあるクロック負荷セルに対しては、スラック値を小さくするための所定処理を行い、セットアップ/ホールド・エラーがないクロック負荷セルに対しては、互いに近づける工程を含むことを特徴とする請求項1記載のクロックツリー作成方法。
- 各セルを配置した後、クロックツリーを仮配線し、クロックルートピンから各クロック負荷セルのクロック端子までの配線長が所定範囲内となるように前記クロック負荷セルを再配置する工程をコンピュータに実行させるプログラムを含むことを特徴とするクロックツリー作成プログラム。
- 前記クロック負荷セルを再配置する工程の後に、クロックスキュー、クロックスリューおよびクロックディレイが規定値に合うように前記クロックツリー上に遅延素子を仮配置し、セットアップ/ホールド・エラーがあるクロック負荷セルに対しては、スラック値を小さくするための所定処理を行い、セットアップ/ホールド・エラーがないクロック負荷セルに対しては、互いに近づける工程を前記コンピュータに実行させるプログラムを含むことを特徴とする請求項3記載のクロックツリー作成プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005140794A JP2006319162A (ja) | 2005-05-13 | 2005-05-13 | クロックツリー作成方法およびクロックツリー作成プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005140794A JP2006319162A (ja) | 2005-05-13 | 2005-05-13 | クロックツリー作成方法およびクロックツリー作成プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006319162A true JP2006319162A (ja) | 2006-11-24 |
Family
ID=37539556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005140794A Withdrawn JP2006319162A (ja) | 2005-05-13 | 2005-05-13 | クロックツリー作成方法およびクロックツリー作成プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006319162A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100482A (ja) * | 2005-06-06 | 2011-05-19 | Fujitsu Ltd | 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム |
US9141739B2 (en) | 2012-02-22 | 2015-09-22 | Renesas Electronics Corporation | LSI design method |
-
2005
- 2005-05-13 JP JP2005140794A patent/JP2006319162A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100482A (ja) * | 2005-06-06 | 2011-05-19 | Fujitsu Ltd | 回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム |
US9141739B2 (en) | 2012-02-22 | 2015-09-22 | Renesas Electronics Corporation | LSI design method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8239795B2 (en) | Timing analyzing system for clock delay | |
US9171124B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
US8656337B2 (en) | Optimization method and device for netlist used in logic circuit design for semiconductor integrated circuit | |
US9734272B2 (en) | Techniques for generating physical layouts of in silico multi mode integrated circuits | |
JP5444985B2 (ja) | 情報処理装置 | |
JP4264436B2 (ja) | フリップフロップ機能素子、半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計装置 | |
US7480886B2 (en) | VLSI timing optimization with interleaved buffer insertion and wire sizing stages | |
US20230274064A1 (en) | On-the-fly multi-bit flip flop generation | |
JP2006319162A (ja) | クロックツリー作成方法およびクロックツリー作成プログラム | |
JP2009122732A (ja) | 動作タイミング検証装置及びプログラム | |
US7418675B2 (en) | System and method for reducing the power consumption of clock systems | |
US11704467B2 (en) | Automated balanced global clock tree synthesis in multi level physical hierarchy | |
JP2007072995A (ja) | レイアウト装置、自動配置配線方法および半導体集積回路製造方法 | |
JP4053969B2 (ja) | 半導体集積回路の設計装置および半導体集積回路の設計方法 | |
US20120221994A1 (en) | Wire Routing Using Virtual Landing Pads | |
JP2005235804A (ja) | 半導体装置の設計方法及びプログラム | |
JP2009053830A (ja) | 自動配置配線方法およびレイアウト装置 | |
KR20210107285A (ko) | 반도체 장치의 설계 방법 및 이를 수행하는 설계 시스템 | |
US7284217B2 (en) | Method of LSI designing and a computer program for designing LSIS | |
JP5531479B2 (ja) | 回路設計方法、及び回路設計プログラム | |
JP2009188093A (ja) | 半導体集積回路の設計装置、方法、及び、プログラム | |
JP4845400B2 (ja) | 半導体装置の設計方法および半導体装置 | |
JP2008226069A (ja) | 論理回路、半導体設計支援装置および半導体設計支援方法 | |
JP6325846B2 (ja) | 半導体集積回路のフロアプラン作成方法 | |
JP2009004700A (ja) | スペアセルの挿入/配置方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080805 |