JPH08316419A - 半導体集積回路及び半導体集積回路の自動配線方法 - Google Patents
半導体集積回路及び半導体集積回路の自動配線方法Info
- Publication number
- JPH08316419A JPH08316419A JP12229795A JP12229795A JPH08316419A JP H08316419 A JPH08316419 A JP H08316419A JP 12229795 A JP12229795 A JP 12229795A JP 12229795 A JP12229795 A JP 12229795A JP H08316419 A JPH08316419 A JP H08316419A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- speed operation
- integrated circuit
- semiconductor integrated
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】クロック等を伝送する高速動作の配線と、デー
タ等を伝送する低速動作の配線とを有する半導体集積回
路に関し、配線効率を下げることなく、高速動作の配線
に発生するクロストークノイズを軽減する。 【構成】高速動作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅ
に上下左右において隣り合う配線は、低速動作の配線と
する。
タ等を伝送する低速動作の配線とを有する半導体集積回
路に関し、配線効率を下げることなく、高速動作の配線
に発生するクロストークノイズを軽減する。 【構成】高速動作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅ
に上下左右において隣り合う配線は、低速動作の配線と
する。
Description
【０００１】
【産業上の利用分野】本発明は、クロック等を伝送する
高速動作の配線と、データ等を伝送する低速動作の配線
とを有する半導体集積回路、及び、このような半導体集
積回路のレイアウト設計に使用される半導体集積回路の
自動配線方法に関する。
高速動作の配線と、データ等を伝送する低速動作の配線
とを有する半導体集積回路、及び、このような半導体集
積回路のレイアウト設計に使用される半導体集積回路の
自動配線方法に関する。
【０００２】半導体集積回路においては、高集積化・高
速化の要求に伴い、素子の縮小化や、素子間の配線幅の
縮小化や、配線間隔の縮小化が進んでいる。
速化の要求に伴い、素子の縮小化や、素子間の配線幅の
縮小化や、配線間隔の縮小化が進んでいる。
【０００３】しかし、配線間隔の縮小化は、配線間容量
を増加することになるため、特に、高速動作の配線にお
いては、クロストークノイズが大きくなり、障害を起こ
す危険性があることから、高速動作の配線に発生するク
ロストークノイズを軽減する必要がある。
を増加することになるため、特に、高速動作の配線にお
いては、クロストークノイズが大きくなり、障害を起こ
す危険性があることから、高速動作の配線に発生するク
ロストークノイズを軽減する必要がある。
【０００４】
【従来の技術】従来の半導体集積回路においては、高速
動作の配線の隣には、固定電位に設定される基準電圧配
線を配線することで、高速動作の配線に発生するクロス
トークノイズを軽減するとしていた。
動作の配線の隣には、固定電位に設定される基準電圧配
線を配線することで、高速動作の配線に発生するクロス
トークノイズを軽減するとしていた。
【０００５】
【発明が解決しようとする課題】しかし、このように、
高速動作の配線の隣に基準電圧配線を配線する場合に
は、基準電圧配線を配線する分だけ余分な配線領域が必
要となり、配線効率が下がるという問題点があった。
高速動作の配線の隣に基準電圧配線を配線する場合に
は、基準電圧配線を配線する分だけ余分な配線領域が必
要となり、配線効率が下がるという問題点があった。
【０００６】本発明は、かかる点に鑑み、配線効率を下
げることなく、高速動作の配線に発生するクロストーク
ノイズを軽減することができるようにした半導体集積回
路、及び、配線効率を下げることなく、高速動作の配線
に発生するクロストークノイズを軽減することができる
半導体集積回路のレイアウト設計を容易に行うことがで
きるようにした半導体集積回路の自動配線方法を提供す
ることを目的とする。
げることなく、高速動作の配線に発生するクロストーク
ノイズを軽減することができるようにした半導体集積回
路、及び、配線効率を下げることなく、高速動作の配線
に発生するクロストークノイズを軽減することができる
半導体集積回路のレイアウト設計を容易に行うことがで
きるようにした半導体集積回路の自動配線方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
は、高速動作の配線と低速動作の配線とを有する半導体
集積回路を改良するものであり、高速動作の配線に上下
左右において隣り合う配線は、低速動作の配線とするも
のである。
は、高速動作の配線と低速動作の配線とを有する半導体
集積回路を改良するものであり、高速動作の配線に上下
左右において隣り合う配線は、低速動作の配線とするも
のである。
【０００８】また、本発明の自動配線方法は、高速動作
の配線と低速動作の配線とを有する半導体集積回路のレ
イアウト設計に使用される半導体集積回路の自動配線方
法を改良するものであり、高速動作の配線と低速動作の
配線とを一定の言語で記述することにより識別し、高速
動作の配線に上下左右において隣り合う配線は、低速動
作の配線となるように自動配線するというものである。
の配線と低速動作の配線とを有する半導体集積回路のレ
イアウト設計に使用される半導体集積回路の自動配線方
法を改良するものであり、高速動作の配線と低速動作の
配線とを一定の言語で記述することにより識別し、高速
動作の配線に上下左右において隣り合う配線は、低速動
作の配線となるように自動配線するというものである。
【０００９】
【作用】本発明の半導体集積回路においては、高速動作
の配線に上下左右において隣り合う配線は、低速動作の
配線とされるので、高速動作の配線が隣り合うことはな
く、この結果、高速動作の配線に発生するクロストーク
ノイズを軽減することができる。
の配線に上下左右において隣り合う配線は、低速動作の
配線とされるので、高速動作の配線が隣り合うことはな
く、この結果、高速動作の配線に発生するクロストーク
ノイズを軽減することができる。
【００１０】また、本発明の半導体集積回路の自動配線
方法においては、高速動作の配線と低速動作の配線とを
一定の言語で記述することにより識別し、高速動作の配
線に上下左右において隣り合う配線は、低速動作の配線
となるように自動配線するとしているので、高速動作の
配線に発生するクロストークノイズを軽減することがで
きる半導体集積回路のレイアウト設計を行うことができ
る。
方法においては、高速動作の配線と低速動作の配線とを
一定の言語で記述することにより識別し、高速動作の配
線に上下左右において隣り合う配線は、低速動作の配線
となるように自動配線するとしているので、高速動作の
配線に発生するクロストークノイズを軽減することがで
きる半導体集積回路のレイアウト設計を行うことができ
る。
【００１１】
【実施例】以下、図１〜図６を参照して、本発明の半導
体集積回路の第１実施例及び第２実施例、並びに、本発
明の半導体集積回路の自動配線方法の一実施例について
説明する。
体集積回路の第１実施例及び第２実施例、並びに、本発
明の半導体集積回路の自動配線方法の一実施例について
説明する。
【００１２】本発明の半導体集積回路の第１実施例・・
図１、図２ 図１は本発明の半導体集積回路の第１実施例の一部分を
概略的に示す断面図、図２は本発明の半導体集積回路の
第１実施例の一部分を概略的に示す平面図であり、特
に、図２は図１に示す配線の平面的配置を示している。
図１、図２ 図１は本発明の半導体集積回路の第１実施例の一部分を
概略的に示す断面図、図２は本発明の半導体集積回路の
第１実施例の一部分を概略的に示す平面図であり、特
に、図２は図１に示す配線の平面的配置を示している。
【００１３】これら図１、図２において、１は半導体基
板、２は絶縁層、３Ａ、３Ｂ、３Ｃ、４Ａ、４Ｂ、４Ｃ
は同一層に、かつ、平行に配置されている配線であり、
特に、３Ａ、３Ｂ、３Ｃは高速動作の配線、４Ａ、４
Ｂ、４Ｃは低速動作の配線である。
板、２は絶縁層、３Ａ、３Ｂ、３Ｃ、４Ａ、４Ｂ、４Ｃ
は同一層に、かつ、平行に配置されている配線であり、
特に、３Ａ、３Ｂ、３Ｃは高速動作の配線、４Ａ、４
Ｂ、４Ｃは低速動作の配線である。
【００１４】ここに、高速動作の配線３Ａは、右側に低
速動作の配線４Ａが配線され、高速動作の配線３Ｂは、
左側に低速動作の配線４Ｂが配線され、右側に低速動作
の配線４Ｃが配線され、高速動作の配線３Ｃは、左側に
低速動作の配線４Ｃが配線されている。
速動作の配線４Ａが配線され、高速動作の配線３Ｂは、
左側に低速動作の配線４Ｂが配線され、右側に低速動作
の配線４Ｃが配線され、高速動作の配線３Ｃは、左側に
低速動作の配線４Ｃが配線されている。
【００１５】このように、本実施例においては、高速動
作の配線３Ａ、３Ｂ、３Ｃは、左右において隣り合う配
線を低速動作の配線とされており、高速動作の配線とは
隣り合わないようにされているので、高速動作の配線３
Ａ、３Ｂ、３Ｃに発生するクロストークノイズを軽減す
ることができる。
作の配線３Ａ、３Ｂ、３Ｃは、左右において隣り合う配
線を低速動作の配線とされており、高速動作の配線とは
隣り合わないようにされているので、高速動作の配線３
Ａ、３Ｂ、３Ｃに発生するクロストークノイズを軽減す
ることができる。
【００１６】そして、また、本実施例においては、高速
動作の配線３Ａ、３Ｂ、３Ｃに発生するクロストークノ
イズを軽減するために、固定電位に設定される基準電圧
配線を必要としていない。
動作の配線３Ａ、３Ｂ、３Ｃに発生するクロストークノ
イズを軽減するために、固定電位に設定される基準電圧
配線を必要としていない。
【００１７】したがって、本実施例によれば、配線効率
を下げることなく、高速動作の配線３Ａ、３Ｂ、３Ｃに
発生するクロストークノイズを軽減することができる。
を下げることなく、高速動作の配線３Ａ、３Ｂ、３Ｃに
発生するクロストークノイズを軽減することができる。
【００１８】なお、低速動作の配線４Ａ、４Ｂ、４Ｃの
一部又は全部を実動作時には高レベル又は低レベルの固
定電位とされる試験用の配線とする場合には、実動作用
の配線とする場合よりも、高速動作の配線３Ａ、３Ｂ、
３Ｃに発生するクロストークノイズをより効果的に軽減
することができる。
一部又は全部を実動作時には高レベル又は低レベルの固
定電位とされる試験用の配線とする場合には、実動作用
の配線とする場合よりも、高速動作の配線３Ａ、３Ｂ、
３Ｃに発生するクロストークノイズをより効果的に軽減
することができる。
【００１９】本発明の半導体集積回路の第２実施例・・
図３〜図５ 図３は本発明の半導体集積回路の第２実施例の一部分を
概略的に示す断面図、図４、図５は本発明の半導体集積
回路の第２実施例の一部分を概略的に示す平面図であ
り、特に、図４は図３に示す１層目の配線の平面的配
置、図５は図３に示す２層目の配線の平面的配置を示し
ている。
図３〜図５ 図３は本発明の半導体集積回路の第２実施例の一部分を
概略的に示す断面図、図４、図５は本発明の半導体集積
回路の第２実施例の一部分を概略的に示す平面図であ
り、特に、図４は図３に示す１層目の配線の平面的配
置、図５は図３に示す２層目の配線の平面的配置を示し
ている。
【００２０】これら図３〜図５において、６は半導体基
板、７、８は絶縁層、９Ａ、９Ｂ、９Ｃ、１０Ａ、１０
Ｂは１層目に平行に配置されている配線であり、特に、
９Ａ、９Ｂ、９Ｃは高速動作の配線、１０Ａ、１０Ｂは
低速動作の配線である。
板、７、８は絶縁層、９Ａ、９Ｂ、９Ｃ、１０Ａ、１０
Ｂは１層目に平行に配置されている配線であり、特に、
９Ａ、９Ｂ、９Ｃは高速動作の配線、１０Ａ、１０Ｂは
低速動作の配線である。
【００２１】また、９Ｄ、９Ｅ、１０Ｃ、１０Ｄ、１０
Ｅは２層目に平行に配置されている配線であり、特に、
９Ｄ、９Ｅは高速動作の配線、１０Ｃ、１０Ｄ、１０Ｅ
は低速動作の配線である。
Ｅは２層目に平行に配置されている配線であり、特に、
９Ｄ、９Ｅは高速動作の配線、１０Ｃ、１０Ｄ、１０Ｅ
は低速動作の配線である。
【００２２】ここに、高速動作の配線９Ａは、右側に低
速動作の配線１０Ａが配線され、上側に低速動作の配線
１０Ｃが配線されている。
速動作の配線１０Ａが配線され、上側に低速動作の配線
１０Ｃが配線されている。
【００２３】また、高速動作の配線９Ｂは、左側に低速
動作の配線１０Ａが配線され、右側に低速動作の配線１
０Ｂが配線され、上側に低速動作の配線１０Ｄが配線さ
れている。
動作の配線１０Ａが配線され、右側に低速動作の配線１
０Ｂが配線され、上側に低速動作の配線１０Ｄが配線さ
れている。
【００２４】また、高速動作の配線９Ｃは、左側に低速
動作の配線１０Ｂが配線され、上側に低速動作の配線１
０Ｅが配線されている。
動作の配線１０Ｂが配線され、上側に低速動作の配線１
０Ｅが配線されている。
【００２５】また、高速動作の配線９Ｄは、左側に低速
動作の配線１０Ｃが配線され、右側に低速動作の配線１
０Ｄが配線され、下側に低速動作の配線１０Ａが配線さ
れている。
動作の配線１０Ｃが配線され、右側に低速動作の配線１
０Ｄが配線され、下側に低速動作の配線１０Ａが配線さ
れている。
【００２６】また、高速動作の配線９Ｅは、左側に低速
動作の配線１０Ｄが配線され、右側に低速動作の配線１
０Ｅが配線され、下側に低速動作の配線１０Ｂが配線さ
れている。
動作の配線１０Ｄが配線され、右側に低速動作の配線１
０Ｅが配線され、下側に低速動作の配線１０Ｂが配線さ
れている。
【００２７】このように、本実施例においては、高速動
作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅは、上下左右に
おいて隣り合う配線を低速動作の配線とされており、高
速動作の配線とは隣り合わないようにされているので、
高速動作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅに発生す
るクロストークノイズを軽減することができる。
作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅは、上下左右に
おいて隣り合う配線を低速動作の配線とされており、高
速動作の配線とは隣り合わないようにされているので、
高速動作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅに発生す
るクロストークノイズを軽減することができる。
【００２８】そして、また、本実施例においては、高速
動作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅに発生するク
ロストークノイズを軽減するために、固定電位に設定さ
れる基準電圧配線を必要としていない。
動作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅに発生するク
ロストークノイズを軽減するために、固定電位に設定さ
れる基準電圧配線を必要としていない。
【００２９】したがって、本実施例によれば、配線効率
を下げることなく、高速動作の配線９Ａ、９Ｂ、９Ｃ、
９Ｄ、９Ｅに発生するクロストークノイズを軽減するこ
とができる。
を下げることなく、高速動作の配線９Ａ、９Ｂ、９Ｃ、
９Ｄ、９Ｅに発生するクロストークノイズを軽減するこ
とができる。
【００３０】なお、低速動作の配線１０Ａ、１０Ｂ、１
０Ｃ、１０Ｄ、１０Ｅの一部又は全部を実動作時には高
レベル又は低レベルの固定電位とされる試験用の配線と
する場合には、実動作用の配線とする場合よりも、高速
動作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅに発生するク
ロストークノイズをより効果的に軽減することができ
る。
０Ｃ、１０Ｄ、１０Ｅの一部又は全部を実動作時には高
レベル又は低レベルの固定電位とされる試験用の配線と
する場合には、実動作用の配線とする場合よりも、高速
動作の配線９Ａ、９Ｂ、９Ｃ、９Ｄ、９Ｅに発生するク
ロストークノイズをより効果的に軽減することができ
る。
【００３１】本発明の半導体集積回路の自動配線方法の
一実施例・・図６ 図６は本発明の半導体集積回路の自動配線方法の一実施
例を示すフローチャートであり、本実施例においては、
高速動作の配線と低速動作の配線とが論理回路記述言語
で記述されることが前提とされる。
一実施例・・図６ 図６は本発明の半導体集積回路の自動配線方法の一実施
例を示すフローチャートであり、本実施例においては、
高速動作の配線と低速動作の配線とが論理回路記述言語
で記述されることが前提とされる。
【００３２】そして、まず、論理回路記述言語で記述さ
れている高速動作の配線と、論理回路記述言語で記述さ
れている低速動作の配線とをプログラムにより識別する
（ステップＳ１）。
れている高速動作の配線と、論理回路記述言語で記述さ
れている低速動作の配線とをプログラムにより識別する
（ステップＳ１）。
【００３３】次に、高速動作の配線が隣り合わないよう
に配線チャネルを空けて高速動作の配線を優先的に自動
配線し（ステップＳ２）、その後、低速動作の配線を自
動配線する（ステップＳ３）。
に配線チャネルを空けて高速動作の配線を優先的に自動
配線し（ステップＳ２）、その後、低速動作の配線を自
動配線する（ステップＳ３）。
【００３４】このようにする場合には、高速動作の配線
に上下左右において隣り合う配線は、低速動作の配線と
なり、高速動作の配線とはならない。
に上下左右において隣り合う配線は、低速動作の配線と
なり、高速動作の配線とはならない。
【００３５】したがって、本実施例によれば、配線効率
を下げることなく、高速動作の配線に発生するクロスト
ークノイズを軽減することができる半導体集積回路のレ
イアウト設計を容易に行うことができる。
を下げることなく、高速動作の配線に発生するクロスト
ークノイズを軽減することができる半導体集積回路のレ
イアウト設計を容易に行うことができる。
【００３６】
【発明の効果】以上のように、本発明の半導体集積回路
によれば、高速動作の配線に上下左右において隣り合う
配線は、低速動作の配線とされるので、配線効率を下げ
ることなく、高速動作の配線に発生するクロストークノ
イズを軽減することができる。
によれば、高速動作の配線に上下左右において隣り合う
配線は、低速動作の配線とされるので、配線効率を下げ
ることなく、高速動作の配線に発生するクロストークノ
イズを軽減することができる。
【００３７】また、本発明の半導体集積回路の自動配線
方法によれば、高速動作の配線と低速動作の配線とを一
定の言語で記述することにより識別し、高速動作の配線
に上下左右において隣り合う配線は低速動作の配線とな
るように自動配線するとしているので、配線効率を下げ
ることなく、高速動作の配線に発生するクロストークノ
イズを軽減することができる半導体集積回路のレイアウ
ト設計を容易に行うことができる。
方法によれば、高速動作の配線と低速動作の配線とを一
定の言語で記述することにより識別し、高速動作の配線
に上下左右において隣り合う配線は低速動作の配線とな
るように自動配線するとしているので、配線効率を下げ
ることなく、高速動作の配線に発生するクロストークノ
イズを軽減することができる半導体集積回路のレイアウ
ト設計を容易に行うことができる。
【図１】本発明の半導体集積回路の第１実施例の一部分
を概略的に示す断面図である。
を概略的に示す断面図である。
【図２】本発明の半導体集積回路の第１実施例の一部分
を概略的に示す平面図である。
を概略的に示す平面図である。
【図３】本発明の半導体集積回路の第２実施例の一部分
を概略的に示す断面図である。
を概略的に示す断面図である。
【図４】本発明の半導体集積回路の第２実施例の一部分
を概略的に示す平面図である。
を概略的に示す平面図である。
【図５】本発明の半導体集積回路の第２実施例の一部分
を概略的に示す平面図である。
を概略的に示す平面図である。
【図６】本発明の半導体集積回路の自動配線方法の一実
施例を示すフローチャートである。
施例を示すフローチャートである。
（図１、図２） １ 半導体基板 ２ 絶縁層 ３Ａ〜３Ｃ 高速動作の配線 ４Ａ〜４Ｃ 低速動作の配線 （図３〜図５） ６ 半導体基板 ７、８ 絶縁層 ９Ａ〜９Ｃ １層目の高速動作の配線 ９Ｄ、９Ｅ ２層目の高速動作の配線 １０Ａ、１０Ｂ １層目の低速動作の配線 １０Ｃ〜１０Ｅ ２層目の低速動作の配線
Claims (5)
- 【請求項１】高速動作の配線と低速動作の配線とを有す
る半導体集積回路において、前記高速動作の配線に上下
左右において隣り合う配線は、前記低速動作の配線とさ
れていることを特徴とする半導体集積回路。 - 【請求項２】前記低速動作の配線の一部又は全部は、実
動作時には固定電位とされる試験用の配線であることを
特徴とする請求項１記載の半導体集積回路。 - 【請求項３】高速動作の配線と低速動作の配線とを有す
る半導体集積回路のレイアウト設計に使用される半導体
集積回路の自動配線方法において、高速動作の配線と低
速動作の配線とを一定の言語で記述することにより識別
し、前記高速動作の配線に上下左右において隣り合う配
線は、前記低速動作の配線となるように自動配線するこ
とを特徴とする半導体集積回路の自動配線方法。 - 【請求項４】前記低速動作の配線の一部又は全部は、実
動作時には固定電位とされる試験用の配線であることを
特徴とする請求項３記載の半導体集積回路の自動配線方
法。 - 【請求項５】前記高速動作の配線が隣り合わないように
配線チャネルを空けて前記高速動作の配線を優先的に自
動配線し、その後、前記低速動作の配線を自動配線する
ことを特徴とする請求項３又は４記載の半導体集積回路
の自動配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12229795A JPH08316419A (ja) | 1995-05-22 | 1995-05-22 | 半導体集積回路及び半導体集積回路の自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12229795A JPH08316419A (ja) | 1995-05-22 | 1995-05-22 | 半導体集積回路及び半導体集積回路の自動配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316419A true JPH08316419A (ja) | 1996-11-29 |
Family
ID=14832476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12229795A Pending JPH08316419A (ja) | 1995-05-22 | 1995-05-22 | 半導体集積回路及び半導体集積回路の自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316419A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990071447A (ko) * | 1998-02-20 | 1999-09-27 | 사토 게니치로 | 반도체장치 |
| JP2000040701A (ja) * | 1998-07-23 | 2000-02-08 | Texas Instr Japan Ltd | クロストーク防止回路 |
| JP2003007823A (ja) * | 2001-06-20 | 2003-01-10 | Mitsubishi Electric Corp | 信号バス配置 |
| JP2006278886A (ja) * | 2005-03-30 | 2006-10-12 | Kawasaki Microelectronics Kk | 半導体集積回路の配線方法 |
-
1995
- 1995-05-22 JP JP12229795A patent/JPH08316419A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990071447A (ko) * | 1998-02-20 | 1999-09-27 | 사토 게니치로 | 반도체장치 |
| JP2000040701A (ja) * | 1998-07-23 | 2000-02-08 | Texas Instr Japan Ltd | クロストーク防止回路 |
| JP4560846B2 (ja) * | 1998-07-23 | 2010-10-13 | 日本テキサス・インスツルメンツ株式会社 | クロストーク防止回路 |
| JP2003007823A (ja) * | 2001-06-20 | 2003-01-10 | Mitsubishi Electric Corp | 信号バス配置 |
| JP2006278886A (ja) * | 2005-03-30 | 2006-10-12 | Kawasaki Microelectronics Kk | 半導体集積回路の配線方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8001517B2 (en) | Layout design method of semiconductor integrated circuit cell to adjust distances inside cell between diffusion layers and borders of cell | |
| JP3983480B2 (ja) | 電子回路装置及びその設計方法 | |
| US6305002B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| JPH08316419A (ja) | 半導体集積回路及び半導体集積回路の自動配線方法 | |
| JPH04216668A (ja) | 半導体集積回路 | |
| JPH1041393A (ja) | 半導体スタンダードセル及びその配置配線方法 | |
| JPH08213466A (ja) | 半導体集積回路 | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JP2001203272A (ja) | 半導体集積回路のレイアウト設計方法 | |
| JPH06232262A (ja) | 多層配線層を用いた集積回路 | |
| JPH05181936A (ja) | 配線方法 | |
| JPS59182540A (ja) | 半導体装置における配線パタ−ンの設計方法 | |
| JPH05299508A (ja) | 半導体集積回路装置 | |
| JPH09116018A (ja) | 自動配置配線方法 | |
| JP2737620B2 (ja) | 半導体集積回路の配線方法 | |
| JPH11204766A (ja) | 半導体集積回路およびその設計方法 | |
| JP2005302756A (ja) | 半導体集積回路の設計方法及び半導体集積回路 | |
| JP4183607B2 (ja) | スタンダードセル方式のセル構造およびその電源電位配線方法 | |
| JPH11260930A (ja) | 配線処理方法 | |
| JPH03101232A (ja) | 集積回路内の配置配線方法 | |
| JPH07141406A (ja) | 配置配線装置 | |
| JPH09172073A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2004259723A (ja) | 半導体集積回路及びそのレイアウト方法 | |
| JPH1065106A (ja) | 集積回路のクロック分配回路 | |
| JPH05299511A (ja) | 配線レイアウト作成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |