JP3256597B2 - 自動配置設計方法および自動配置設計装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、大規模集積回路（ＬＳ
Ｉ）の自動配置設計方法および自動配置設計装置に係
り、特にコンピュータ支援設計（ＣＡＤ）技術を用いて
ＬＳＩチップ上におけるスタンダードセルの配置および
セル間配線を自動設計する方法および装置に関する。

【０００２】

【従来の技術】一般に、セルベース方式によるＬＳＩの
自動配置配線設計に際しては、例えば図１４に示すよう
に、論理機能を有するスタンダードセル（フリップフロ
ップ回路など）の複数個を一列に配列し、このセル列を
複数列配置し、さらに、複数のセルが例えば順序回路を
形成するようにセル間の配線（データ線あるいはクロッ
ク信号線）を形成するように自動設計を行っている。

【０００３】この場合、複数個のスタンダードセルの論
理接続を示す論理回路図を作成するための論理図入力シ
ステムとか、自動配置配線ＣＡＤシステムなどを使用し
ている。また、スタンダードセルを含む信号経路におけ
る配線の抵抗分や負荷容量などによる信号伝搬の遅延時
間を算出するために遅延時間算出装置を使用している。
この算出装置は、自動配置配線ＣＡＤシステムに備えて
いる場合と備えられていない（別に分離して設けられて
いる）場合とがある。

【０００４】なお、特開平２−２６０６９号「ゲートア
レイ配置方式」には、ゲートアレイの配置および配線の
結果に基づき、配線・ファンアウトの影響による遅延量
を自動計算し、遅延量が規格を満足しないときには、Ｎ
Ｇブロックを出力能力の高いブロックに交換するか、出
力能力の高いブロックを追加配置し、この交換あるいは
追加したブロックのみ再配線した後に遅延量を自動計算
する技術が開示されている。

【０００５】また、特開平４−７４４５３号「半導体集
積回路装置」には、異なるスタンダードセル列のセル間
における信号伝搬遅延を最小限に抑えるために、各スタ
ンダードセル列に、バッファを内蔵したスタンダードセ
ルを少なくとも１つ設ける技術が開示されている。

【０００６】ところで、通常、前記したようなスタンダ
ードセルを含む信号経路は、ＬＳＩチップ上に複数あ
り、この複数の信号経路の遅延特性を等しく設定する必
要がある場合が多い。

【０００７】しかし、従来の自動配置設計装置は、ＬＳ
Ｉチップ全体の面積の最小化と配線長さの最短化を重視
しており、複数の信号経路の遅延特性を要求通り正しく
設定するための自動設計変更機能を備えていない。

【０００８】そこで、従来の自動配置配線設計に際し
て、複数の信号経路の遅延特性を可及的に是正する必要
がある場合には、ＬＳＩチップの自動配置配線設計の終
了後に配置前ステップまたは配置終了ステップまで戻
り、マニュアルにより配置設計を行っている。

【０００９】ここで、従来の自動配置設計およびマニュ
アル配置設計の流れについて、図１５を参照しながら簡
単に説明しておく。ステップＳ１では、入力バッファ回
路、フリップフロップ回路などの複数のスタンダードセ
ルのデータをマクロセルライブラリーに予め登録してお
く。

【００１０】ステップＳ２では、ＬＳＩチップ上の見積
配線長による遅延時間を自動的に算出する。ステップＳ
３では、マクロセルライブラリーに登録されているスタ
ンダードセルの登録データを参照しながら、所要のスタ
ンダードセルの配置を自動的に決定する。

【００１１】ステップＳ４では、ステップＳ３の決定に
より配置されたスタンダードセル間の配線経路を自動的
に決定する。ステップＳ５では、ステップＳ４で決定さ
れたスタンダードセル間の配線経路の実効配線長による
遅延時間を自動的に算出し、信号伝搬のタイミング・シ
ミュレーションを行う。

【００１２】ステップＳ６では、ステップＳ５のシミュ
レーションの結果をステップＳ２で算出された遅延時間
を参照し、タイミング制約に関する規格を満足する（Ｏ
Ｋ）か否（ＮＧ）かを自動的に判定し、判定の結果、Ｏ
Ｋであれば、配置設計を終了する。

【００１３】ステップＳ６の判定の結果、ＮＧであれ
ば、ステップＳ８に進み、人手によりスタンダードセル
のレイアウト制約の付加と回路変更（セルの配置変更、
配線経路の変更）を行って前記ステップＳ３またはＳ４
に戻る。

【００１４】しかし、上記したように、配置配線による
レイアウト、遅れ時間の検証、人手による接続情報変更
を繰り返しながらレイアウト設計を行う方法は、設計に
長時間を要するので、ＬＳＩの設計コストが著しく上昇
する。さらに、セルの挿入、変更後の配置改善を行うこ
とができないので、ＬＳＩチップのサイズなどの全体設
計に悪影響を及ぼし、ＬＳＩの製造コストの上昇をまね
いてしまう。

【００１５】また、セルの配置変更、配線経路の変更の
みによって回路変更を行う場合においても、ＬＳＩチッ
プのサイズなどの全体設計に悪影響を及ぼし、製造コス
トの上昇をまねいてしまう。

【００１６】しかも、マニュアル配置設計によって複数
の信号経路の遅延特性を可及的に要求通り正しく設定し
ようとすると、ＬＳＩチップ上のセル数が非常に多いの
で実際の作業量が膨大になり、現実的には不可能に近
い。

【００１７】

【発明が解決しようとする課題】上記したように従来の
ＬＳＩの自動配置設計装置は、スタンダードセルを含む
信号経路の遅延特性を可及的に要求通り正しく設定する
場合にマニュアル配置設計を施す必要があり、設計コス
トが著しく上昇するという問題があった。

【００１８】本発明は上記の問題点を解決すべくなされ
たもので、スタンダードセルを含む信号経路の遅延特性
を可及的に要求通り正しく設定する際に、ＬＳＩの自動
配置設計のステップまで戻ることなく自動設定でき、Ｌ
ＳＩの設計コストの低減および製造コストの低減を図り
得る自動配置設計方法および自動配置設計装置を提供す
ることを目的とする。

【００１９】

【課題を解決するための手段】本発明の自動配置設計方
法は、遅延時間が相異なる複数の遅延セルまたは駆動能
力が相異なる複数のバッファセルを含む複数のスタンダ
ードセルのデータをマクロセルライブラリーに登録する
第１のステップと、前記マクロセルライブラリーに登録
されているスタンダードセルの登録データを参照しなが
ら、自動配置設計の対象となる論理回路を構成する所要
のスタンダードセルを選択してその初期配置を自動的に
決定する第２のステップと、この第２のステップあるい
は別のステップの決定に基づいて配置されたスタンダー
ドセルのセル間配線の配線経路を自動的に決定する第３
ステップと、この第３ステップで決定されたスタンダー
ドセルを含む信号経路のうちで信号遅延時間に制約が設
けられた信号経路の遅延時間を自動的に算出し、信号伝
搬のタイミング・シミュレーションを行う第４ステップ
と、この第４ステップで算出された結果が前記信号経路
の遅延時間の制約に関する規格を満足するか否かを自動
的に判定する第５ステップと、この第５ステップで前記
規格を満足したと判定された場合に、前記第３のステッ
プで決定された配線経路に基づいて配線パターンを自動
的に設計する第６ステップと、前記第５ステップで前記
規格を満足しなかったと判定された場合に、前記規格を
満足するように、前記信号遅延時間に制約が設けられた
信号経路に対して前記遅延セルまたはバッファセルの挿
入、交換、削除のうちの少なくとも１つの処理を含む変
更を自動的に行う第７ステップと、この第７ステップに
よる変更に基づいて上記遅延セルまたはバッファセル以
外のスタンダードセルの配置を必要に応じて自動修正
し、前記第３ステップに戻る第８ステップとを具備する
ことを特徴とする。

【００２０】

【作用】遅延時間がそれぞれ異なる複数の遅延セルまた
は駆動能力が相異なる複数のバッファセルを含む複数の
スタンダードセルのデータをマクロセルライブラリーに
予め登録しておき、所要のスタンダードセルの配置およ
びスタンダードセル間の配線経路を自動的に決定した後
に、スタンダードセルを含む所定の信号経路の遅延時間
を自動的に算出し、この結果が上記信号経路の遅延時間
の制約に関する規格を満足するか否かを自動的に判定
し、この結果、規格を満足しなかった場合には信号遅延
時間に制約が設けられた信号経路に対して遅延セルまた
はバッファセルの挿入、交換、削除のうちの少なくとも
１つの処理を含む変更を自動的に行い、上記遅延セルま
たはバッファセル以外のスタンダードセルの配置および
セル間配線経路を必要に応じて自動修正する。

【００２１】これにより、ＬＳＩチップ上のセル数が非
常に多くて修正処理量が膨大になるとしても、ＬＳＩチ
ップの自動配置設計のステップまで戻ることなく、所定
の信号経路の遅延特性が可及的に要求通り正しくなるよ
うな自動修正処理を短時間で実現することができ、ＬＳ
Ｉの設計コストの低減および製造コストの低減を図るこ
とができる。

【００２２】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明のＬＳＩの自動配置設計方
法の第１実施例における処理の流れの一例を示すフロー
チャートである。

【００２３】図２は、本発明の自動配置設計方法で使用
される自動配置設計装置の一例を示すブロック図であ
る。ここで、２１は遅延時間が相異なる複数の遅延セル
（または駆動能力が相異なる複数のバッファセル）を含
む複数のスタンダードセルのデータを登録するためのマ
クロセルライブラリーである。

【００２４】２２は前記スタンダードセルの論理接続を
示す論理回路図を作成するための論理図入力システムで
ある。２３は上記論理図入力システム２２により作成さ
れた論理回路図に基づいて前記マクロセルライブラリー
２１から所要のスタンダードセルを選択してその配置を
自動的に決定し、配置されたスタンダードセルのセル間
配線の配線経路を自動的に決定する機能を有する自動配
置配線ＣＡＤシステムである。

【００２５】２４は上記自動配置配線ＣＡＤシステム２
３により決定された前記スタンダードセルを含む複数の
信号経路の遅延時間を自動的に算出するための遅延時間
算出装置である。

【００２６】前記自動配置配線ＣＡＤシステム２３は、
前記機能のほかに、前記遅延時間算出装置２４で算出さ
れた結果が前記複数の信号経路の遅延時間の制約に関す
る規格（例えば複数の信号経路の遅延時間の均等性に関
する規格）を満足するか否かを自動的に判定する判定機
能と、この判定機能により前記規格を満足しなかったと
判定した場合には、前記規格を満足するように、複数の
信号経路のうちの少なくとも１つの信号経路に対して前
記遅延セル（またはバッファセル）の挿入、交換、削除
のうちの少なくとも１つの処理を含む変更を自動的に行
う遅延調整機能と、この遅延調整機能による変更処理後
に前記遅延セル（またはバッファセル）以外のスタンダ
ードセルの配置を必要に応じて自動修正する自動修正機
能とを具備する。

【００２７】次に、図１および図２を参照しながら、第
１実施例に係る自動配置設計方法における処理の一例を
詳細に説明する。まず、ステップＳ１では、遅延時間が
相異なる複数の遅延セルを含む複数のスタンダードセル
のデータをマクロセルライブラリーに予め登録してお
く。

【００２８】ここで、上記複数の遅延セルのシンボル
図、レイアウト時の外形データ、遅延時間の一例を図３
に示す。ステップＳ２では、自動配置設計の対象となる
論理回路図を、論理図入力システムを利用して入力し、
この論理回路図中で信号が同時に達することを要求され
る複数の信号経路を自動的に設定する。

【００２９】ここで、上記ステップＳ２において設定さ
れたスタンダードセルを含む複数の信号経路の論理回路
を図４に示す。ステップＳ３では、上記複数の信号経路
を形成しようとするＬＳＩチップ上の見積配線長による
遅延時間を自動的に算出する。

【００３０】ステップＳ４では、前記マクロセルライブ
ラリーの登録データの結線情報を参照しながら、前記論
理回路を構成する所要のスタンダードセルを選択してそ
の初期配置を自動的に決定する。

【００３１】ステップＳ５では、上記ステップＳ４ある
いは後述する別のステップＳ１０の決定に基づいて配置
されたスタンダードセルのセル間配線の配線経路を自動
的に決定する。

【００３２】ステップＳ６では、上記ステップＳ５で決
定されたスタンダードセルを含む信号経路のうちで信号
が同時に達することを要求される複数の信号経路の遅延
時間について、セルの位置情報、セルの特性を参照しな
がら自動的に算出して相対的な遅れ時間を求め、信号伝
搬についての簡略的なタイミング・シミュレーションを
行う。

【００３３】ここで、信号が同時に達することを要求さ
れる複数の信号経路の一例および前記ステップＳ６で算
出された複数の信号経路の相対的な遅れ時間の一例を図
５に示す。この場合、例えば第１の信号経路の相対的な
遅れ時間が最長（１．０で表わす）である場合を示して
いる。

【００３４】ステップＳ７では、上記ステップＳ６の結
果について、前記ステップＳ３で算出された遅延時間を
参照しつつ、前記複数の信号経路の遅延時間の均等性に
関する規格を満足するか否かを自動的に判定する。

【００３５】上記ステップＳ７の判定の結果、規格を満
足した場合（ＯＫ）にはステップＳ８に進み、規格を満
足しなかった場合（ＮＧ）にはステップＳ９に進む。ス
テップＳ８では、前記ステップＳ５で決定された配線経
路に基づいて配線パターンを自動的に設計し、信号伝搬
のタイミングを検証する。

【００３６】ステップＳ９では、複数の信号経路の遅延
時間の均等性に関する規格を満足するように、第１回目
の処理として、複数の信号経路のうちで相対的に遅延時
間が短い信号経路に対して前記遅延セルの挿入を自動的
に行う。

【００３７】ここで、上記ステップＳ９において、第１
の信号経路の遅延時間に合わせるように、第２の信号経
路、第３の信号経路に遅延セルを挿入した論理回路の一
例を図６に示す。

【００３８】ステップＳ１０では、ステップＳ９による
遅延セルの操作に伴って必要があれば、上記遅延セル以
外のスタンダードセルの配置改善（回路接続情報の変更
および配置の修正）、さらに、必要に応じてスタンダー
ドセルの交換を行い、ステップＳ５に戻る。

【００３９】上記ステップＳ９、Ｓ１０で修正されたセ
ル配置における複数の信号経路およびこの修正後のステ
ップＳ６で算出された複数の信号経路の相対的な遅れ時
間の一例を図７に示す。

【００４０】上記ステップＳ１０でセルの配置変更を行
った後に、ステップＳ５→ステップＳ６→ステップＳ７
→ステップＳ８を経てステップＳ９を行う場合には、第
２回目以降の処理として、例えば前記遅延セルの交換あ
るいは削除を行い、前記ステップＳ５に戻る。

【００４１】以下、前記ステップＳ７の判定の結果がＯ
Ｋとなるまで、上記したようなステップＳ９→ステップ
Ｓ１０→ステップＳ５→ステップＳ６→ステップＳ７→
ステップＳ９のループ処理を繰り返す。

【００４２】この際、所定時間内にＯＫとならない場合
には自動修正が不可能なものと見做して修正処理を破棄
し、論理回路の再設計を行うことになる。即ち、上記第
１実施例のＬＳＩの自動配置設計方法によれば、従来の
自動配置設計方法に対して、遅延時間が相異なる複数の
遅延セルを含む複数のスタンダードセルのデータをマク
ロセルライブラリーへ登録するステップと、スタンダー
ドセルを含む複数の信号経路の遅延時間の均等性に関す
る規格を満足するか否かを自動的に判定するステップ
と、規格を満足しなかった場合には複数の信号経路のう
ちの少なくとも１つの信号経路に対して遅延セルの挿
入、交換、削除のうちの少なくとも１つの処理を含む変
更を自動的に行うステップと、このステップによる変更
に基づいて上記遅延セル以外のスタンダードセルの配置
を必要に応じて自動修正するステップとを追加すること
により、複数の信号経路の遅延特性が可及的に等しくな
るような自動修正処理を行うことが可能になる。

【００４３】これにより、ＬＳＩチップ上のセル数が非
常に多くて修正処理量が膨大になるとしても、ＬＳＩチ
ップの自動配置設計の途中で処理を一旦中断させること
なく、複数の信号経路の遅延特性が可及的に等しくなる
ような自動修正処理を短時間で実現することができる。

【００４４】従って、設計などの所要時間（ＴＡＴ；Tu
rn Arround Time ）を大幅に短縮し、設計コストおよび
製造コストを著しく低減することができる。また、自動
修正処理に際して、チップ上の配線長、チップサイズの
増大などの悪影響を最小限に抑えることにより、チップ
コストを低減することができる。

【００４５】しかも、既存の自動配置設計のメインプロ
グラムの配線設計アルゴリズムの一部を変更するだけ
で、大部分はそのまま利用することが可能になる。図８
は、本発明のＬＳＩの自動配置設計方法の第２実施例に
おける処理の流れの一例を示すフローチャートである。

【００４６】次に、図２および図８を参照しながら、第
２実施例に係る自動配置設計方法における処理の一例を
詳細に説明する。まず、ステップＳ１では、駆動能力が
相異なる複数のバッファセルを含む複数のスタンダード
セルのデータをマクロセルライブラリーに予め登録して
おく。

【００４７】ステップＳ２では、自動配置設計の対象と
なる論理回路図を、論理図入力システムを利用して入力
し、この論理回路図中のスタンダードセルを含む信号経
路の一部に信号遅延時間の制約を設ける。

【００４８】ステップＳ３では、上記信号経路を形成し
ようとするＬＳＩチップ上の見積配線長による遅延時間
を自動的に算出する。ステップＳ４では、前記マクロセ
ルライブラリーの登録データの結線情報を参照しなが
ら、前記論理回路を構成する所要のスタンダードセルを
選択してその初期配置を自動的に決定する。

【００４９】ステップＳ５では、上記ステップＳ４ある
いは後述する別のステップＳ１０の決定に基づいて配置
されたスタンダードセルのセル間配線の配線経路を自動
的に決定する。

【００５０】ステップＳ６では、上記ステップＳ５で決
定された信号経路の遅延時間について、セルの位置情
報、セルの特性を参照しながら自動的に算出し、信号伝
搬についての簡略的なタイミング・シミュレーションを
行う。

【００５１】図９は、前記ステップＳ２において設定さ
れた信号遅延時間の制約が設けられた信号経路の一例お
よびこの信号経路に要求される遅延時間と上記ステップ
Ｓ６で算出された遅延時間の一例を示す。ここで、信号
経路の要求遅延時間、計算遅延時間の相対値がそれぞれ
１．０、１．２であることを示している。

【００５２】図１０は、前記ステップＳ５で決定された
セル配置における信号経路の一例を示す。ここで、実線
は信号遅延時間の制約が設けられた信号経路（ネット）
を示し、点線はその他のネットを示している。

【００５３】ステップＳ７では、上記ステップＳ６の結
果について、前記ステップＳ３で算出された遅延時間を
参照しつつ、前記信号経路の遅延時間の制約に関する規
格を満足するか否かを自動的に判定する。

【００５４】上記ステップＳ７の判定の結果、規格を満
足した場合（ＯＫ）にはステップＳ８に進み、規格を満
足しなかった場合（ＮＧ）にはステップＳ９に進む。ス
テップＳ８では、前記ステップＳ５で決定された配線経
路に基づいて配線パターンを自動的に設計し、信号伝搬
のタイミングを検証する。

【００５５】ステップＳ９では、信号経路の遅延時間の
制約に関する規格を満足するように、ファンアウト数が
多くてネックとなっているネット（前記信号遅延時間の
制約が設けられた信号経路）に対してバッファセルの挿
入、交換、削除のうちの少なくとも１つの処理を自動的
に行う。

【００５６】ステップＳ１０では、ステップＳ９による
バッファセルの挿入に伴って必要があれば、上記バッフ
ァセル以外のスタンダードセルの配置改善（回路接続情
報の変更および配置の修正）、さらに、必要に応じてス
タンダードセルの交換を行い、ステップＳ５に戻る。

【００５７】図１１は、上記ステップＳ９においてバッ
ファセルが挿入されたネットの一例およびこの信号経路
の要求遅延時間と計算遅延時間（この後に、ステップＳ
６で再び算出された時間）の一例を示す。

【００５８】図１２は、前記ステップＳ９で修正された
セル配置における信号遅延時間の制約が設けられたネッ
トおよびその他のネットの一例を示す。図１３は、上記
ステップＳ１０で修正されたセル配置の一例を示す。こ
こで、ステップＳ９によるバッファセルの挿入により悪
影響を受けたその他のネットの信号配線長さが改善され
た様子およびステップＳ９においてバッファセルが挿入
されたセル配列の長さとその他のセル配列の長さとのバ
ランスが改善（セル配列の最大長さが改善）された様子
を示している。

【００５９】以下、前記ステップＳ７の判定の結果がＯ
Ｋとなるまで、上記したようなステップＳ９→ステップ
Ｓ１０→ステップＳ５→ステップＳ６→ステップＳ７→
ステップＳ９のループ処理を繰り返す。

【００６０】即ち、上記第２実施例のＬＳＩの自動配置
設計方法によれば、従来の自動配置設計方法に対して、
駆動能力が相異なる複数のバッファセルを含む複数のス
タンダードセルのデータをマクロセルライブラリーへ登
録するステップと、スタンダードセルを含む信号経路の
遅延時間の制約に関する規格を満足するか否かを自動的
に判定するステップと、規格を満足しなかった場合には
信号経路に対してバッファセルの挿入、交換、削除のう
ちの少なくとも１つの処理を含む変更を自動的に行うス
テップと、このステップによる変更に基づいて上記バッ
ファセル以外のスタンダードセルの配置を必要に応じて
自動修正するステップとを追加することにより、信号経
路の遅延特性が可及的に要求通り正しくなるような自動
修正処理を行うことが可能になる。従って、上記第２実
施例によれば、前記第１実施例と同様の効果に、ＴＡＴ
を大幅に短縮し、設計コストおよび製造コストを著しく
低減することができる。

【００６１】

【発明の効果】上述したように本発明の自動配置設計方
法によれば、種々のタイミング修正のためのセルの挿
入、交換、削除の設計変更を自動配置設計途中に取り込
み、タイミングの判定→設計変更→配置改善のループを
形成しているので、スタンダードセルを含む信号経路の
遅延特性を可及的に要求通り正しく設定する際に、ＬＳ
Ｉチップの自動配置設計のステップまで戻ることなく、
セル数が非常に多くて修正処理量が膨大になるとしても
自動修正処理を短時間で実現することができ、ＬＳＩの
設計コストの低減および製造コストの低減を図ることが
できる。

【００６２】また、本発明の自動配置設計方法で使用す
る自動配置設計装置は、マニュアル配線設計機能を持た
せる必要がなく、マニュアル配線設計を施すための環境
として非常に高価なグラフィック処理装置などの設備を
整備する必要もなくなる。

【図面の簡単な説明】

【図１】本発明の自動配置設計方法の第１実施例におけ
る処理の流れの一例を示すフローチャート。

【図２】本発明の自動配置方法で使用される自動配置設
計装置の一例を示すブロック図。

【図３】図１中のステップＳ１で登録された複数の遅延
セルのシンボル、レイアウト時の外形データ、遅延時間
の一例を示す図。

【図４】図１中のステップＳ２において設定された複数
の信号経路の一例を示す論理回路図。

【図５】信号が同時に達することを要求される複数の信
号経路の一例および図１中のステップＳ６で算出された
複数の信号経路の相対的な遅れ時間の一例を示す図。

【図６】図１中のステップＳ９において図３中の第１の
信号経路の遅延時間に合わせるように第２の信号経路お
よび第３の信号経路に遅延セルを挿入した一例を示す論
理回路図。

【図７】図１中のステップＳ９、Ｓ１０で修正されたセ
ル配置における複数の信号経路およびこの修正後のステ
ップＳ６で算出された複数の信号経路の相対的な遅れ時
間の一例を示す図。

【図８】本発明の自動配置設計方法の第２実施例におけ
る処理の流れの一例を示すフローチャート。

【図９】図８中のステップＳ２において設定された信号
遅延時間の制約が設けられた信号経路の一例およびこの
信号経路に要求される遅延時間と図８中のステップＳ６
で算出された遅延時間の一例を示す図。

【図１０】図８中のステップＳ５で決定されたセル配置
における信号経路の一例を示す図。

【図１１】図８中のステップＳ９においてバッファセル
が挿入されたネットの一例およびこの信号経路の要求遅
延時間と計算遅延時間の一例を示す図。

【図１２】図８中のステップＳ９で修正されたセル配置
における信号遅延時間の制約が設けられたネットおよび
その他のネットの一例を示す図。

【図１３】図８中のステップＳ１０で修正されたセル配
置の一例を示す図。

【図１４】セルベース方式によるＬＳＩの自動配置配線
設計に際して採用されているスタンダードセル配列の一
例を示すパターン図。

【図１５】従来の自動配置設計およびマニュアル配置設
計の流れを示すフローチャート。

【符号の説明】

２１…マクロセルライブラリー、２２…論理図入力シス
テム、２３…自動配置配線ＣＡＤシステム、２４…遅延
時間算出装置。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−107844（ＪＰ，Ａ) 特開 平４−23347（ＪＰ，Ａ) 特開 平４−282772（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/82 G06F 17/50

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 遅延時間が相異なる複数の遅延セルまた
   は駆動能力が相異なる複数のバッファセルを含む複数の
   スタンダードセルのデータをマクロセルライブラリーに
   登録する第１のステップと、 前記マクロセルライブラリーに登録されているスタンダ
   ードセルの登録データを参照しながら、自動配置設計の
   対象となる論理回路を構成する所要のスタンダードセル
   を選択してその初期配置を自動的に決定する第２のステ
   ップと、 この第２のステップあるいは別のステップの決定に基づ
   いて配置されたスタンダードセルのセル間配線の配線経
   路を自動的に決定する第３ステップと、 この第３ステップで決定されたスタンダードセルを含む
   信号経路のうちで信号遅延時間に制約が設けられた信号
   経路の遅延時間を自動的に算出し、信号伝搬のタイミン
   グ・シミュレーションを行う第４ステップと、 この第４ステップで算出された結果が前記信号経路の遅
   延時間の制約に関する規格を満足するか否かを自動的に
   判定する第５ステップと、 この第５ステップで前記規格を満足したと判定された場
   合に、前記第３のステップで決定された配線経路に基づ
   いて配線パターンを自動的に設計する第６ステップと、 前記第５ステップで前記規格を満足しなかったと判定さ
   れた場合に、複数の信号経路のうちで相対的に遅延時間
   が短い信号経路に対して、前記規格を満足するように、
   前記遅延セルの挿入、交換、削除のうちの少なくとも１
   つの処理を含む変更を自動的に行う、または前記複数の
   信号経路のうちで要求遅延時間より計算遅延時間が大き
   い信号経路に対して、前記規格を満足するように、前記
   バッファセルの挿入、交換、削除のうちの少なくとも１
   つの処理を含む変更を自動的に行う第７ステップと、 この第７ステップによる変更により悪影響を受けた上記
   遅延セルまたはバッファセル以外のスタンダードセルの
   配置を必要に応じて自動修正し、前記第３ステップに戻
   る第８ステップとを具備し、 前記第４ステップで算出された結果が前記信号経路の遅
   延時間の制約に関する規格を満足するまで、前記第３ス
   テップから第８ステップのループ処理を繰り返 し、遅延
   セルまたはバッファセルが挿入されたセル配列に合わせ
   て、その他のセル配列の長さ及び配線経路を変更し、規
   格を満足できない場合には自動修正が不可能なものと見
   做して修正処理を破棄する ことを 特徴とする自動配置設
   計方法。
2. 【請求項２】 前記自動修正が不可能なものと見做すの
   は、ループ処理を繰り返しても所定時間内に規格を満足
   できないものであることを特徴とする請求項１に記載の
   自動配置設計方法。
3. 【請求項３】 遅延時間が相異なる複数の遅延セルまた
   は駆動能力が相異なる複数のバッファセルを含む複数の
   スタンダードセルのデータを登録するためのマクロセル
   ライブラリーと、 前記スタンダードセルの論理接続を示す論理回路図を作
   成するための論理図入力システムと、 上記論理図入力システムにより作成された論理回路図に
   基づいて前記マクロセルライブラリーに登録されている
   スタンダードセルを選択してその配置を自動的に決定
   し、配置されたスタンダードセルのセル間配線の配線経
   路を自動的に決定する機能を有する自動配置配線ＣＡＤ
   システムと、 上記自動配置配線ＣＡＤシステムにより決定された前記
   スタンダードセルを含む信号遅延時間に制約が設けられ
   た信号経路の遅延時間を自動的に算出するために遅延時
   間算出装置とを具備し、前記自動配置配線ＣＡＤシステ
   ムは、さらに、 前記遅延時間算出装置で算出された結果が前記信号経路
   の遅延時間の制約に関する規格を満足するか否かを自動
   的に判定する判定機能と、 この判定機能により前記規格を満足しなかったと判定し
   た場合に、複数の信号経路のうちで相対的に遅延時間が
   短い信号経路に対して、前記規格を満足するように、前
   記遅延セルの挿入、交換、削除のうちの少なくとも１つ
   の処理を含む変更を自動的に行う、または前記複数の信
   号経路のうちで要求遅延時間より計算遅延時間が大きい
   信号経路に対して、前記規格を満足するように、前記バ
   ッファセルの挿入、交換、削除のうちの少なくとも１つ
   の処理を含む変更を自動的に行う遅延調整機能と、 この遅延調整機能による変更処理後に前記遅延セルまた
   はバッファセル以外のスタンダードセルの配置を必要に
   応じて自動修正する自動修正機能とを備え、 前記判定機能で判定された結果が前記信号経路の遅延時
   間の制約に関する規格を満足するまで、前記自動修正機
   能により、遅延セルまたはバッファセルが挿入されたセ
   ル配列の長さ及び配線経路を変更し、規格を満足できな
   い場合には自動修正が不可能なものと見做して修正処理
   を破棄する ことを 特徴とする自動配置設計装置。
4. 【請求項４】 前記自動修正が不可能なものと見做すの
   は、ループ処理を繰り返しても所定時間内に規格を満足
   できないものであることを特徴とする請求項３に記載の
   自動配置設計装置。