JP2010218052A - 設計支援装置および設計支援プログラムおよび記録媒体 - Google Patents
設計支援装置および設計支援プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP2010218052A JP2010218052A JP2009061991A JP2009061991A JP2010218052A JP 2010218052 A JP2010218052 A JP 2010218052A JP 2009061991 A JP2009061991 A JP 2009061991A JP 2009061991 A JP2009061991 A JP 2009061991A JP 2010218052 A JP2010218052 A JP 2010218052A
- Authority
- JP
- Japan
- Prior art keywords
- design
- printed circuit
- circuit board
- data
- condition data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 プリント基板の設計工程を効率化して、電子機器の設計期間を可及的に短縮することができる設計支援装置を提供する。
【解決手段】 設計支援装置は、プリント基板を搭載するために前記プリント基板に対して要求される制約条件が異なる複数の電子機器に、前記プリント基板を共通して搭載するためのプリント基板に関する設計データが記憶される設計データ記憶手段と、前記複数の電子機器毎の各制約条件を、それぞれデータ化した制約条件データが記憶される制約条件データ記憶手段と、前記制約条件データ記憶手段に記憶される複数の制約条件データから共通する共通制約条件データを生成する共通制約条件データ生成手段と、前記プリント基板の設計データと前記共通制約条件データとに基づいて、該プリント基板の設計データが全ての制約条件を満足しているか否かを判定する判定手段とを備える。
【選択図】 図1
【解決手段】 設計支援装置は、プリント基板を搭載するために前記プリント基板に対して要求される制約条件が異なる複数の電子機器に、前記プリント基板を共通して搭載するためのプリント基板に関する設計データが記憶される設計データ記憶手段と、前記複数の電子機器毎の各制約条件を、それぞれデータ化した制約条件データが記憶される制約条件データ記憶手段と、前記制約条件データ記憶手段に記憶される複数の制約条件データから共通する共通制約条件データを生成する共通制約条件データ生成手段と、前記プリント基板の設計データと前記共通制約条件データとに基づいて、該プリント基板の設計データが全ての制約条件を満足しているか否かを判定する判定手段とを備える。
【選択図】 図1
Description
本発明は、電子機器の設計において、該電子機器に搭載されるプリント基板を複数の機種で共通して使用するための設計を支援する設計支援装置および設計支援プログラムに関する。
市場拡大に伴う顧客要求の多様化に対応すべく、各電子機器メーカでは、液晶テレビ、パーソナルコンピュータ、およびデジタルカメラなどの電子機器を販売する際に、外観・機能などの異なる複数の機種を取り揃えて同時期に販売開始するという商品戦略を採っている場合が多い。たとえば、液晶テレビ、プラズマテレビ、有機EL(Electro-
Luminescence)テレビなどの薄型テレビの場合、画面サイズ、画質、機能などの製品仕様が異なる複数の機種をシリーズとして取り揃えて、大画面かつ高画質の高級機種を求める顧客から安価な機種を求める顧客まで様々な顧客に対応できるようにしている。
Luminescence)テレビなどの薄型テレビの場合、画面サイズ、画質、機能などの製品仕様が異なる複数の機種をシリーズとして取り揃えて、大画面かつ高画質の高級機種を求める顧客から安価な機種を求める顧客まで様々な顧客に対応できるようにしている。
このような商品戦略を実現するために、電子機器メーカでは、複数の機種を同時期に並行して設計するということが行われている。このとき、各機種の製品仕様には類似性がある場合が多いことから、電子機器設計の効率化を図るために、電子機器の構成要素の1つであるプリント基板を、複数の機種に共通して用いることができるように考慮して設計が行われることが多い。
また、電子機器の設計において、電子機器に搭載されるプリント基板の設計では、プリント基板に実装される集積回路、抵抗器、およびコンデンサなどの各電子部品の配置位置、および各電子部品の端子間を電気的に接続するプリント配線のパターンなどが設計されている。このとき、プリント基板を、電子機器の筐体内においてどの位置に配置して取り付けるかを十分に考慮して設計することが重要となってくる。詳細には、筐体に取り付けられたときのプリント基板が、筐体および周辺の機構部品と接触などして干渉することが回避されていること、放熱対策のために必要な空間が確保されていること、および、電子機器製造時の組立作業において作業の効率化が図れること、などといった構造的な制約条件を満足しているように設計することが重要となってくる。
近年では、電子機器の多機能化、小型化、薄型化などの進展に伴って、電子機器の筐体内において、前述の制約条件を満足してプリント基板を配置することができる許容空間が狭小化の傾向にある。したがって、プリント基板の設計に際しては、より厳しい制約条件を考慮する必要がある。このように、電子機器の設計においては、筐体内におけるプリント基板の取付位置を決定するとともに、それに伴う厳しい制約条件を考慮して基板に実装される各電子部品の配置設計などを行わなければならない。
構造的な制約条件を考慮して部品の配置を行う技術が、従来から提案されている。たとえば、電子機器の設計において、筐体に搭載されるプリント基板に対して実装部品を配置するための配置設計システムが、特許文献1に開示されている。特許文献1に記載の部品配置設計システムでは、実装部品を配置する部品装着面を基準に3次元化した部品実装可能な空間モデルを生成し、該空間モデルを所定の高さ間隔でスライスして高さ制限モデルを生成し、スライスしてできた外形群を等高線として抽出して、高さ制限情報を2次元化したものを作成している。そして、この高さ制限情報に基づいて、部品配置を行う処理を実行している。
一般的に、プリント基板の設計を行う電気系設計者と、筐体および構造部品などの設計を行う構造系設計者とは、それぞれ別の者である場合が多い。このため、電子機器の設計工程においては、両設計者にて設計された設計データ同士を照合することによって、構造的な制約条件を満足しているか否かが判定されている。そして、判定の結果、たとえばプリント基板に実装された電子部品と構造部品とが接触しているという問題が判明した場合には、設計者同士が検討を行い、電子部品の配置を変更するか、または、構造部品の配置もしくは構造部品自体を変更するといった設計変更を行うことによって、発生した問題の解決を図っている。
しかしながら、前述するような複数の機種を並行して設計する場合、複数の機種同士はサイズおよび外観などがそれぞれ異なっているため、筐体自体および筐体内に設けられる構造部品の配置などは機種ごとに個別に設計されている。すなわち、筐体に取り付けられるプリント基板に対する構造的な制約条件が機種ごとに異なっている。
したがって、制約条件の異なる複数の機種に共通して用いることができるように考慮してプリント基板の設計を行う場合、全ての機種の制約条件を同時に満足するように設計する必要がある。このとき、機種ごとに個別に制約条件を満足しているか否かの判定を行って設計変更を行う方法では、一つの機種に対して制約条件が満足されたとしても、他の機種では制約条件を満足しない可能性があるため、全ての機種の制約条件を満足するまで、試行錯誤的な設計変更作業を繰り返すことによって、設計期間が増大してしまうという問題がある。
本発明の目的は、制約条件の異なる各機種に共通して搭載されるプリント基板の設計データについて、各制約条件を満足しているか否かを判定する工程を効率化して、電子機器の設計期間を可及的に短縮することができる設計支援装置および設計支援プログラムおよび記録媒体を提供することである。
本発明は、プリント基板を搭載するための前記プリント基板に対して要求される制約条件が異なる複数の電子機器であって、これらの電子機器に搭載するためのプリント基板に関する設計データが記憶される設計データ記憶手段と、
前記複数の電子機器毎の各制約条件を、それぞれデータ化した制約条件データが記憶される制約条件データ記憶手段と、
前記制約条件データ記憶手段に記憶される複数の制約条件データから共通する共通制約条件データを生成する共通制約条件データ生成手段と、
前記プリント基板の設計データと前記共通制約条件データとに基づいて、該プリント基板の設計データが全ての制約条件を満足しているか否かを判定する判定手段とを備えることを特徴とする設計支援装置である。
前記複数の電子機器毎の各制約条件を、それぞれデータ化した制約条件データが記憶される制約条件データ記憶手段と、
前記制約条件データ記憶手段に記憶される複数の制約条件データから共通する共通制約条件データを生成する共通制約条件データ生成手段と、
前記プリント基板の設計データと前記共通制約条件データとに基づいて、該プリント基板の設計データが全ての制約条件を満足しているか否かを判定する判定手段とを備えることを特徴とする設計支援装置である。
また本発明は、前記制約条件データは、設計変更に対する優先度に関する情報を含み、
前記判定手段は、プリント基板の設計データが前記全ての制約条件を満足していないと判定したとき、その判定結果と、満足しなかった制約条件に対する制約条件データの前記設計変更に対する優先度に関する情報とを併せて出力することを特徴とする。
前記判定手段は、プリント基板の設計データが前記全ての制約条件を満足していないと判定したとき、その判定結果と、満足しなかった制約条件に対する制約条件データの前記設計変更に対する優先度に関する情報とを併せて出力することを特徴とする。
また本発明は、前記判定手段は、プリント基板の設計データが前記全ての制約条件を満足していないと判定したとき、満足しなかった制約条件に対する制約条件データと前記プリント基板に関するデータとに基づいて設計違反の程度を表す情報を生成し、その判定結果と前記設計違反の程度を表す情報とを併せて出力することを特徴とする。
また本発明は、コンピュータを前記設計支援装置として機能させるための設計支援プログラムである。
また本発明は、コンピュータを前記設計支援装置として機能させるための設計支援プログラムを記録したコンピュータ読み取り可能な記録媒体である。
本発明によれば、プリント基板の搭載対象である全ての電子機器の制約条件データから共通する共通制約条件データを生成しているので、プリント基板に関する設計データが全ての制約条件を満足しているか否かを一括して判定することができる。したがって、プリント基板に関する設計データを、電子機器ごとに個別に制約条件を満足しているか否かの判定を行い、全ての電子機器の制約条件を満足するまで、試行錯誤的に設計変更作業を行っていた従来の方法と比較して、設計作業の効率を向上させ、電子機器の設計期間を可及的に短縮することができる。
以下、図面を参照して本発明の各実施形態について説明する。ここで、本明細書において、プリント配線板とは、回路設計に基づいて、各電子部品の端子間を電気的に接続するための導体配線パターンが、絶縁基板の表面に形成された基板、または、前記導体配線パターンが絶縁基板の表面および内部に形成された基板をいうものとする。またプリント基板とは、プリント配線板に対して集積回路、抵抗器、およびコンデンサなど各種電子部品が実装されている基板をいうものとする。
図1は、本発明の一実施形態であるプリント基板設計支援装置1の構成を示すブロック図である。設計支援装置であるプリント基板設計支援装置1は、たとえばCPU(
Central Processing Unit)などの処理装置(図示せず)と、ROM(Read Only Memory
)、RAM(Random Access Memory)、およびハードディスク装置などを含む記憶装置(図示せず)とによって構成される。プリント基板設計支援装置1は、ハードウェアとして、前記処理装置、前記記憶装置、入力装置31、および出力装置32などを備えるコンピュータ100において実現される。
Central Processing Unit)などの処理装置(図示せず)と、ROM(Read Only Memory
)、RAM(Random Access Memory)、およびハードディスク装置などを含む記憶装置(図示せず)とによって構成される。プリント基板設計支援装置1は、ハードウェアとして、前記処理装置、前記記憶装置、入力装置31、および出力装置32などを備えるコンピュータ100において実現される。
処理装置は、記憶装置に記憶されている制御プログラムを読み込んで実行することによって、記憶装置と、入力装置31と、出力装置32とを制御する。また、処理装置は、記憶装置に記憶されている設計支援プログラムであるプリント基板設計支援プログラムを読み込んで実行することによって、所定の演算を行う。処理装置は、演算結果を記憶装置に記憶させる。
記憶装置は、制御プログラム、プリント基板設計支援プログラム、処理装置が演算した演算結果、ならびに、プリント基板に関する設計データ(以下、「プリント基板設計データ」という)および制約条件データなどを含む各種データを記憶する。すなわち、プリント基板設計データを格納つまり記憶するプリント基板設計データ格納装置21、および制約条件データを格納する制約条件データ格納装置22は、記憶装置(たとえば、ハードディスク装置)によって実現される。プリント基板設計データおよび制約条件データについては後述する。
入力装置31は、キーボードおよびマウスなどを含んで実現される。プリント基板設計支援装置1のユーザがキーボードおよびマウスを操作すると、入力装置31は、利用者の操作に対応する指令を処理装置に与える。
出力装置32は、処理装置の指令に基づいて、処理装置から与えられる情報を可視表示する。出力装置32は、CRT(Cathode Ray Tube)ディスプレイおよび液晶ディスプレイなどによって実現される表示装置41、およびプリンタ42などを含んで実現される。
プリント基板設計支援装置1は、処理装置が記憶装置に記憶されているプリント基板設計支援プログラムを読み込んで実行することによって、プリント配線板設計データ記憶部11、電子部品設計データ記憶部12、制約条件データ記憶部13、共通制約条件データ生成部14、および判定部15として機能する。各機能部11〜15についての詳細は後述する。なお、プリント配線板設計データ記憶部11および電子部品設計データ記憶部12は、本発明における設計データ記憶手段に相当する。
なお、設計支援方法であるプリント基板設計支援方法は、記憶装置に記憶されているプリント基板設計支援プログラムが実行されることによって、プリント基板設計支援装置1で処理される方法である。
本実施形態に係るプリント基板設計支援装置1は、複数の機種をシリーズとして取り揃える、たとえば液晶テレビなどの電子機器の設計作業工程において好適に利用される。より詳細には、プリント基板設計支援装置1は、複数の機種に共通して用いることのできるプリント基板を設計するために、プリント基板を設計している設計者によって作成されたプリント基板設計データが、電子機器を構成している筐体の設計および該筐体に搭載される構造部品の配置などに係る設計(以下、「筐体・構造設計」という)に基づいて決定される構造的な制約条件(以下、「制約条件」という)を、全ての機種に対して満足しているか否かを一括して判定することができる装置である。
なお、制約条件としては、たとえば、プリント基板が周囲の筐体および該筐体に搭載される構造部品と接触などすることなく適切なクリアランスが確保されていること、放熱対策のために必要な空間が確保されていること、および、電子機器製造時の組立作業において作業の効率化のために必要な作業空間が確保されていることなどが考慮される。この制約条件は、機種ごとに個別に設計される筐体の寸法および形状など外形の相違、および、筐体に搭載される構造部品の寸法および形状など外形ならびに配置位置の相違などに応じて、機種ごとに相違している。
プリント基板設計支援装置1によって、プリント基板設計データが、機種ごとに異なる制約条件の全てを満足しているか否かを一括して判定するために、判定対象であるプリント基板設計データは設計者によって予め生成されている。また、機種ごとに制約条件に基づいてデータ化された制約条件データが予め生成されている。
プリント基板設計データは、プリント基板の設計者によって、たとえば3次元CAD(
Computer Aided Design)装置を用いて設計されたプリント基板に関する設計データであり、プリント基板設計データ格納装置21に格納される。プリント基板設計データは、プリント配線板に関する情報、および該プリント配線板に実装される各電子部品に関する情報などが含まれて構成される。
Computer Aided Design)装置を用いて設計されたプリント基板に関する設計データであり、プリント基板設計データ格納装置21に格納される。プリント基板設計データは、プリント配線板に関する情報、および該プリント配線板に実装される各電子部品に関する情報などが含まれて構成される。
プリント基板設計データは、たとえば、プリント配線板の形状・寸法・識別番号、プリント配線板に形成される各取付孔の形状・寸法・形成される位置の座標値、プリント基板に実装される各電子部品の形状・寸法・識別番号・実装される位置の座標値、各電子部品の各端子のピンの番号・名称、プリント配線板に形成される配線パターンに関する情報、および、各電子部品の端子間の接続に関する情報などが含まれて構成される。
また制約条件データは、筐体・構造設計において設計された設計データおよび満足すべき制約条件などを考慮して生成されたデータである。制約条件データは、本実施形態では、筐体における基板取付面を基準として、該基板取付面における所定の取付位置に取り付けられるプリント基板の高さ寸法に対する制限を表したデータである。
なお、筐体・構造設計は機種ごとに個別に行われるため、各制約条件データはそれぞれ独立した座標系で生成される。このとき、それぞれの座標系が一致するように、各制約条件データを生成しておくことが好ましい。
たとえば、独立して設計された各筐体において、基板取付面がX−Y平面となるように割り当て、さらに、各基板取付面において予め定められるプリント基板の取付位置を規定する座標値が一致するようにX軸およびY軸を割り当てても良い。このように、各制約条件データにおいて、プリント基板の取付位置の座標値が一致するように予めそれぞれの座標系を設定しておくことで、共通制約条件データ生成部14における演算処理を行う際に、座標値の補正を行う必要がなくなる。
同様に、プリント基板の設計と筐体・構造設計とは別々に行われるため、プリント基板設計データおよび制約条件データは、それぞれ独立した座標系で生成される。このとき、それぞれの座標系が一致するように、プリント基板設計データおよび制約条件データを生成しておくことが好ましい。
たとえば、筐体・構造設計で設計された筐体において、基板取付面がX−Y平面となるように割り当て、またプリント基板設計で設計されたプリント配線板における取付面(すなわち、電子部品が実装される側とは反対側の面)がX−Y平面となるように割り当て、さらに、基板取付面において予め定められるプリント基板の取付位置を規定する座標値とプリント配線板の取付面を規定する座標値とが一致するようにX軸およびY軸を割り当てても良い。このように、プリント基板設計データにおいて、プリント基板の位置座標と制約条件データにおける筐体等の位置座標とが、実際の位置関係と同じになるように予めそれぞれの座標系を設定しておくことで、判定部15における判定処理を行う際に、座標値の補正を行う必要がなくなる。
以下では、プリント基板設計データにおけるプリント基板の位置座標と、各制約条件データにおける筐体等の位置座標とが、実際の位置関係と同じになるように予め座標系が設定されているものとする。すなわち、プリント基板設計データおよび各制約条件データに対する座標値の補正は不要であるものとする。
図2は、設計されたプリント基板と該プリント基板に対して要求される制約条件とを説明するための図であり、3次元的に表した斜視図であり、図3は、設計されたプリント基板と該プリント基板に対して要求される制約条件とを説明するための図であり、2次元的に表した平面図である。なお、座標系として、基板取付面51をX−Y平面とし、基板取付面51上における所定の基準点P0を原点とし、基板取付面51に垂直にZ軸を割り当てている。
図2および図3には、3つのプリント基板50が、筐体における基板取付面51上の所定の取付位置に配置されている状態が示されている。各プリント基板50は、1または複数の電子部品52と、該電子部品52が実装されるプリント配線板53とを有している。また、プリント配線板53には、該プリント配線板53を筐体に取り付けるために螺子などの取付部材が挿通される取付孔54が形成されるとともに、図示しない配線パターンがその表面に形成されている。
また図2および図3には、プリント基板に対する制約条件に対応する許容空間55a〜55c(以下、これらを特に区別しない場合は「許容空間55」と記す)が示されている。この許容空間55を与える制約条件データは、基板取付面51を基準にした高さ寸法(すなわち、Z軸方向に沿った寸法)に相当する高さ制限値と、該高さ制限値による制限が課される平面領域の形状および位置を構成する点列の座標値P1(x1,y1)〜P8(x8,y8)とによって構成される。
たとえば図2および図3に示すように、許容空間55aは、4つの座標値P1〜P4によって規定される平面領域とその平面領域における高さ制限値Haによって規定され、許容空間55bは、4つの座標値P3〜P6によって規定される平面領域とその平面領域における高さ制限値Hbによって規定され、許容空間55cは、4つの座標値P5〜P8によって規定される平面領域とその平面領域における高さ制限値Hcによって規定される。
以下では、プリント基板設計支援装置1の各機能部の機能について説明する。
プリント配線板設計データ記憶部11は、プリント基板設計データ格納装置21に格納されている判定対象のプリント基板設計データにおけるプリント配線板に関する情報に基づいて、プリント配線板の平面形状(すなわち、電子部品が実装される面の形状)および筐体への取付位置を規定する点列の座標値と、プリント配線板の高さ情報(すなわち、筐体に取り付けられたときの基板取付面からのZ軸方向に沿った高さ)との組合せを抽出して記憶する。またその組合せに対応付けて、該プリント配線板の識別番号も記憶している。
プリント配線板設計データ記憶部11は、プリント基板設計データ格納装置21に格納されている判定対象のプリント基板設計データにおけるプリント配線板に関する情報に基づいて、プリント配線板の平面形状(すなわち、電子部品が実装される面の形状)および筐体への取付位置を規定する点列の座標値と、プリント配線板の高さ情報(すなわち、筐体に取り付けられたときの基板取付面からのZ軸方向に沿った高さ)との組合せを抽出して記憶する。またその組合せに対応付けて、該プリント配線板の識別番号も記憶している。
電子部品設計データ記憶部12は、プリント基板設計データ格納装置21に格納されている判定対象のプリント基板設計データにおけるプリント配線板に実装される各電子部品に関する情報に基づいて、電子部品の平面形状(すなわち、プリント配線板の電子部品が実装される面に平行な面の形状)およびプリント配線板における配置位置を規定する点列の座標値と、該電子部品の高さ情報(すなわち、プリント配線板に実装されたときの基板取付面からのZ軸方向に沿った高さ)との組合せを電子部品ごとに抽出して記憶する。またその組合せに対応付けて、電子部品の識別番号も記憶している。
制約条件データ記憶部13は、制約条件データ格納装置22に格納されている複数の機種の制約条件データのうち、判定対象のプリント基板設計データに係るプリント基板が取り付けられる各機種の制約条件データを抽出して記憶する。具体的には、前述するように、高さ制限値と、該高さ制限値による制限が課される平面領域の位置および形状を規定する点列の座標値とを記憶する。
共通制約条件データ生成部14は、制約条件データ記憶部13において記憶されている各機種の制約条件データに基づいて、図形演算処理を含む所定の演算処理を行うことによって、全ての制約条件データを結合して1つの共通する制約条件データ(以下、「共通制約条件データ」という)を生成する。共通制約条件データは、後述する判定部15において、判定基準として用いられる。
図4は、共通制約条件データ生成部14における演算処理を概略的に説明するための図である。制約条件データ記憶部13には、機種1〜N(ただし、Nは2以上の整数)の制約条件データが記憶されており、共通制約条件データ生成部14は、これら各機種の制約条件データを結合することによって共通制約条件データを生成する。共通制約条件データ生成部14における演算処理の詳細については後述するが、生成された共通制約条件データは、最も厳しい高さ制限値とその高さ制限値に対応する平面領域との組合せを複数組包含している。なお、最も厳しい高さ制限値とは、最も低い高さ制限値のことである。
たとえば図4において、機種1の制約条件データは、平面領域A1に対する高さ制限値が30mmである。機種2の制約条件データは、平面領域A21に対する高さ制限値が40mmであり、平面領域A22に対する高さ制限値が20mmである。また機種Nの制約条件データは、平面領域AN1に対する高さ制限値および平面領域AN2に対する高さ制限値がともに35mmである。このように、制約条件データ記憶部13には、平面領域と高さ制限値との組合せが複数組(図4の場合は5組)記憶されている。なお、各平面領域には、各平面領域の形状および位置を示すデータが含まれている。
共通制約条件データ生成部14において、共通制約条件データを生成する際、平面領域と高さ制限値との組合せのうち、互いの平面領域が重複している組合せについては、より厳しい方の高さ制限値、すなわちより低い方の高さ制限値を残存させる。たとえば、平面領域A1と平面領域A22とが重複している平面領域については、高さ制限値の低い平面領域A22の方を残存させる。
このようなルールにしたがって共通制約条件データが生成されるので、後述する判定部15において、全ての制約条件を満足しているか否かの判定基準として用いることができる。つまり、基板取付面に取り付けられたプリント基板および該プリント基板に実装された各電子部品が、それぞれ取付位置および実装位置において、共通制約条件データにおける高さ制限値の範囲内に収まっていれば、すなわち高さ制限値を越えている部分が存在しなければ、そのプリント基板設計データは、機種1〜N全ての制約条件を満足していると判定することができる。
以下、共通制約条件データ生成部14における演算処理について、一例を挙げて説明する。
まず、共通制約条件データ生成部14は、制約条件データ記憶部13に記憶されている全ての機種の制約条件データから、高さ制限値と該高さ制限値による制約が課されている領域の形状および位置を規定する点列の座標値との組合せを、順次配列に取り込んでいく。高さ制限値と点列の座標値との組合せが全て配列に取り込まれると、共通制約条件データ生成部14は、配列の各要素を1つずつ順に取り出す。取り出された要素は、配列における残余の要素と順に照合され、所定の演算処理が施される。以下、場合分けして、演算処理の方法について説明する。
照合された結果、取り出された要素に対して、点列の座標値および高さ制限値がともに一致している要素が発見された場合には、いずれか一方の要素をそのまま配列に残存させ、他方の要素が配列から削除される(ケース1)。また、取り出された要素に対して、点列の座標値が一致しており、高さ制限値が異なっている要素が発見された場合には、高さ制限値の低い方の要素、すなわち制約条件として厳しい方の要素をそのまま配列に残存させ、他方の要素が配列から削除される(ケース2)。
また照合された結果、取り出された要素に対して、点列の座標値が一致しない要素も配列の中には存在している。このとき、互いの領域は、次の3つのうちの1つの関係を満たしている。
第1の関係は、互いの領域が全く重複しない、または、互いの領域が点のみもしくは辺の一部のみで重複しているという関係である。換言すれば、互いの領域の重複している面積が零となる関係に相当する。
第2の関係は、一方の領域が他方の領域を完全に包含しているという関係である。
第3の関係は、一方の領域と他方の領域とがある面積をもって一部だけ重複しているという関係である。換言すれば、互いの領域の重複している面積が、零よりも大となり、2つの領域のうち面積の小さい領域の面積よりも小となる関係に相当する。
第3の関係は、一方の領域と他方の領域とがある面積をもって一部だけ重複しているという関係である。換言すれば、互いの領域の重複している面積が、零よりも大となり、2つの領域のうち面積の小さい領域の面積よりも小となる関係に相当する。
取り出された要素に対して、第1の関係を有する要素が発見された場合には、いずれの要素も独立に判定の基準として必要とされるため、いずれの要素も配列に残存させる(ケース3)。
取り出された要素に対して、第2の関係を有する要素が発見された場合には、互いの高さ制限値の大小関係によって、異なる処理が行われる。図5は、一方の領域B1が他方の領域B2を完全に包含している場合の処理を説明するための図であり、図5(a)は、包含される側の領域B2の高さ制限値H2が包含する側の領域B1の高さ制限値H1と比較して同一または大きい場合の処理を示し、図5(b)は、包含される側の領域B2の高さ制限値H2が包含する側の領域B1の高さ制限値H1よりも小さい場合の処理を示している。
包含される側の領域B2の高さ制限値H2が包含する側の領域B1の高さ制限値H1と比較して同一または大きい場合(すなわち、H2≧H1の場合)には、包含する側の要素をそのまま配列に残存させ、包含される側の要素が配列から削除される(ケース4)。これは、包含される側の要素が冗長と見なせるためである。また、包含される側の領域B2の高さ制限値H2が包含する側の領域B1の高さ制限値H1よりも小さい場合(すなわち、H2<H1の場合)には、いずれの要素も配列に残存させる(ケース5)。
取り出された要素に対して、第3の関係を有する要素が発見された場合にも、互いの高さ制限値の大小関係によって、異なる処理が行われる。図6は、一方の領域B3と他方の領域B4とが一部だけ重複している場合の処理を説明するための図であり、図6(a)は、一方の領域B3の高さ制限値H3と他方の領域B4の高さ制限値H4とが同一である場合の処理を示し、図6(b)は、一方の領域B3の高さ制限値H3と他方の領域B4の高さ制限値H4とが異なる場合の処理を示している。
一方の領域B3の高さ制限値H3と他方の領域B4の高さ制限値H4とが同一である場合には、2つの領域B3,B4を図形的に加算演算して、1つの領域B5に置換する。すなわち、置換前の2つの領域B3,B4に対応する要素がいずれも配列から削除され、置換後の1つの領域B5および高さ制限値H3に対応する要素が配列に追加される(ケース6)。また、一方の領域B3の高さ制限値H3と他方の領域B4の高さ制限値H4とが異なる場合には、2つの領域B3,B4を図形的に減算演算する。具体的には、高さ制限値の高い方の領域B4から高さ制限値の低い方の領域B3を減算し、結果として生じた領域B6に領域B4の高さ制限値を設定する。すなわち、領域B4に対応する要素を配列から削除し、領域B6に対応する要素が配列に追加される。このとき、高さ制限値の低い方の領域、つまり領域B3に対応する要素はそのまま配列に残存させる(ケース7)。
取り出された要素が、配列における残余の要素の全てと照合されると、次の要素が取り出され、同様に、配列における残余の要素の全てと照合される。このような工程が繰り返し行われることによって、配列における各要素は、残余の要素の全てと照合されることになる。このような照合によって、配列において要素の削除および追加が行われて、判定部15において判定基準として用いられる最終的な配列、すなわち共通制約条件データが生成される。
判定部15は、プリント配線板設計データ記憶部11に記憶されているプリント配線板の高さ情報および点列の座標値の組合せ、電子部品設計データ記憶部12に記憶されている該プリント配線板に実装される各電子部品の高さ情報および点列の座標値の組合せ、共通制約条件データ生成部14において生成された共通制約条件データを呼び出して、プリント基板設計データが全ての機種の制約条件を満足しているか否かを一括して判定する。
以下、判定部15における制約条件の判定処理について、一例を挙げて説明する。
まず、判定部15は、プリント配線板の高さ情報と点列の座標値との組合せ、各電子部品の高さ情報と点列の座標値との組合せ、および、共通制約条件データにおける高さ制限値と点列の座標値との組合せを、それぞれ別々の配列に取り込む。各配列の要素は、前述と同様に、各データの平面形状および位置を構成する高さ情報および点列の座標値となる。
まず、判定部15は、プリント配線板の高さ情報と点列の座標値との組合せ、各電子部品の高さ情報と点列の座標値との組合せ、および、共通制約条件データにおける高さ制限値と点列の座標値との組合せを、それぞれ別々の配列に取り込む。各配列の要素は、前述と同様に、各データの平面形状および位置を構成する高さ情報および点列の座標値となる。
なお、前述するように、プリント配線板に対する配列の要素には、該プリント配線板の識別番号が対応付けられており、電子部品に対する配列の各要素には、それぞれ電子部品の識別番号が対応付けられている。対応付けられる付加情報は、識別番号に限られず、名称および属性情報であってもよい。このような付加情報を対応付けておくことで、判定においてエラーが発生したとき(すなわち、プリント基板設計データが制約条件を満足していないと判定されたとき)に、エラーの要因となった箇所、すなわちエラーの要因となった電子部品を容易に特定することができる。
各組合せがそれぞれ配列に取り込まれると、判定部15は、共通制約条件データの配列の各要素を1つずつ順に取り出す。取り出された要素は、プリント配線板の配列および電子部品の配列の各要素と順に照合される。
照合の方法としては、まず、取り出した要素の高さ制限値よりも高い高さ情報を有する要素の有無を、プリント配線板の配列および電子部品の配列の各要素に対して調べる。高い高さ情報を有する要素が発見されなかった場合には、その取り出された要素に対する処理は終了し、共通制約条件データの配列から次の要素が取り出される。
また、高い高さ情報を有する要素が発見された場合には、発見された要素に対し、互いの点列の座標値による領域が重複しているか否かを判断する。領域が重複していない場合は、特に問題ではないため、何もせずにそのまま処理が続行される。領域が重複している場合には、プリント基板設計データが全ての制約条件を満足していない判断され、干渉エラー処理が行われる。
干渉エラー処理としては、判定結果とともに、たとえば、取り出された要素および照合によってエラーを引き起こした要素に基づいて、制約条件に対するエラーが発生した位置情報、領域の形状情報、および高さ制限値の情報、ならびに、制約条件に対するエラーを引き起こした電子部品の識別番号、位置情報、電子部品の高さ情報、および該電子部品が実装されているプリント配線板の識別番号などの各種情報を、必要に応じて警告音とともに、表示装置41の表示画面に表示させる。また、プリンタ42によって、前記各種情報が記録用紙に印刷されるように設定されていても良い。
したがって、ユーザは、エラーの発生箇所および原因などを容易に認識することができる。ユーザは、発見されたエラーが解消されるようにプリント基板設計データを設計変更することによって、全ての制約条件を満足するプリント基板設計データを生成することができる。すなわち、試行錯誤的な設計変更作業を行う必要がなくなるので、設計作業の効率が向上し、設計期間を可及的に短縮することができる。
また干渉エラー処理において、設計違反の程度を表す情報を併せて表示するようにしても良い。設計違反の程度を表す情報としては、たとえば、エラーの対象となっている電子部品において、制約条件である高さ制限値から超えている高さまたは/および超えている容積の値などであっても良い。この場合、これらの値は、判定部15において、プリント基板設計データおよび制約条件データに基づいて算出されて表示される。これにより、ユーザは、設計違反の程度を容易に認識することができるので、設計変更を効率的に行うことができる。すなわち、エラー対象の電子部品をどの程度高さの低い電子部品に変更すればいいのか、または電子部品の変更ではなく電子部品の配置自体を変更すべきなのかを容易に認識することができる。
また干渉エラー処理において、制約条件の違反について表示する際に、該制約条件の設計変更に対する優先度を併せて表示するようにしても良い。たとえば、筐体・構造設計において設計された複数の機種の設計データには、設計変更が全く不可能、設計変更が可能な場合有り、設計変更可能、などといった設計状況に応じて、設計変更に対する優先度を表す情報が予め付加される。そして、各機種の制約条件データに対しても、対応する優先度情報を付加するようにすればよい。これにより、共通制約条件データの配列の各要素に対して、その要素の由来である制約条件データの優先度情報を付加することができるので、前述するように、制約条件の優先度を併せて表示するように構成することができる。このように優先度情報が表示されることによって、ユーザは、筐体等の設計データを設計変更することに対する容易さなどを容易に認識することができるので、設計変更を効率的に行うことができる。
以上説明するように、本実施形態に係るプリント基板設計支援装置1によれば、プリント基板の搭載対象である全ての機種の制約条件データから共通する共通制約条件データを生成しているので、プリント基板に関する設計データが全ての制約条件を満足しているか否かを一括して判定することができる。したがって、プリント基板に関する設計データを、機種ごとに個別に制約条件を満足しているか否かの判定を行い、全ての機種の制約条件を満足するまで、試行錯誤的に設計変更作業を行っていた従来の方法と比較して、設計作業の効率を向上させ、電子機器の設計期間を可及的に短縮することができる。
また、プリント基板設計支援装置1における共通制約条件データ生成部14では、前述するように、配列の各要素において重複している領域がある場合に、要素の削除および統合された新たな要素の作成などを行うことによって、各要素間の重複領域をなくして、または可及的に少なくして共通制約条件データを生成しているので、表示装置41の表示画面にエラー箇所の表示が行われる際に、冗長なエラー表示が行われることが回避され、ユーザは、効率的にエラーを確認し設計変更作業を行うことができる。詳しく説明すると、制約条件データ記憶部13に記憶されている全ての制約条件データから、高さ制限値と点列の座標値との組合せを全て配列に取り込んだ後、前述のような要素の削除および要素の統合などが行わない場合であっても、判定部15において制約条件に対する判定を行うことは可能である。しかしこの場合、同じ位置の領域に対して複数回判定が行われることになるため、判定処理が冗長となって判定処理に要する時間が増大してしまうだけでなく、同じ位置の領域に対するエラーの出力が複数になってしまう場合があり、発生したエラーに対する確認作業および設計変更作業の作業効率を低下させてしまう。これに対して、共通制約条件データ生成部14において、要素の削除等を予め行っておくことで、作業効率の低下を防止することができる。
上記の実施形態において、プリント基板設計支援装置1を構成する各機能部は、CPUなどのプロセッサを用いてソフトウェアによって実現される。すなわち、プリント基板設計支援装置1は、各機能を実現するプリント基板設計支援プログラムの命令を実行するCPU、プリント基板設計支援プログラムを格納したROM、プリント基板設計支援プログラムを展開するRAM、プリント基板設計支援プログラムおよび各種データを格納するメモリ等の記憶装置(記録媒体)などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアであるプリント基板設計支援プログラムのプログラムコード(実行形式プログラム、中間コードプログラム、ソースプログラム)をコンピュータで読み取り可能に記録した記録媒体を、コンピュータに供給し、そのコンピュータ(またはCPUやMPU)が記録媒体に記録されているプログラムコードを読み出し実行することによって達成される。
上記記録媒体としては、たとえば、磁気テープやカセットテープ等のテープ系、フロッピー(登録商標)ディスク/ハードディスク等の磁気ディスクやCD−ROM/MO/MD/DVD/CD−R等の光ディスクを含むディスク系、ICカード(メモリカードを含む)/光カード等のカード系、あるいはマスクROM/EPROM/EEPROM/フラッシュROM等の半導体メモリ系などを用いることができる。
また、プリント基板設計支援装置1を実現するコンピュータを通信ネットワークと接続可能に構成し、通信ネットワークを介して上記プログラムコードを供給してもよい。この通信ネットワークとしては、特に限定されず、たとえば、インターネット、イントラネット、エキストラネット、LAN、ISDN、VAN、CATV通信網、仮想専用網(
virtual private network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。
virtual private network)、電話回線網、移動体通信網、衛星通信網等が利用可能である。
また、通信ネットワークを構成する伝送媒体としては、特に限定されず、たとえば、IEEE1394、USB、電力線搬送、ケーブルTV回線、電話線、ADSL回線等の有線でも、IrDAやリモコンのような赤外線、Bluetooth(登録商標)、802.11無線、HDR、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
また、プリント基板設計支援装置1の各機能部は、ソフトウェアを用いて実現されるものに限らず、ハードウェアロジックによって構成されるものであってもよく、処理の一部を行うハードウェアと当該ハードウェアの制御や残余の処理を行うソフトウェアを実行する演算手段とを組み合わせたものであってもよい。
1 プリント基板設計支援装置
11 プリント基板配置情報記憶部
12 部品配置情報記憶部
13 機構制約情報記憶部
14 図形演算部
15 機構制約判定部
21 プリント基板設計データ格納装置
22 制約条件データ格納装置
31 入力装置
32 出力装置
41 表示装置
42 プリンタ
11 プリント基板配置情報記憶部
12 部品配置情報記憶部
13 機構制約情報記憶部
14 図形演算部
15 機構制約判定部
21 プリント基板設計データ格納装置
22 制約条件データ格納装置
31 入力装置
32 出力装置
41 表示装置
42 プリンタ
Claims (5)
- プリント基板を搭載するための前記プリント基板に対して要求される制約条件が異なる複数の電子機器であって、これらの電子機器に搭載するためのプリント基板に関する設計データが記憶される設計データ記憶手段と、
前記複数の電子機器毎の各制約条件を、それぞれデータ化した制約条件データが記憶される制約条件データ記憶手段と、
前記制約条件データ記憶手段に記憶される複数の制約条件データから共通する共通制約条件データを生成する共通制約条件データ生成手段と、
前記プリント基板の設計データと前記共通制約条件データとに基づいて、該プリント基板の設計データが全ての制約条件を満足しているか否かを判定する判定手段とを備えることを特徴とする設計支援装置。 - 前記制約条件データは、設計変更に対する優先度に関する情報を含み、
前記判定手段は、プリント基板の設計データが前記全ての制約条件を満足していないと判定したとき、その判定結果と、満足しなかった制約条件に対する制約条件データの前記設計変更に対する優先度に関する情報とを併せて出力することを特徴とする請求項1に記載の設計支援装置。 - 前記判定手段は、プリント基板の設計データが前記全ての制約条件を満足していないと判定したとき、満足しなかった制約条件に対する制約条件データと前記プリント基板に関するデータとに基づいて設計違反の程度を表す情報を生成し、その判定結果と前記設計違反の程度を表す情報とを併せて出力することを特徴とする請求項1に記載の設計支援装置。
- コンピュータを請求項1〜3のいずれか1つに記載の設計支援装置として機能させるための設計支援プログラム。
- コンピュータを請求項1〜3のいずれか1つに記載の設計支援装置として機能させるための設計支援プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009061991A JP2010218052A (ja) | 2009-03-13 | 2009-03-13 | 設計支援装置および設計支援プログラムおよび記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009061991A JP2010218052A (ja) | 2009-03-13 | 2009-03-13 | 設計支援装置および設計支援プログラムおよび記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010218052A true JP2010218052A (ja) | 2010-09-30 |
Family
ID=42976870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009061991A Pending JP2010218052A (ja) | 2009-03-13 | 2009-03-13 | 設計支援装置および設計支援プログラムおよび記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010218052A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012208907A (ja) * | 2011-03-30 | 2012-10-25 | Fujitsu Ltd | 実装設計支援プログラム、方法及び装置 |
WO2019175972A1 (ja) * | 2018-03-13 | 2019-09-19 | 株式会社 東芝 | データ格納システム、データ格納システムの制御方法及びプログラム |
-
2009
- 2009-03-13 JP JP2009061991A patent/JP2010218052A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012208907A (ja) * | 2011-03-30 | 2012-10-25 | Fujitsu Ltd | 実装設計支援プログラム、方法及び装置 |
WO2019175972A1 (ja) * | 2018-03-13 | 2019-09-19 | 株式会社 東芝 | データ格納システム、データ格納システムの制御方法及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5396502B2 (ja) | 配線基板の設計システム、設計データの解析方法および解析プログラム | |
JP5823744B2 (ja) | 超小型装置の設計方法および設計ツール | |
JP4719657B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
US7383092B2 (en) | Information processing apparatus and method, and program | |
US20050287871A1 (en) | Device, method, and program for computer aided design of flexible substrates | |
US6795950B2 (en) | Printed circuit board design system | |
US8347256B2 (en) | System and method of assisting circuit design | |
JP2011028400A (ja) | 配線設計支援装置、配線設計支援方法、及び配線設計支援プログラム | |
US20070150243A1 (en) | Apparatus and method for preparing data to generate simulation model, and program thereof | |
JP2010218052A (ja) | 設計支援装置および設計支援プログラムおよび記録媒体 | |
TWI582629B (zh) | 干涉檢查方法及其檢測裝置 | |
US8060853B2 (en) | Semiconductor integrated circuit designing apparatus, semiconductor integrated circuit designing method and semiconductor device | |
JPWO2006137144A1 (ja) | 機器設計支援方法、プログラム及びシステム | |
JP2006127495A (ja) | 配線基板の設計システム、設計データの解析方法および解析プログラム | |
JP4701145B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
EP2214110B1 (en) | Heuristic routing for electronic device layout designs | |
JP6445242B2 (ja) | 設計支援装置および設計支援方法 | |
US20100122226A1 (en) | Layout density verification system and layout density verification method | |
JP4733059B2 (ja) | 集積回路設計装置、集積回路設計方法及び集積回路設計プログラム | |
JP3076460B2 (ja) | 自動配置優先順位決定方法及び装置 | |
JP2011197811A (ja) | ガードリング設計装置、ガードリング設計方法、プログラム及び記録媒体 | |
JP5927690B2 (ja) | 表示制御装置、その方法及びプログラム | |
JP3140869B2 (ja) | プリント配線板設計支援システム | |
CN117574831A (zh) | Pcb制图方法、系统、设备及存储介质 | |
JP2008040767A (ja) | プリント基板設計支援装置 |