CN106777431B - 验证方法 - Google Patents

验证方法 Download PDF

Info

Publication number
CN106777431B
CN106777431B CN201510819254.0A CN201510819254A CN106777431B CN 106777431 B CN106777431 B CN 106777431B CN 201510819254 A CN201510819254 A CN 201510819254A CN 106777431 B CN106777431 B CN 106777431B
Authority
CN
China
Prior art keywords
pixel
physical
clearance
solid
physical pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510819254.0A
Other languages
English (en)
Other versions
CN106777431A (zh
Inventor
陈振兴
林俊鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201510819254.0A priority Critical patent/CN106777431B/zh
Priority to US15/080,535 priority patent/US20170147714A1/en
Publication of CN106777431A publication Critical patent/CN106777431A/zh
Application granted granted Critical
Publication of CN106777431B publication Critical patent/CN106777431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/17Mechanical parametric or variational design
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability

Abstract

一种验证方法包含提供第一实体像素及第二实体像素,第一实体像素与第二实体像素之间存在余隙,由第一实体像素起始,依据预定余隙设计值朝向第二实体像素新增第三实体像素,藉由判断第三实体像素与第二实体像素是否部份重叠,以验证余隙的大小是否在余隙设计的安全范围内。

Description

验证方法
技术领域
本揭示文件有关于一种验证方法,特别是关于利用CAD绘图软件的干涉检查来验证两实体像素间的余隙是否在余隙设计的安全范围内的方法。
背景技术
依据计算机软件的设计图,经过制造加工等程序后所输出的机构,实际上会与在计算机软件中的设计图有所差异,因此,为了弥补机构在制造过程中所产生的误差,用户通常在设计组件的图形时,会预留误差的范围,另一方面,机构设计时除了考虑公差,也必须考虑到该机构的使用的环境,为了使机构能够在不同的使用环境下正常运作,使用者也必须预留机构的间距。
上述所说的公差以及依据使用环境所预留的间距在计算机绘图中是以余隙的方式呈现。然而,以目前现行CAD绘图软件来说,用户仅能利用CAD绘图软件所内建的余隙检查功能来对机构的两实体像素之间的最小余隙进行确认,此一功能无法针对两实体像素之间具有多处不同余隙的设计进行确认。
发明内容
为了解决上述的问题,本揭示文件揭露了一种在计算机绘图软件中,利用干涉检查进行余隙设计验证的方法。此验证方法包含提供第一实体像素及第二实体像素,第一实体像素与第二实体像素之间存在余隙,由第一实体像素起始,依据预定余隙设计值朝向该第二实体像素新增第三实体像素,并且藉由执行干涉检查来判断第三实体像素与第二实体像素是否部份重叠,以验证余隙的大小是否在余隙设计的安全范围内。
附图说明
图1绘示本揭示文件的一实施例的机构示意图。
图2绘示本揭示文件的一实施例的验证方法的流程图。
图3A~图3F绘示本揭示文件的一实施例的余隙验证的示意图。
组件标号说明:
为了让该领域具有通常知识的人更容易了解本揭示文件的上述的特征、优点及实施例,所附符号说明如下:
P1 第一实体像素
P2: 第二实体像素
200: 验证方法
202~212: 步骤
D1~D3: 余隙
R1~R3: 余隙设计范围像素
A1: 第一局部像素
A2: 第二局部像素
TP1~TP6: 新增实体像素
S1~S9: 侧边
SD1~SD3: 预定余隙设计值
具体实施方式
图1绘示本揭示文件的一实施例的机构示意图。在计算机绘图环境中,用户设计机构通常需要多个实体像素,如图1示意性地绘出第一实体像素P1以及第二实体像素P2,但实际的计算机绘图环境中可能包含更多的实体像素,于图中未示。
第一实体像素P1以及第二实体像素P2可以是具有不同设计形状的实体像素,其中两实体像素之间无干涉作用,也就是第一实体像素P1以及第二实体像素P2之间存在余隙,例如余隙D1及D2,如图1所示。
一并参照图2,其绘示本揭示文件的一实施例的验证方法200的流程图。在步骤202中,用户于计算机软件接口中设计机构,该机构可以藉由多个实体像素组合搭配而形成,而在机构中不同实体像素会因为所在的相对位置而形成不同的余隙。
在步骤204中,首先确认实体像素是否有干涉发生。因为不同的组合搭配,在一实施例中,任一两实体像素之间可能存在着干涉,也就是两实体像素部分重叠,于图中未示。此时,重叠部分不会有余隙产生。在另一实施例中,两实体像素之间并无干涉发生,也就是说,两实体像素并无重叠且存在着余隙,如图1所示。
当在步骤204中确认两实体像素之间存在干涉,表示并无余隙存在两实体像素之间,因此回到步骤202重新设计机构,无需再继续验证流程。若两实体像素之间并无干涉发生,表示两实体像素并无重叠且存在着余隙,针对余隙于以下步骤中继续进行确认。
请一并参照图3A~图3E,其绘示本揭示文件的一实施例的余隙验证的示意图。在步骤206中,用户于计算机绘图接口中定义一个余隙设计范围像素,定义该余隙设计范围像素的目的是为在欲验证的实体像素中选取出欲验证的长度范围,长度可以是小于或等于欲验证的实体像素的长度,而验证的长度范围可能包含单数或多个欲验证的实体像素间的余隙。
如图3A所绘示,使用者针对欲验证的第一实体像素P1及第二实体像素P2定义余隙设计范围像素R1,于实施例中,余隙设计范围像素R1的长度仅为第一实体像素P1及第二实体像素P2长度的一小部分,其中在此实施例中,该余隙设计范围像素R1的长度包含第一实体像素P1及第二实体像素P2之间欲验证的余隙D1以及D2,但实际上余隙设计范围像素R1可以定义至与第一实体像素P1及第二实体像素P2相同的长度,也就是说,当余隙设计范围像素R1的长度越大,就可以包含更多欲验证的余隙,反之,余隙设计范围像素R1的长度也可以缩小,相对的可以包含欲验证余隙的数量也会减少,因此本揭示文件所涵盖的范围并不限制于上述实施例中。
当针对欲验证的实体像素定义余隙设计范围像素之后,其中所定义的余隙设计范围像素将会对应到欲验证的实体像素中的局部像素,换句话说,余隙设计范围像素的长度与局部像素的长度相等。如图3B所绘示,使用者定义余隙设计范围像素R1后,余隙设计范围像素R1对应至第一实体像素P1的第一局部像素A1以及第二实体像素P2的第二局部像素A2,其中第一局部像素A1以及第二局部像素A2具有与该余隙设计范围像素R1相同的长度。
余隙设计范围像素R1的长度范围对应第一实体像素P1的第一局部像素A1以及第二实体像素P2的第二局部像素A2之间的至少其中一个余隙,例如余隙设计范围像素R1对应余隙D1及D2,如图3B所示。诚如上述所说,余隙设计范围像素R1的长度增加,所对应到的第一实体像素P1的第一局部像素A1以及第二实体像素P2的第二局部像素A2之间的余隙数目也会增加,本揭示文件所涵盖的范围并不只限定于余隙D1及D2,也可包含除了余隙D1及D2之外的其他余隙。
在步骤208中,根据余隙设计范围像素所选取的长度范围,由第一局部像素(余隙设计范围像素所对应的第一实体像素的一部份)靠近第二局部像素(余隙设计范围像素所对应的第二实体像素的一部份)的一侧边起始,形成欲新增实体像素的一侧边,也就是说新增实体像素的一侧边与第一局部像素靠近第二局部像素的一侧边紧密相连,而且新增像素的侧边长度就是余隙设计范围像素所选取的长度范围,并且依据预定余隙设计值朝向另一实体像素方向投影,藉此在两实体像素之间建立一个新增实体像素,也就是说投影的程度就是预定余隙设计值,而投影的方向是依循与两实体像素的侧边的垂直方向,当投影程度达到预定余隙设计值时便形成新增实体像素的另一侧边以完成所想要的新增实体像素。
如图3C所绘示,余隙设计范围像素R1的长度范围包含了余隙D1及D2,其中预定余隙设计值SD1及SD2对应到余隙D1及D2,为了确认预定余隙设计值SD1及SD2是否符合余隙D1及D2,起始于第一局部像素A1的侧边S1形成新增像素TP1及TP2的侧边S3及S4并沿着与第一实体像素P1与第二实体像素P2所对应的侧边S8及S9垂直的方向,朝着第二局部像素A2的侧边S2建立新增像素TP1及TP2。
在实施例中,新增实体像素TP1及TP2的侧边S3及S4紧邻第一局部像素A1的侧边S1,当投影的程度达到预定余隙设计值SD1及SD2时,形成新增实体像素TP1及TP2的侧边S5及S6,此时完成使用者欲建立的新增实体像素TP1及TP2。
于上述实施例中,已经针对两个实体像素预先定义了余隙设计范围像素来建立新增实体像素,然而于另一实施例中,可以在不定义余隙设计范围像素的情形下建立新增实体像素。也就是说,针对两个实体像素的整体长度来建立新增实体像素,新增实体像素的一侧边与第一实体像素的靠近第二实体像素的侧边紧邻,依据第一实体像素与第二实体像素之间的每一余隙所个别对应的预定余隙设计值,由第一实体像素的靠近第二实体像素的侧边跨越余隙往第二实体像素的靠近第一实体像素的侧边的方向投影。换句话说,与前述实施例不同的是在此实施例中是对两个实体像素之间所有的余隙同时进行验证,并非只针对余隙设计范围像素所对应的范围来做验证。
当新增实体像素完成时,在步骤210中,要确认新增实体像素是否与起始的实体像素相对的另一实体像素产生干涉,也就是确认投影预定余隙设计值所形成的新增实体像素是否落于另一实体像素而产生重叠,进而判断两实体像素之间的余隙是否在余隙设计的安全范围内。
当另一实体像素与新增实体像素之间发生干涉,也就是投影预定余隙设计值所形成的新增实体像素落在另一实体像素的范围内形成部分重叠,也就是说在此时两实体像素之间的余隙小于预定余隙设计值,因此判断未在余隙设计的安全范围内。当另一实体像素与新增实体像素之间未发生干涉时,也就是投影预定余隙设计值所形成的新增实体像素并未落入另一实体像素的范围,也就是没有产生任何重叠,此时两实体像素之间的余隙大于或是刚好等于预定余隙设计值,此时判断两实体像素之间的余隙在余隙设计的安全范围内。
如图3D所绘示,新增实体像素TP1的侧边S5落入了第二实体像素P2的范围中,表示新增实体像素TP1与第二实体像素P2部分重叠而产生干涉,于是便可判断第一实体像素P1及第二实体像素P2之间的余隙D1小于所对应的预定余隙设计值SD1,也就是说两实体像素之间的余隙并未落在余隙设计的安全范围内。此时使用者需要到步骤206中,重新定义余隙设计范围像素,或者是回到步骤202重新设计机构让第一实体像素P1及第二实体像素P2之间的余隙可以在余隙设计的安全范围内。
又如同图3D所示,新增实体像素TP2的侧边S6并未落入第二实体像素P2的范围中,表示新增实体像素TP2与第二实体像素P2并未因部分重叠而产生干涉,于是便可判断第一实体像素P1及第二实体像素P2之间的余隙D2大于所对应的预定余隙设计值SD2,因此进而判断第一实体像素P1及第二实体像素P2之间的余隙在余隙设计的安全范围内,然后在步骤212中结束余隙验证。
然而,在另一实施例中,如图3E所绘示,当新增实体像素TP3的侧边S7刚好落在第二实体像素P2的侧边S9上,也就是说新增实体像素TP3的侧边S7刚好紧邻在第二实体像素P2的侧边S9,表示新增实体像素TP3与第二实体像素P2并未因部分重叠而产生干涉,此时第一实体像素P1及第二实体像素P2之间的余隙D3刚好等于所对应的预定余隙设计值SD3。进而判断第一实体像素P1及第二实体像素P2之间的余隙在余隙设计的安全范围内,因此在步骤212中结束余隙验证。
以上所描述的技术,可以同时应用在两实体像素之间多个余隙处的确认。如图3F所绘示,定义一个长度范围相对于余隙设计范围像素R1较大的余隙设计范围像素R3,余隙设计范围像素R3可包含相对于余隙设计范围像素R1更多的第一实体像素P1及第二实体像素P2之间的余隙,同时产生多个新增实体像素TP4、TP5及TP6来验证多个余隙处是否在余隙设计的安全范围内。其藉由新增实体像素TP4、TP5及TP6来验证的方法同上述段落中所描述的,因此不另赘述。

Claims (6)

1.一验证方法,其特征为,该方法包含:
提供一第一实体像素及一第二实体像素,其中该第一实体像素与该第二实体像素之间存在一余隙;
由该第一实体像素起始,依据一预定余隙设计值朝向该第二实体像素新增一第三实体像素;以及
藉由执行干涉检查来判断该第三实体像素与该第二实体像素是否部份重叠,以验证该余隙的大小是否在一余隙设计的安全范围内;
该第三实体像素包含一第一侧边及相对的一第二侧边,第一实体像素包含靠近第二实体像素的一第三侧边,第二实体像素包含靠近第一实体像素的一第四侧边,新增该第三实体像素的步骤中,该第三实体像素的该第一侧边紧邻该第一实体像素的该第三侧边,该第三实体像素由该第一实体像素的该第三侧边跨越该余隙往该第二实体像素的该第四侧边的方向投影,该第三实体像素投影的长度为该预定余隙设计值;
由该第一实体像素的该第三侧边跨越该余隙与该第一实体像素的该第三侧边及该第二实体像素的该第四侧边的垂直方向往该第二实体像素的该第四侧边的方向投影;
该第三实体像素的该第二侧边落于该第二实体像素的范围内时,表示该第三实体像素与该第二实体像素部分重叠;
当该第三实体像素的该第二侧边落于该第二实体像素的范围外时,表示该第三实体像素与该第二实体像素未重叠。
2.如权利要求1的方法,其特征为,新增第三实体像素的步骤包含:
定义一余隙设计范围像素,对应至该第一实体像素的一第一局部像素及该第二实体像素的一第二局部像素;以及
由该第一局部像素起始,依据该预定余隙设计值朝向该第二局部像素新增该第三实体像素,其中该第三实体像素的长度为该余隙设计范围像素。
3.如权利要求1的方法,其特征为,当该第三实体像素与该第二实体像素部分重叠时,判断该余隙的大小未在余隙设计的安全范围内。
4.如权利要求1的方法,其特征为,当该第三实体像素与该第二实体像素未重叠且之间仍有间隙时,判断该余隙的大小在余隙设计的安全范围内。
5.如权利要求1的方法,其特征为,当该第三实体像素与该第二实体像素恰未重叠且之间无间隙时,判断该余隙的大小在余隙设计的安全范围内。
6.如权利要求1的方法,其特征为,该预定余隙设计值为设计该第一实体像素与该第二实体像素时,于该第一实体像素与该第二实体像素之间所预留的一间距设计值。
CN201510819254.0A 2015-11-23 2015-11-23 验证方法 Active CN106777431B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510819254.0A CN106777431B (zh) 2015-11-23 2015-11-23 验证方法
US15/080,535 US20170147714A1 (en) 2015-11-23 2016-03-24 Verification method of clearance design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510819254.0A CN106777431B (zh) 2015-11-23 2015-11-23 验证方法

Publications (2)

Publication Number Publication Date
CN106777431A CN106777431A (zh) 2017-05-31
CN106777431B true CN106777431B (zh) 2020-05-19

Family

ID=58719664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510819254.0A Active CN106777431B (zh) 2015-11-23 2015-11-23 验证方法

Country Status (2)

Country Link
US (1) US20170147714A1 (zh)
CN (1) CN106777431B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10061872B1 (en) * 2016-09-01 2018-08-28 Bentley Systems, Incorporated Techniques for suppressing unwanted clashes
CN107918959A (zh) * 2017-11-20 2018-04-17 英业达科技有限公司 确保及检测立体绘图物件的间隙的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134378A (ja) * 1995-11-10 1997-05-20 Matsushita Electric Ind Co Ltd プリント基板設計方法及び装置
WO2000052606A1 (fr) * 1999-03-04 2000-09-08 Fujitsu Limited Appareil de conception de cartes imprimees
US6519760B2 (en) * 2001-02-28 2003-02-11 Asml Masktools, B.V. Method and apparatus for minimizing optical proximity effects
US6721614B2 (en) * 2001-05-21 2004-04-13 International Business Machines Corporation Multi-discipline universal CAD library
US20050020945A1 (en) * 2002-07-02 2005-01-27 Tosaya Carol A. Acoustically-aided cerebrospinal-fluid manipulation for neurodegenerative disease therapy
GB2408355B (en) * 2003-11-18 2007-02-14 Ibm A system for verifying a state of an environment
EP1898326A4 (en) * 2005-06-24 2009-07-29 Fujitsu Ltd METHOD, PROGRAM, AND DEVICE DESIGN SUPPORT SYSTEM
JP4888013B2 (ja) * 2006-09-28 2012-02-29 富士通株式会社 高さ制限算出装置、高さ制限算出方法および高さ制限算出プログラム
JP5011916B2 (ja) * 2006-09-28 2012-08-29 富士通株式会社 形状詳細化装置、形状詳細化方法、形状詳細化プログラムおよび機械cad装置
JP4681527B2 (ja) * 2006-09-28 2011-05-11 富士通株式会社 高さ制限領域情報作成装置、高さ制限領域情報作成方法および高さ制限領域情報作成プログラム
JP4719657B2 (ja) * 2006-09-28 2011-07-06 富士通株式会社 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
JP5573509B2 (ja) * 2010-09-02 2014-08-20 富士通株式会社 設計支援装置,設計支援プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
TWI480398B (zh) * 2012-01-30 2015-04-11 Innocom Tech Shenzhen Co Ltd 陰影罩幕及其補償設計方法
US20140025529A1 (en) * 2012-07-23 2014-01-23 Atlatl Software, Llc Systems and Methods for Generating Three-Dimensional Product Configuration
US9394990B2 (en) * 2013-06-19 2016-07-19 Fca Us Llc Manual transmission shifter with guide device for lash reduction

Also Published As

Publication number Publication date
US20170147714A1 (en) 2017-05-25
CN106777431A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
KR102407458B1 (ko) 집적회로 레이아웃을 생성하는 방법
TWI479350B (zh) 產生積體電路之佈局之方法、積體電路及執行該方法的非暫態電腦可讀儲存媒體
CN106777431B (zh) 验证方法
US9355204B2 (en) Method of decomposing design layout for double patterning process
KR102325296B1 (ko) 3d 영상 디스플레이 장치 및 방법
CN104049928A (zh) 用于在飞机座舱显示器上表示到达时间信息的方法和系统
JP2017529617A (ja) 遠距離識別イメージ生成装置及びその動作方法
CN102955647B (zh) 显示方法及显示装置
US20080034340A1 (en) Apparatus for designing circuit and method for designing circuit
JP6606937B2 (ja) 情報処理装置、3dプリンタシステム、情報処理方法及びプログラム
KR101807585B1 (ko) 유한요소 해석을 이용한 설계 자동화 장치 및 방법
JP2007299075A (ja) 設計支援装置および設計支援方法
US11010502B2 (en) Method and device for generating a sectional view of a body of a vehicle
TW201721475A (zh) 驗證方法
JP2012064032A (ja) レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム
CN107066245A (zh) 一种菜单列表的处理方法及装置
CN105159702A (zh) 倒车雷达布置方法及系统
CN108763815B (zh) 程序语法检查的方法及芯片验证的方法
KR20120019537A (ko) 선박 의장 홀(hole) 선체설계 자동 반영 방법
US20130061194A1 (en) Layout method, layout apparatus, and program for semiconductor integrated circuit
US11056080B2 (en) Electronic device and method for managing the display of data for controlling a nuclear power plant, associated control system and computer program product
JP6775146B2 (ja) 映像修復システム、映像修復方法及びプログラム
US9690897B2 (en) Efficient extraction for colorless multi patterning
JP2008217227A (ja) プリント板設計cadにおけるクリアランスチェック制御装置、及び方法
US8413082B2 (en) Method for designing masks used to form electronic components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant