JPH09134378A - プリント基板設計方法及び装置 - Google Patents

プリント基板設計方法及び装置

Info

Publication number
JPH09134378A
JPH09134378A JP7292684A JP29268495A JPH09134378A JP H09134378 A JPH09134378 A JP H09134378A JP 7292684 A JP7292684 A JP 7292684A JP 29268495 A JP29268495 A JP 29268495A JP H09134378 A JPH09134378 A JP H09134378A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
parts
interference
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7292684A
Other languages
English (en)
Inventor
Shigeru Oki
滋 大木
Kouji Ichiyanagi
高畤 一柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7292684A priority Critical patent/JPH09134378A/ja
Publication of JPH09134378A publication Critical patent/JPH09134378A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 部品配置時の正確な3次元干渉チェックを行
なえるプリント基板設計方法を提供する。 【解決手段】 プリント基板の形状と、プリント基板上
に配置される電子部品及び機構部品の形状と、プリント
基板の周辺の部品の形状とに関する情報を3次元ソリッ
ド/サーフェス手法で表したデータを記憶手段に保存
し、部品の配置に関する設計情報を基に3次元集合演算
処理を実行し、配置した部品同士及びプリント基板周辺
部品との干渉チェックを行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプリント基板設計方
法及び装置に関し、特に電子機器内において部品が干渉
しないようにプリント基板の部品配置位置を決定する方
法及び装置に関するものである。
【0002】
【従来の技術】従来のプリント基板の設計装置では、図
10に示すように、入力手段21にて入力されたプリン
ト基板や部品の2次元形状や配置位置等のデータを入力
データ処理部22にて処理して部品の配置状態を記憶装
置23において2次元的に記憶し、その配置状態での2
次元的な部品同士の干渉チェックを干渉チェック計算部
24で行なうように構成され、また高さ方向について
は、図11に示すように、矩形で囲まれた高さ制限領域
30a〜30cを予めプリント基板20上に指示してお
き、演算処理部25にて部品の高さ情報と比較し、部品
配置時のプリント基板周辺部品との干渉のチェックを行
ない、その結果を表示装置26にて表示するように構成
されている。
【0003】
【発明が解決しようとする課題】しかしながら、2次元
空間上で高さチェックを行なう場合、完全な干渉チェッ
クを行なうのは困難であるという問題がある。例えば、
部品形状が段差のある形状や円錐形状である時には形状
を直方体や円柱に置き換えなければならないし(2次元
図面では1部品で複数の部品高さを表現できない)、ま
た図12に示すように複数の基板20a、20bが狭い
距離で対向配置されている場合には、完全に矩形で基板
周辺の高さ制限を与えることは、指示すること自体が大
変な作業になるという問題がある。しかも、電子機器の
キャビネットの形状自体に曲面や複雑な斜面があるとき
にも2次元図面では正しい高さ制限を設定できないとい
う問題がある。
【0004】本発明は上記従来の問題点に鑑み、3次元
的に部品同士の干渉チェックを行なうプリント基板設計
方法及び装置を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明のプリント基板設
計方法は、プリント基板の形状と、プリント基板上に配
置される電子部品及び機構部品の形状と、プリント基板
の周辺の部品の形状とに関する情報を、それらの3次元
形状を面の組合せとして捉えて演算や表示を行なう3次
元ソリッド/サーフェス手法で表したデータとして記憶
手段に保存し、プリント基板及び部品の配置位置に関す
る設計情報を基に3次元集合演算処理を実行し、配置し
た部品同士及びプリント基板周辺部品との干渉チェック
を行なうことにより、高さが段階的に変更されている形
状の部品についても、プリント基板上の高さ制限の矩形
領域を指示することなく、干渉チェックを正確に行なえ
るようにした。
【0006】干渉チェックは、部品配置毎にリアルタイ
ム処理で実行しても、若しくは部品配置後にバッチ処理
で行なっても良く、バッチ処理で行なう場合には干渉チ
ェックの重なっている形状を色付けで表示するのが好ま
しい。
【0007】また、部品配置結果は、3次元斜視図、陰
線処理図、シェーディング図や同一画面上の三面図と3
次元斜視図等で表示することができる。
【0008】また、プリント基板の形状と、プリント基
板上に配置される電子部品及び機構部品の形状と、プリ
ント基板の周辺の部品の形状とに関する情報を入力する
入力手段と、入力された形状データを3次元ソリッド/
サーフェス手法で表したデータとして保存する記憶手段
と、部品の配置を行なう部品配置部と、部品配置結果か
ら周辺部品との干渉チェックを行なう集合演算処理部
と、干渉計算結果を表示する表示手段とを備えたプリン
ト基板設計装置にて上記方法が実行され、さらに好適に
はリアルタイムチェックかバッチチェックかを選択する
選択部が設けられる。
【0009】
【発明の実施の形態】以下、本発明のプリント基板設計
装置の一実施形態について、図1〜図9を参照して説明
する。図1において、1は各種データの入力や処理コマ
ンドの入力を行なう入力手段である。2は、部品形状デ
ータ作成部2a、プリント基板形状データ作成部2b、
及び周辺部品形状作成部2cを有する入力データ処理部
である。3は部品を配置する部品配置部、4はリアルチ
ェックかバッチチェックの一方を選択する選択部であ
る。
【0010】5は、プリント基板上に配置する部品の形
状を表現するデータ、プリント基板の形状を表現するデ
ータ、及び周辺部品の形状を表現するデータをそれぞれ
3次元ソリッド/サーフェス手法で表したデータとして
保存する記憶手段である。6は、保存されたデータを基
に部品配置時の干渉チェックを実行する集合演算処理部
である。7は、入力データ処理部2に一旦取り込まれた
入力データのエコーや集合演算処理部6の演算結果を表
示する表示手段である。
【0011】以上の構成により、例えば図2に示すよう
な干渉チェック対象である電子部品11を図3に示すプ
リント基板10上にそれらの配置原点を基準にして所定
位置に配置し、これを図4に示す周辺のプリント基板1
2に対して所定の位置関係の配置原点位置Cに配置し、
図5に示す状態とした場合の電子部品11と周辺のプリ
ント基板12の部品13との干渉チェックを行なうこと
ができる。
【0012】干渉チェックの演算結果を表示手段7にて
表示する際には、図6に示すような斜視図、図7に示す
ような陰線処理図、図8に示すようなシェーディング
図、図9に示すような同一画面上の3面図と斜視図等の
表示形態をとることができ、視覚的に直ちに干渉チェッ
クを行なうことができる。
【0013】また、干渉チェックは選択部4の選択によ
り、部品配置毎にリアルタイム処理で実行したり、部品
配置後にバッチ処理で行なうことができる。バッチ処理
で行なう場合には表示手段7にて干渉チェックの重なっ
ている形状を色付けで表示するのが好ましい。
【0014】本実施形態によれば、入力されたデータや
3次元ソリッド/サーフェス手法で表されたデータを記
憶手段5に保存して、集合演算処理部6で3次元集合演
算処理を行なうことで、部品形状の高さが段階的に変更
されている形状についても周辺部品に対する干渉チェッ
クを計算で行なえ、プリント基板上の高さ制限の矩形を
指示することなく、プリント基板同士の高さ方向の干渉
チェックを行なうことができる。また、電子機器のキャ
ビネット形状が曲面や斜面形状の際にも、正確な干渉チ
ェックを行なうことが可能であり、プリント基板上の実
装イメージを視覚的にも把握することができる。
【0015】
【発明の効果】本発明のプリント基板設計方法及び装置
によれば、以上の説明から明らかなように、プリント基
板及びプリント基板上の部品及びプリント基板の周辺部
品の形状を3次元ソリッド/サーフェスの手法によるデ
ータ表現として保存することで、3次元集合演算処理
(積計算)を行なって部品の干渉チェックを行なうこと
ができ、従って部品同士及びプリント基板周辺部品との
干渉チェックを実際に配置した状態と同様に視覚的にも
計算上も正確に行なうことができる。
【図面の簡単な説明】
【図1】本発明のプリント基板設計装置の一実施形態の
概略構成を示すブロック図である。
【図2】部品形状データの入力例を示す斜視図である。
【図3】プリント基板形状データの入力例を示す斜視図
である。
【図4】プリント基板の周辺の部品情報を示す斜視図で
ある。
【図5】プリント基板上に部品を配置した状態を示す斜
視図である。
【図6】プリント基板上の部品配置状態を示す斜視図で
ある。
【図7】プリント基板上の部品配置状態を示す陰線処理
図である。
【図8】プリント基板上の部品配置状態を示すシェーデ
ィング図である。
【図9】プリント基板上の部品配置状態を示す同一画面
上の三面図と斜視図である。
【図10】従来例のプリント基板設計装置の概略構成を
示すブロック図である。
【図11】従来例における2次元図面によるプリント基
板周辺の高さ制限領域の指定状態を示す説明図である。
【図12】プリント基板同士を狭い間隔で配置した状態
の説明図である。
【符号の説明】
1 入力手段 3 部品配置部 4 選択部 5 記憶手段 6 集合演算処理部 7 表示手段

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 プリント基板の形状と、プリント基板上
    に配置される電子部品及び機構部品の形状と、プリント
    基板の周辺の部品の形状とに関する情報を3次元ソリッ
    ド/サーフェス手法で表したデータとして記憶手段に保
    存し、プリント基板及び部品の配置位置に関する設計情
    報を基に3次元集合演算処理を実行し、配置した部品同
    士及びプリント基板周辺部品との干渉チェックを行なう
    ことを特徴とするプリント基板設計方法。
  2. 【請求項2】 部品配置毎にリアルタイム処理で干渉チ
    ェックの計算を実行することを特徴とする請求項1記載
    のプリント基板設計方法。
  3. 【請求項3】 部品配置後に干渉チェックの計算を実行
    し、部品の重なっている形状を色付けで表示することを
    特徴とする請求項1記載のプリント基板設計方法。
  4. 【請求項4】 部品配置結果を、3次元斜視図で表示す
    ることを特徴とする請求項1、2又は3記載のプリント
    基板設計方法。
  5. 【請求項5】 部品配置結果を、陰線処理図で表示する
    ことを特徴とする請求項1、2又は3記載のプリント基
    板設計方法。
  6. 【請求項6】 部品配置結果を、シェーディング図で表
    示することを特徴とする請求項1、2又は3記載のプリ
    ント基板設計方法。
  7. 【請求項7】 部品配置結果を、同一画面上の三面図及
    び3次元斜視図で表示することを特徴とする請求項1、
    2又は3記載のプリント基板設計方法。
  8. 【請求項8】 プリント基板の形状と、プリント基板上
    に配置される電子部品及び機構部品の形状と、プリント
    基板の周辺の部品の形状とに関する情報を入力する入力
    手段と、入力された形状データを3次元ソリッド/サー
    フェス手法で表したデータとして保存する記憶手段と、
    部品の配置を行なう部品配置部と、部品配置結果から周
    辺部品との干渉チェックを行なう集合演算処理部と、干
    渉計算結果を表示する表示手段とを備えたことを特徴と
    するプリント基板設計装置。
  9. 【請求項9】 リアルタイムチェックかバッチチェック
    かを選択する選択部を備えたことを特徴とする請求項8
    記載のプリント基板設計装置。
JP7292684A 1995-11-10 1995-11-10 プリント基板設計方法及び装置 Pending JPH09134378A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7292684A JPH09134378A (ja) 1995-11-10 1995-11-10 プリント基板設計方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7292684A JPH09134378A (ja) 1995-11-10 1995-11-10 プリント基板設計方法及び装置

Publications (1)

Publication Number Publication Date
JPH09134378A true JPH09134378A (ja) 1997-05-20

Family

ID=17784970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7292684A Pending JPH09134378A (ja) 1995-11-10 1995-11-10 プリント基板設計方法及び装置

Country Status (1)

Country Link
JP (1) JPH09134378A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002288256A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 回路基板の実装状態表示方法及びその装置
JP2005293072A (ja) * 2004-03-31 2005-10-20 Noritz Corp 商品図面作成システム
JP2006268669A (ja) * 2005-03-25 2006-10-05 Ricoh Co Ltd 3次元形状処理装置、3次元形状処理方法、プログラムおよび記録媒体
US20170147714A1 (en) * 2015-11-23 2017-05-25 Inventec (Pudong) Technology Corporation Verification method of clearance design

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002288256A (ja) * 2001-03-28 2002-10-04 Matsushita Electric Ind Co Ltd 回路基板の実装状態表示方法及びその装置
JP2005293072A (ja) * 2004-03-31 2005-10-20 Noritz Corp 商品図面作成システム
JP2006268669A (ja) * 2005-03-25 2006-10-05 Ricoh Co Ltd 3次元形状処理装置、3次元形状処理方法、プログラムおよび記録媒体
JP4675129B2 (ja) * 2005-03-25 2011-04-20 株式会社リコー 3次元形状処理装置、3次元形状処理方法、プログラムおよび記録媒体
US20170147714A1 (en) * 2015-11-23 2017-05-25 Inventec (Pudong) Technology Corporation Verification method of clearance design
CN106777431A (zh) * 2015-11-23 2017-05-31 英业达科技有限公司 验证方法

Similar Documents

Publication Publication Date Title
EP1867444A2 (en) Robot simulation apparatus
US5850349A (en) Method and apparatus for displaying the placement of circuit blocks and the routing nets between circuit blocks
JP2776860B2 (ja) 電子部品装着装置及び装着方法
KR910006815A (ko) 대화형 내장기 nc 데이타 작성 장치 및 방법
US4646073A (en) Input-output coordinate transforming method and apparatus for input-integrated display
JP2570239B2 (ja) 実装部品検査用データ生成方法およびその方法の実施に用いられる実装部品検査装置
EP2083393A2 (en) Image processing apparatus, image processing method, and storage medium storing a program for causing an image processing apparatus to execute an image processing method
JPH09134378A (ja) プリント基板設計方法及び装置
JP2952671B2 (ja) プリント基板実装用数値制御データ作成方法並びに装置及びこの装置を備えた実装装置
JP2609320B2 (ja) 対話型部品配置評価方法とその装置
JP2785751B2 (ja) 部品番号整列方法
JP2000011012A (ja) プリント基板の3次元表示装置
JP2713582B2 (ja) 作図エディタ
JP2932990B2 (ja) Lsiレイアウトデータ描画装置
JP3095308B2 (ja) 電気部品概略位置決定装置
JP2783542B2 (ja) 図形処理装置の座標入力方法
JPH01303532A (ja) ルールモニタ装置
JPH03118664A (ja) トリム・データ生成方法
JPH0362592A (ja) 実装データ作成方法および実装データ作成装置
JPH067401Y2 (ja) チップマウンタ用データ作成装置
JPH07175835A (ja) パターン表示装置
JPH02108910A (ja) 3次元座標測定機のオフラインティーチング装置
JP2830550B2 (ja) 集積回路レイアウト設計装置
JPH07120363B2 (ja) 立体形状間干渉チェック方式
JP2002117082A (ja) フレキシブル基板の実装シミュレーション方法およびその装置