TW201721475A - 驗證方法 - Google Patents
驗證方法 Download PDFInfo
- Publication number
- TW201721475A TW201721475A TW104140085A TW104140085A TW201721475A TW 201721475 A TW201721475 A TW 201721475A TW 104140085 A TW104140085 A TW 104140085A TW 104140085 A TW104140085 A TW 104140085A TW 201721475 A TW201721475 A TW 201721475A
- Authority
- TW
- Taiwan
- Prior art keywords
- primitive
- entity
- clearance
- entity primitive
- design
- Prior art date
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一種驗證方法包含提供第一實體圖元及第二實體圖元,第一實體圖元與第二實體圖元之間存在餘隙,由第一實體圖元起始,依據預定餘隙設計值朝向第二實體圖元新增第三實體圖元,藉由判斷第三實體圖元與第二實體圖元是否部份重疊,以驗證餘隙之大小是否在餘隙設計的安全範圍內。
Description
本揭示文件有關於一種驗證方法,特別是關於利用CAD繪圖軟體的干涉檢查來驗證兩實體圖元間之餘隙是否在餘隙設計的安全範圍內的方法。
依據電腦軟體之設計圖,經過製造加工等程序後所輸出的機構,實際上會與在電腦軟體中的設計圖有所差異,因此,為了彌補機構在製造過程中所產生的誤差,使用者通常在設計元件的圖形時,會預留誤差的範圍,另一方面,機構設計時除了考慮公差,也必須考量到該機構的使用的環境,為了使機構能夠在不同的使用環境下正常運作,使用者也必須預留機構的間距。
上述所說的公差以及依據使用環境所預留之間距在電腦繪圖中是以餘隙的方式呈現。然而,以目前現行CAD繪圖軟體來說,使用者僅能利用CAD繪圖軟體所內建之餘隙檢查功能來對機構之兩實體圖元之間的最小餘隙進行確認,此一功能無法針對兩實體圖元之間具有多處不同餘隙的設計進行確認。
為了解決上述的問題,本揭示文件揭露了一種在電腦繪圖軟體中,利用干涉檢查進行餘隙設計驗證的方法。此驗證方法包含提供第一實體圖元及第二實體圖元,第一實體圖元與第二實體圖元之間存在餘隙,由第一實體圖元起始,依據預定餘隙設計值朝向該第二實體圖元新增第三實體圖元,並且藉由執行干涉檢查來判斷第三實體圖元與第二實體圖元是否部份重疊,以驗證餘隙之大小是否在餘隙設計的安全範圍內。
第1圖繪示本揭示文件之一實施例的機構示意圖。在電腦繪圖環境中,使用者設計機構通常需要多個實體圖元,如第1圖示意性地繪出第一實體圖元P1以及第二實體圖元P2,但實際的電腦繪圖環境中可能包含更多的實體圖元,於圖中未示。
第一實體圖元P1以及第二實體圖元P2可以是具有不同設計形狀的實體圖元,其中兩實體圖元之間無干涉作用,亦即第一實體圖元P1以及第二實體圖元P2之間存在餘隙,例如餘隙D1及D2,如第1圖所示。
一併參照第2圖,其繪示本揭示文件之一實施例的驗證方法200的流程圖。在步驟202中,使用者於電腦軟體介面中設計機構,該機構可以藉由多個實體圖元組合搭配而形成,而在機構中不同實體圖元會因為所在的相對位置而形成不同的餘隙。
在步驟204中,首先確認實體圖元是否有干涉發生。因為不同的組合搭配,在一實施例中,任一兩實體圖元之間可能存在著干涉,亦即兩實體圖元部分重疊,於圖中未示。此時,重疊部分不會有餘隙產生。在另一實施例中,兩實體圖元之間並無干涉發生,也就是說,兩實體圖元並無重疊且存在著餘隙,如第1圖所示。
當在步驟204中確認兩實體圖元之間存在干涉,表示並無餘隙存在兩實體圖元之間,因此回到步驟202重新設計機構,無需再繼續驗證流程。若兩實體圖元之間並無干涉發生,表示兩實體圖元並無重疊且存在著餘隙,針對餘隙於以下步驟中繼續進行確認。
請一併參照第3A~3E圖,其繪示本揭示文件之一實施例的餘隙驗證之示意圖。在步驟206中,使用者於電腦繪圖介面中定義一個餘隙設計範圍圖元,定義該餘隙設計範圍圖元的目的是為在欲驗證之實體圖元中選取出欲驗證的長度範圍,長度可以是小於或等於欲驗證之實體圖元的長度,而驗證的長度範圍可能包含單數或複數個欲驗證之實體圖元間的餘隙。
如第3A圖所繪示,使用者針對欲驗證之第一實體圖元P1及第二實體圖元P2定義餘隙設計範圍圖元R1,於實施例中,餘隙設計範圍圖元R1的長度僅為第一實體圖元P1及第二實體圖元P2長度的一小部分,其中在此實施例中,該餘隙設計範圍圖元R1的長度包含第一實體圖元P1及第二實體圖元P2之間欲驗證的餘隙D1以及D2,但實際上餘隙設計範圍圖元R1可以定義至與第一實體圖元P1及第二實體圖元P2相同的長度,也就是說,當餘隙設計範圍圖元R1的長度越大,就可以包含更多欲驗證的餘隙,反之,餘隙設計範圍圖元R1的長度也可以縮小,相對的可以包含欲驗證餘隙的數量也會減少,因此本揭示文件所涵蓋的範圍並不限制於上述實施例中。
當針對欲驗證之實體圖元定義餘隙設計範圍圖元之後,其中所定義之餘隙設計範圍圖元將會對應到欲驗證之實體圖元中的局部圖元,換句話說,餘隙設計範圍圖元的長度與局部圖元的長度相等。如第3B圖所繪示,使用者定義餘隙設計範圍圖元R1後,餘隙設計範圍圖元R1對應至第一實體圖元P1的第一局部圖元A1以及第二實體圖元P2的第二局部圖元A2,其中第一局部圖元A1以及第二局部圖元A2具有與該餘隙設計範圍圖元R1相同的長度。
餘隙設計範圍圖元R1的長度範圍對應第一實體圖元P1之第一局部圖元A1以及第二實體圖元P2之第二局部圖元A2之間的至少其中一個餘隙,例如餘隙設計範圍圖元R1對應餘隙D1及D2,如第3B圖所示。誠如上述所說,餘隙設計範圍圖元R1的長度增加,所對應到的第一實體圖元P1之第一局部圖元A1以及第二實體圖元P2之第二局部圖元A2之間的餘隙數目也會增加,本揭示文件所涵蓋的範圍並不只限定於餘隙D1及D2,亦可包含除了餘隙D1及D2之外的其他餘隙。
在步驟208中,根據餘隙設計範圍圖元所選取的長度範圍,由第一局部圖元(餘隙設計範圍圖元所對應之第一實體圖元的一部份)靠近第二局部圖元(餘隙設計範圍圖元所對應之第二實體圖元的一部份)的一側邊起始,形成欲新增實體圖元的一側邊,也就是說新增實體圖元的一側邊與第一局部圖元靠近第二局部圖元的一側邊緊密相連,而且新增圖元的側邊長度就是餘隙設計範圍圖元所選取的長度範圍,並且依據預定餘隙設計值朝向另一實體圖元方向投影,藉此在兩實體圖元之間建立一個新增實體圖元,也就是說投影的程度就是預定餘隙設計值,而投影的方向是依循與兩實體圖元的側邊之垂直方向,當投影程度達到預定餘隙設計值時便形成新增實體圖元的另一側邊以完成所想要的新增實體圖元。
如第3C圖所繪示,餘隙設計範圍圖元R1的長度範圍包含了餘隙D1及D2,其中預定餘隙設計值SD1及SD2對應到餘隙D1及D2,為了確認預定餘隙設計值SD1及SD2是否符合餘隙D1及D2,起始於第一局部圖元A1的側邊S1形成新增圖元TP1及TP2的側邊S3及S4並沿著與第一實體圖元P1與第二實體圖元P2所對應之側邊S8及S9垂直的方向,朝著第二局部圖元A2的側邊S2建立新增圖元TP1及TP2。
在實施例中,新增實體圖元TP1及TP2的側邊S3及S4緊鄰第一局部圖元A1的側邊S1,當投影的程度達到預定餘隙設計值SD1及SD2時,形成新增實體圖元TP1及TP2的側邊S5及S6,此時完成使用者欲建立之新增實體圖元TP1及TP2。
於上述實施例中,已經針對兩個實體圖元預先定義了餘隙設計範圍圖元來建立新增實體圖元,然而於另一實施例中,可以在不定義餘隙設計範圍圖元的情形下建立新增實體圖元。也就是說,針對兩個實體圖元的整體長度來建立新增實體圖元,新增實體圖元的一側邊與第一實體圖元之靠近第二實體圖元的側邊緊鄰,依據第一實體圖元與第二實體圖元之間的每一餘隙所個別對應的預定餘隙設計值,由第一實體圖元之靠近第二實體圖元的側邊跨越餘隙往第二實體圖元之靠近第一實體圖元的側邊之方向投影。換句話說,與前述實施例不同的是在此實施例中是對兩個實體圖元之間所有的餘隙同時進行驗證,並非只針對餘隙設計範圍圖元所對應之範圍來做驗證。
當新增實體圖元完成時,在步驟210中,要確認新增實體圖元是否與起始之實體圖元相對的另一實體圖元產生干涉,也就是確認投影預定餘隙設計值所形成之新增實體圖元是否落於另一實體圖元而產生重疊,進而判斷兩實體圖元之間的餘隙是否在餘隙設計的安全範圍內。
當另一實體圖元與新增實體圖元之間發生干涉,亦即投影預定餘隙設計值所形成之新增實體圖元落在另一實體圖元的範圍內形成部分重疊,也就是說在此時兩實體圖元之間的餘隙小於預定餘隙設計值,因此判斷未在餘隙設計的安全範圍內。當另一實體圖元與新增實體圖元之間未發生干涉時,亦即投影預定餘隙設計值所形成之新增實體圖元並未落入另一實體圖元的範圍,也就是沒有產生任何重疊,此時兩實體圖元之間的餘隙大於或是剛好等於預定餘隙設計值,此時判斷兩實體圖元之間的餘隙在餘隙設計的安全範圍內。
如第3D圖所繪示,新增實體圖元TP1之側邊S5落入了第二實體圖元P2的範圍中,表示新增實體圖元TP1與第二實體圖元P2部分重疊而產生干涉,於是便可判斷第一實體圖元P1及第二實體圖元P2之間的餘隙D1小於所對應之預定餘隙設計值SD1,也就是說兩實體圖元之間的餘隙並未落在餘隙設計的安全範圍內。此時使用者需要到步驟206中,重新定義餘隙設計範圍圖元,或者是回到步驟202重新設計機構讓第一實體圖元P1及第二實體圖元P2之間的餘隙可以在餘隙設計的安全範圍內。
又如同第3D圖所示,新增實體圖元TP2之側邊S6並未落入第二實體圖元P2的範圍中,表示新增實體圖元TP2與第二實體圖元P2並未因部分重疊而產生干涉,於是便可判斷第一實體圖元P1及第二實體圖元P2之間的餘隙D2大於所對應之預定餘隙設計值SD2,因此進而判斷第一實體圖元P1及第二實體圖元P2之間的餘隙在餘隙設計的安全範圍內,然後在步驟212中結束餘隙驗證。
然而,在另一實施例中,如第3E圖所繪示,當新增實體圖元TP3之側邊S7剛好落在第二實體圖元P2的側邊S9上,也就是說新增實體圖元TP3之側邊S7剛好緊鄰在第二實體圖元P2的側邊S9,表示新增實體圖元TP3與第二實體圖元P2並未因部分重疊而產生干涉,此時第一實體圖元P1及第二實體圖元P2之間的餘隙D3剛好等於所對應之預定餘隙設計值SD3。進而判斷第一實體圖元P1及第二實體圖元P2之間的餘隙在餘隙設計的安全範圍內,因此在步驟212中結束餘隙驗證。
以上所描述之技術,可以同時應用在兩實體圖元之間多個餘隙處的確認。如第3F圖所繪示,定義一個長度範圍相對於餘隙設計範圍圖元R1較大的餘隙設計範圍圖元R3,餘隙設計範圍圖元R3可包含相對於餘隙設計範圍圖元R1更多的第一實體圖元P1及第二實體圖元P2之間的餘隙,同時產生多個新增實體圖元TP4、TP5及TP6來驗證多個餘隙處是否在餘隙設計的安全範圍內。其藉由新增實體圖元TP4、TP5及TP6來驗證的方法同上述段落中所描述的,因此不另贅述。
為了讓該領域具有通常知識之人更容易了解本揭示文件之上述的特徵、優點及實施例,所附符號說明如下:
P1‧‧‧第一實體圖元
P2‧‧‧第二實體圖元
200‧‧‧驗證方法
202~212‧‧‧步驟
D1~D3‧‧‧餘隙
R1~R3‧‧‧餘隙設計範圍圖元
A1‧‧‧第一局部圖元
A2‧‧‧第二局部圖元
TP1~TP6‧‧‧新增實體圖元
S1~S9‧‧‧側邊
SD1~SD3‧‧‧預定餘隙設計值
P1‧‧‧第一實體圖元
P2‧‧‧第二實體圖元
200‧‧‧驗證方法
202~212‧‧‧步驟
D1~D3‧‧‧餘隙
R1~R3‧‧‧餘隙設計範圍圖元
A1‧‧‧第一局部圖元
A2‧‧‧第二局部圖元
TP1~TP6‧‧‧新增實體圖元
S1~S9‧‧‧側邊
SD1~SD3‧‧‧預定餘隙設計值
第1圖繪示本揭示文件之一實施例的機構示意圖。 第2圖繪示本揭示文件之一實施例之驗證方法的流程圖。 第3A~3F圖繪示本揭示文件之一實施例的餘隙驗證之示意圖。
200‧‧‧驗證方法
202~212‧‧‧步驟
Claims (10)
- 一驗證方法,包含: 提供一第一實體圖元及一第二實體圖元,其中該第一實體圖元與該第二實體圖元之間存在一餘隙; 由該第一實體圖元起始,依據一預定餘隙設計值朝向該第二實體圖元新增一第三實體圖元;以及 藉由執行干涉檢查來判斷該第三實體圖元與該第二實體圖元是否部份重疊,以驗證該餘隙之大小是否在一餘隙設計的安全範圍內。
- 如請求項1之方法,其中該第三實體圖元包含一第一側邊及相對的一第二側邊,第一實體圖元包含靠近第二實體圖元之一第三側邊,第二實體圖元包含靠近第一實體圖元之一第四側邊,新增該第三實體圖元之步驟中,該第三實體圖元之該第一側邊緊鄰該第一實體圖元之該第三側邊,該第三實體圖元由該第一實體圖元之該第三側邊跨越該餘隙往該第二實體圖元之該第四側邊之方向投影,該第三實體圖元投影之長度為該預定餘隙設計值。
- 如請求項2之方法,其中由該第一實體圖元之該第三側邊跨越該餘隙與該第一實體圖元之該第三側邊及該第二實體圖元之該第四側邊之垂直方向往該第二實體圖元之該第四側邊之方向投影。
- 如請求項2之方法,其中該第三實體圖元的該第二側邊落於該第二實體圖元之範圍內時,表示該第三實體圖元與該第二實體圖元部分重疊。
- 如請求項2之方法,其中當該第三實體圖元的該第二側邊落於該第二實體圖元之範圍外時,表示該第三實體圖元與該第二實體圖元未重疊。
- 如請求項1之方法,其中新增第三實體圖元之步驟包含: 定義一餘隙設計範圍圖元,對應至該第一實體圖元之一第一局部圖元及該第二實體圖元之一第二局部圖元;以及 由該第一局部圖元起始,依據該預定餘隙設計值朝向該第二局部圖元新增該第三實體圖元,其中該第三實體圖元的長度為該餘隙設計範圍圖元。
- 如請求項1之方法,其中當該第三實體圖元與該第二實體圖元部分重疊時,判斷該餘隙之大小未在餘隙設計的安全範圍內。
- 如請求項1之方法,其中當該第三實體圖元與該第二實體圖元未重疊且之間仍有間隙時,判斷該餘隙之大小在餘隙設計的安全範圍內。
- 如請求項1之方法,其中當該第三實體圖元與該第二實體圖元恰未重疊且之間無間隙時,判斷該餘隙之大小在餘隙設計的安全範圍內。
- 如請求項1之方法,其中該預定餘隙設計值為設計該第一實體圖元與該第二實體圖元時,於該第一實體圖元與該第二實體圖元之間所預留之一間距設計值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104140085A TW201721475A (zh) | 2015-12-01 | 2015-12-01 | 驗證方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104140085A TW201721475A (zh) | 2015-12-01 | 2015-12-01 | 驗證方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201721475A true TW201721475A (zh) | 2017-06-16 |
Family
ID=59687292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104140085A TW201721475A (zh) | 2015-12-01 | 2015-12-01 | 驗證方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201721475A (zh) |
-
2015
- 2015-12-01 TW TW104140085A patent/TW201721475A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI581053B (zh) | 用於遮罩感知佈線之方法及裝置 | |
KR102424907B1 (ko) | Drc 데크 검증을 위한 테스트 레이아웃들의 자동 생성 | |
KR102253129B1 (ko) | 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법 | |
JP4357287B2 (ja) | 修正指針の発生方法、パターン作成方法、マスクの製造方法、半導体装置の製造方法及びプログラム | |
US20130139117A1 (en) | Model-Based Fill | |
CN103336406B (zh) | 一种去除不利opc修正的图形预处理方法 | |
US8645876B2 (en) | Methodology for performing post layer generation check | |
CN109143773B (zh) | 一种光学临近修正前的预处理方法 | |
TW201721475A (zh) | 驗證方法 | |
CN106777431B (zh) | 验证方法 | |
TW201430484A (zh) | 光學鄰近修正方法 | |
CN108520128B (zh) | 集成电路设计方法和计算机可读存储介质 | |
CN115587569A (zh) | 芯片版图的设计规则检查方法、系统及存储介质 | |
JP2007292983A (ja) | 半導体レイアウトパタン検証装置及びマスクパタン生成装置 | |
US8885917B2 (en) | Mask pattern and correcting method thereof | |
CN115048900A (zh) | 一种集成电路版图的拐角填充方法、装置及计算机设备 | |
JP5258824B2 (ja) | プロセスシミュレーションをコンピュータに実行させるプログラム | |
CN105892223B (zh) | 一种优化opc验证的方法 | |
CN111680471B (zh) | 一种集成电路版图中的布线倒角方法 | |
US8762917B2 (en) | Automatically modifying a circuit layout to perform electromagnetic simulation | |
CN106096087B (zh) | 占领图形填充方法 | |
JP2010147322A (ja) | 部品実装機の三次元搭載データ作成方法 | |
JP5663380B2 (ja) | レイアウト検証装置及びレイアウト検証方法 | |
US8413082B2 (en) | Method for designing masks used to form electronic components | |
US7043711B2 (en) | System and method for defining semiconductor device layout parameters |