CN115048900A - 一种集成电路版图的拐角填充方法、装置及计算机设备 - Google Patents
一种集成电路版图的拐角填充方法、装置及计算机设备 Download PDFInfo
- Publication number
- CN115048900A CN115048900A CN202210971039.2A CN202210971039A CN115048900A CN 115048900 A CN115048900 A CN 115048900A CN 202210971039 A CN202210971039 A CN 202210971039A CN 115048900 A CN115048900 A CN 115048900A
- Authority
- CN
- China
- Prior art keywords
- corner
- corners
- filling
- integrated circuit
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及集成电路版图设计技术领域,具体而言,涉及一种集成电路版图的拐角填充方法、装置及计算机设备。一定程度上可以解决由于位于拐角的引线电流分布不均匀而使引线电迁移现象加剧的问题。所述一种集成电路版图的拐角填充方法包括:基于集成电路版图,确定几何图形的拐角,所述几何图形包括集成电路版图中的封闭多边形,所述拐角是由引线围成的封闭多边形中的角;从所述拐角中选取目标拐角,对所述几何图形中的目标拐角进行填充。
Description
技术领域
本申请涉及集成电路版图设计技术领域,具体而言,涉及一种集成电路版图的拐角填充方法、装置及计算机设备。
背景技术
集成电路版图是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形,集成电路版图包含了集成电路尺寸大小、各层拓扑定义等有关器件的物理信息,能起到将逻辑的电路功能转换为实际物理结构的关键作用。集成电路版图是采用金属薄膜引线来传导工作电流的,这种传导电流的金属薄膜引线称作互连引线。
随着芯片集成度的提高,互连引线变得更细、更窄、更薄,互连引线的电流密度越来越大。在较高的电流密度作用下,互连引线的金属原子将会沿着电子运动方向进行迁移,这种现象就是电迁移。
电迁移能使集成电路芯片中的互连引线在工作过程中产生短路或短路,从而引起集成电路芯片失效。尤其是在引线布线出现直角、锐角等拐角时,位于拐角的引线电流分布不均匀,电迁移现象加剧。
发明内容
为了解决在引线布线出现直角、锐角等拐角时,位于拐角的引线电流分布不均匀,电迁移现象加剧的问题,本申请提供了一种集成电路版图的拐角填充方法、装置及计算机设备。
本申请是这样实现的:
本申请提供一种集成电路版图的拐角填充方法,所述方法包括:
基于集成电路版图,确定几何图形的拐角,所述几何图形包括集成电路版图中的封闭多边形,所述拐角是由引线围成的封闭多边形中的角;
从所述拐角中选取目标拐角,对所述目标拐角进行填充。
在本申请中,所述确定几何图形的拐角,进一步包括:
在所述几何图形的每条边上设置矩形,所述边平行于所述矩形的长边、垂直且平分所述矩形的短边;
确定所述矩形的外边和内边,所述外边为位于所述几何图形外的长边,所述内边为位于所述几何图形内的长边;
基于所述外边和所述内边,确定第一类角和第二类角,所述第一类角位于所述几何图形外、且是由两条相邻的所述外边所对应的边围成的角,所述第二类角位于所述几何图形内、且是由两条相邻的所述内边所对应的边围成的角,所述拐角包括所述第一类角和所述第二类角。
在本申请中,所述从所述拐角中选取目标拐角,进一步包括:
基于所述第一类角和所述第一类角对应的两条边,从所述第一类角中选取所述目标拐角。
在本申请中,基于所述第一类角和所述第一类角对应的两条边,从所述第一类角中选取所述目标拐角,进一步包括:
获取所述第一类角所在顶点的坐标值和所述两条边的向量;
基于所述向量和所述坐标值,进行叉乘运算;
当所述叉乘运算结果大于0时,则判定所述第一类角为所述目标拐角。
在本申请中,所述对所述几何图形中的目标拐角进行填充,进一步包括:
以所述目标拐角所在顶点为起始点,沿所述目标拐角的两条边所在位置设置预设长度的填充边线;
在目标区域中填充预设形状,所述目标区域由所述起始点和所述填充边线所构成。
在本申请中,所述预设形状包括三角形、圆弧形和阶梯形;所述在目标区域中填充预设形状,进一步包括:
在所述目标区域中填充预设角度的三角形;
或者,在所述目标区域中填充预设曲率的圆弧形;
或者,在所述目标区域中填充预设步长的阶梯形。
在本申请中,所述从所述拐角中选取目标拐角之后,所述方法进一步包括:
对所述目标拐角和组成所述目标拐角的两条边进行高亮显示。
本申请还提供一种集成电路版图的拐角填充装置,包括:
确定模块,用于获取集成电路版图,确定几何图形的拐角,所述几何图形包括集成电路版图中的封闭多边形,所述拐角是由引线围成的封闭多边形中的角;
填充模块,用于从所述拐角中选取目标拐角,对所述目标拐角进行填充。
本申请还提供一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现任一项所述的方法的步骤。
本申请还提供一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现任一项所述的方法的步骤。
本申请的有益效果:通过基于集成电路版图,确定几何图形的拐角;从拐角中选取目标拐角,对目标拐角进行填充,填充后的目标拐角变得圆滑,电流分布变得均匀,减少引线中的电迁移现象。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案,下面将对本申请或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请提供的一种集成电路版图的拐角填充方法的流程图;
图2为本申请提供的确定集成电路板图中的拐角的流程图;
图3为本申请提供的确定集成电路板图中的拐角类别的示意图;
图4为本申请提供的从第一类角中选取出目标拐角的流程图;
图5为本申请提供的在对目标区域进行填充时绘制软件的截面示意图;
图6A为在目标区域填充三角形前后的目标拐角变化示意图;
图6B为在目标区域填充圆弧形前后的目标拐角变化示意图;
图6C为在目标区域填充阶梯形前后的目标拐角变化示意图;
图7为本申请提供的一种集成电路版图的拐角填充装置的结构框图;
图示说明:
其中,第一边351、第二边352、第一外边341、第一内边342、第二外边343、第二内边344。
具体实施方式
为使本申请的目的、实施方式和优点更加清楚,下面将结合本申请的附图,对本申请实施方式进行清楚、完整地描述。
需要说明的是,本申请中对于术语的简要说明,仅是为了方便理解接下来描述的实施方式,而不是意图限定本申请的实施方式。除非另有说明,这些术语应当按照其普通和通常的含义理解。
本申请中说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似或同类的对象或实体,而不必然意味着限定特定的顺序或先后次序,除非另外注明。应该理解这样使用的用语在适当情况下可以互换。
术语“包括”和“具有”以及他们的任何变形,意图在于覆盖但不排他的包含,例如,包含了一系列组件的产品或设备不必限于清楚地列出的所有组件,而是可包括没有清楚地列出的或对于这些产品或设备固有的其它组件。
术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
需要说明的是,本申请的执行主体可以是计算机设备,也可以是集成电路版图的拐角填充装置,下述方法就以计算机设备为执行主体进行说明。
集成电路的设计包括五个步骤:设计输入、电路设计、版图设计、物理验证和寄生后仿真。
其中版图设计就是按照电路设计的要求和指定的工艺参数设计出成千上万的集成元器件并进行布局布线,进而形成的一套用于制造的图形文件。版图是从电路设计转向工厂实际生产的桥梁,版图能将电路设计的各种元器件、参数尺寸、各种工艺图层的形状以及相互之间的拓扑关系等相关物理电器特性通过GDS数据进行连接。
在设计集成电路版图时,版图设计人员根据芯片的规模和工艺金属层数,评估需要的走线通道和互连引线的布线方式,通过布局互连引线实现芯片上各个元器件的互联。同时元器件间的互连引线在连接元器件的过程中形成了一个个几何图形,我们将电路的几何图形表示叫做集成电路版图。
互连引线的布线方式对集成电路的运行有非常大的影响。当互连引线在布线过程中形成拐角,尤其是呈锐角和直角的拐角时,为了减少电迁移,需要对拐角进行填充,以使拐弯处的引线变得更加圆滑,电流分布变得均匀,减少引线中的电迁移。
在本申请中,如图1所示,其示出了本申请提供的一种集成电路版图的拐角填充方法的流程图,该方法可以包括以下步骤:
在步骤110中,基于集成电路版图,确定几何图形的拐角,几何图形包括集成电路版图中的封闭多边形,拐角是由引线围成的封闭多边形中的角。
版图中设计的几何图形包括矩形、含直角的多边形、含锐角的多边形、含钝角的多边形。几何图形中的角即为引线的拐角。
在步骤120中,从拐角中选取目标拐角,对几何图形中的目标拐角进行填充。
在本申请中,基于集成电路版图,确定几何图形的拐角,几何图形包括集成电路版图中的封闭多边形,拐角是由引线围成的封闭多边形中的角;从拐角中选取目标拐角,对几何图形中的目标拐角进行填充。由于几何图形中的拐角类型较多,因此从中挑选出需要进行填充的目标拐角,对目标拐角进行填充,填充后的目标拐角变得圆滑,引线中电流分布变得均匀,减少引线中的电迁移。
在本申请中,几何图形中的拐角很多,对于不同类型的拐角选取不同的修正方法。如图2所示,其示出了本申请提供的一种集成电路版图的拐角填充方法的流程图,具体涉及的是确定集成电路板图中的拐角的一个可能的过程,该方法可以包括以下步骤来实现:
在步骤210中,在几何图形的每条边上设置矩形,几何图形的边平行于矩形的长边、垂直且平分矩形的短边。
几何图形为封闭多边形,在封闭多边形的每条边上设置矩形。矩形面积的一半位于几何图形内,矩形面积的另一半位于几何图形外。短边的长度设置为1-2纳米,矩形长边的长度小于对应的几何图形的边的长度。
当矩形的一长条边上至少有一个点位于封闭几何图形内部,则称该长边为内边,反之,矩形的一长条边上至少有一个点位于封闭几何图形外部,则称该长边为外边。
在步骤220中,确定矩形的外边和内边,位于几何图形外的长边为外边,位于几何图形内的长边为内边。
在步骤230中,基于外边和内边,确定第一类角和第二类角,拐角包括第一类角和第二类角,第一类角位于几何图形外、且由两条相邻的外边对应的边围成的角,第二类角位于几何图形内、且由两条相邻的内边对应的边所围成的角。
图3示出了本申请提供的确定集成电路版图中的拐角类型的示意图,如图3所示,在几何多边形的相邻两条边(第一边351和第二边352)上设置第一矩形和第二矩形,第一矩形包括第一外边341(位于几何图形的封闭区域外)和第一内边342(位于几何图形的封闭区域内),第二矩形包括第二外边343和第二内边344。
第一外边341和第二外边343分别对应几何图形的第一边351和第二边352所围成的、位于几何图形外的角为第一类角;图中第一内边342和第二内边344分别对应几何图形的第一边351和第二边352所围成的、位于几何图形内的角为第二类角。
以此类推,即可将几何图形中的所有拐角分为两类即分为第一类角和第二类角。
对于引线中的第二类角,采用填充的手段对其进行修正无法实现提高引线品质的目的的,而是采用将第二类角切除的方式,以避免尖锐的第二类角产生尖端放电。
在本申请中,通过在几何图形中设置矩形,利用矩形的内边和外边对几何图形中的所有拐角进行分类。利用内外边判别第一类角和第二类角的方法简便快捷准确率高。
在本申请中,确定几何图形中的第一类角和第二类角之后,基于第一类角和第一类角对应的两条边,从第一类角中选取目标拐角。如图4所示,其示出了本申请提供的一种集成电路版图的拐角填充的流程图,具体涉及的是从第一类角中选取出目标拐角的一个可能的过程,该方法可以包括以下步骤实现的:
在步骤410中,获取第一类角所在顶点的坐标值和第一类角对应的两条边的向量;
在步骤420中,基于向量和坐标值,进行叉乘运算;
通过两条边的向量和顶点的坐标值计算出第一类角的角度,然后利用两条边的向量和第一类角的角度进行叉乘运算。
在步骤430中,判断叉乘运算结果是否大于0。
在步骤440中,当叉乘运算结果大于0时,则判定第一类角为目标拐角。
在本申请中,当叉乘运算结果小于或等于0时,则判定第一类角不是目标拐角。当叉乘运算结果等于0时,则表示确定该第一类角的两条边位于同一条直线。
在本申请中,通过获取第一类角所在顶点的坐标值和两条边的向量;基于向量和坐标值,进行叉乘运算;当叉乘运算结果大于0时,则判定第一类角为目标拐角。通过从第一类角中选取出目标拐角,从而便于对目标拐角进行填充。
在本申请中,在选取出目标拐角之后,还可对目标拐角和组成目标拐角的两条线进行高亮显示,以使设计者清楚目标拐角所在的位置,以便对目标拐角进行下一步修正或填充。
在本申请中,在选取出目标拐角之后,需对目标拐角进行填充。
对目标拐角进行填充,包括以下步骤:
以目标拐角所在顶点为起始点,沿目标拐角的两条边所在位置设置预设长度的填充边线;
在目标区域中填充预设形状,目标区域为由起始点和填充边线所构成的区域。
在本申请中,预设形状包括三角形、圆弧形和阶梯形。如图5为在对目标区域进行填充时绘制软件的截面示意图,通过在绘制软件中设置预定形状的参数,进而在目标区域中填补预设形状。
在目标区域中填充预设形状,可以通过以下步骤实现:
当预设形状为三角形时,在绘图软件中输入包含角度的参数;或者,当预设形状为圆弧形时,在绘图软件中输入包含曲率的参数;或者,当预设形状为阶梯型时,在绘图软件中输入包含预设阶梯步长的参数。目标区域中填充边线的预设长度也可以通过绘制软件进行设置。
如图6A所示为在目标区域填充三角形前后的目标拐角变化示意图,图6B为在目标区域填充圆弧形前后的目标拐角变化示意图,图6C为在目标区域填充阶梯形前后的目标拐角变化示意图。
在本申请中,采用三角形、圆弧形或阶梯形在目标区域对目标拐角进行填充,使得引线拐角处宽度加宽,拐角处变得圆滑,则引线中电流分布变得均匀,减少引线中的电迁移。
应该理解的是,本申请所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
通过基于集成电路版图,确定几何图形的拐角;从所述拐角中选取目标拐角,对所述几何图形中的目标拐角进行填充,填充后的目标拐角变得圆滑,电流分布变得均匀,减少引线中的电迁移。
基于同样的发明构思,本申请还提供了一种集成电路版图的拐角填充装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似,故下面所提供的一个或多个集成电路版图的拐角填充装置中的具体限定可以参见上文中对于集成电路版图的拐角填充方法的限定,在此不再赘述。
如图7所示,本申请提供了一种集成电路版图的拐角填充装置700,包括:确定模块701和填充模块702,其中:
确定模块701,用于获取集成电路版图,确定几何图形的拐角,几何图形包括集成电路版图中的封闭多边形,拐角是由引线围成的封闭多边形中的角;
填充模块702,用于从拐角中选取目标拐角,对几何图形中的目标拐角进行填充。
上述集成电路版图的拐角填充装置的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在本申请中,提供了一种计算机设备,包括存储器和处理器,存储器中存储有计算机程序,该处理器执行计算机程序时实现上文中的集成电路版图的拐角填充方法步骤。本申请提供的计算机设备,其实现原理和技术效果与上述方法类似,在此不再赘述。
在本申请中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现上文中的集成电路版图的拐角填充方法步骤。本申请提供的计算机可读存储介质,其实现原理和技术效果与上述方法类似,在此不再赘述。
本说明书的以上各技术特征可以进行任意的组合,为使描述简洁,未对本说明书中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上内容仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种集成电路版图的拐角填充方法,其特征在于,所述方法包括:
基于集成电路版图,确定几何图形的拐角,所述几何图形包括集成电路版图中的封闭多边形,所述拐角是由引线围成的封闭多边形中的角;
从所述拐角中选取目标拐角,对所述目标拐角进行填充。
2.如权利要求1所述的集成电路版图的拐角填充方法,其特征在于,所述确定几何图形的拐角,进一步包括:
在所述几何图形的每条边上设置矩形,所述边平行于所述矩形的长边、垂直且平分所述矩形的短边;
确定所述矩形的外边和内边,所述外边为位于所述几何图形外的长边,所述内边为位于所述几何图形内的长边;
基于所述外边和所述内边,确定第一类角和第二类角,所述第一类角位于所述几何图形外、且是由两条相邻的所述外边所对应的边围成的角,所述第二类角位于所述几何图形内、且是由两条相邻的所述内边所对应的边围成的角,所述拐角包括所述第一类角和所述第二类角。
3.如权利要求2所述的集成电路版图的拐角填充方法,其特征在于,所述从所述拐角中选取目标拐角,进一步包括:
基于所述第一类角和所述第一类角对应的两条边,从所述第一类角中选取所述目标拐角。
4.如权利要求3所述的集成电路版图的拐角填充方法,其特征在于,基于所述第一类角和所述第一类角对应的两条边,从所述第一类角中选取所述目标拐角,进一步包括:
获取所述第一类角所在顶点的坐标值和所述两条边的向量;
基于所述向量和所述坐标值,进行叉乘运算;
当所述叉乘运算结果大于0时,则判定所述第一类角为所述目标拐角。
5.如权利要求1所述的集成电路版图的拐角填充方法,其特征在于,所述对所述目标拐角进行填充,进一步包括:
以所述目标拐角所在顶点为起始点,沿所述目标拐角的两条边所在位置设置预设长度的填充边线;
在目标区域中填充预设形状,所述目标区域由所述起始点和所述填充边线所构成。
6.如权利要求5所述的集成电路版图的拐角填充方法,其特征在于,所述预设形状包括三角形、圆弧形和阶梯形;所述在目标区域中填充预设形状,进一步包括:
在所述目标区域中填充预设角度的三角形;
或者,在所述目标区域中填充预设曲率的圆弧形;
或者,在所述目标区域中填充预设步长的阶梯形。
7.如权利要求1所述的集成电路版图的拐角填充方法,其特征在于,所述从所述拐角中选取目标拐角之后,所述方法进一步包括:
对所述目标拐角和组成所述目标拐角的两条边进行高亮显示。
8.一种集成电路版图的拐角填充装置,其特征在于,包括:
确定模块,用于获取集成电路版图,确定几何图形的拐角,所述几何图形包括集成电路版图中的封闭多边形,所述拐角是由引线围成的封闭多边形中的角;
填充模块,用于从所述拐角中选取目标拐角,对所述目标拐角进行填充。
9.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210971039.2A CN115048900B (zh) | 2022-08-15 | 2022-08-15 | 一种集成电路版图的拐角填充方法、装置及计算机设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210971039.2A CN115048900B (zh) | 2022-08-15 | 2022-08-15 | 一种集成电路版图的拐角填充方法、装置及计算机设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115048900A true CN115048900A (zh) | 2022-09-13 |
CN115048900B CN115048900B (zh) | 2022-11-29 |
Family
ID=83168062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210971039.2A Active CN115048900B (zh) | 2022-08-15 | 2022-08-15 | 一种集成电路版图的拐角填充方法、装置及计算机设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115048900B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117709285A (zh) * | 2024-02-05 | 2024-03-15 | 宁波联方电子科技有限公司 | 一种密封圈绘制方法、绘制系统、电子设备和储存介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105740526A (zh) * | 2016-01-26 | 2016-07-06 | 中国科学院微电子研究所 | 一种冗余金属填充区域版图的处理方法及系统 |
CN109634070A (zh) * | 2019-02-01 | 2019-04-16 | 墨研计算科学(南京)有限公司 | 一种基于掩模版拐角圆化的计算光刻方法及装置 |
CN112234028A (zh) * | 2020-10-27 | 2021-01-15 | 上海华虹宏力半导体制造有限公司 | 降低钝化层应力的方法及钝化层应力缓冲结构 |
CN112904662A (zh) * | 2021-05-07 | 2021-06-04 | 南京晶驱集成电路有限公司 | 辅助图形的添加方法、装置及测试版图 |
-
2022
- 2022-08-15 CN CN202210971039.2A patent/CN115048900B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105740526A (zh) * | 2016-01-26 | 2016-07-06 | 中国科学院微电子研究所 | 一种冗余金属填充区域版图的处理方法及系统 |
CN109634070A (zh) * | 2019-02-01 | 2019-04-16 | 墨研计算科学(南京)有限公司 | 一种基于掩模版拐角圆化的计算光刻方法及装置 |
CN112234028A (zh) * | 2020-10-27 | 2021-01-15 | 上海华虹宏力半导体制造有限公司 | 降低钝化层应力的方法及钝化层应力缓冲结构 |
CN112904662A (zh) * | 2021-05-07 | 2021-06-04 | 南京晶驱集成电路有限公司 | 辅助图形的添加方法、装置及测试版图 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117709285A (zh) * | 2024-02-05 | 2024-03-15 | 宁波联方电子科技有限公司 | 一种密封圈绘制方法、绘制系统、电子设备和储存介质 |
CN117709285B (zh) * | 2024-02-05 | 2024-05-07 | 宁波联方电子科技有限公司 | 一种密封圈绘制方法、绘制系统、电子设备和储存介质 |
Also Published As
Publication number | Publication date |
---|---|
CN115048900B (zh) | 2022-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100281977B1 (ko) | 집적 회로 설계 방법, 집적 회로 설계용 데이터베이스 장치 및집적 회로 설계 지원 장치 | |
TWI719090B (zh) | 用於修改界定電路組件之標準單元布局之電腦實施系統及方法 | |
US7380227B1 (en) | Automated correction of asymmetric enclosure rule violations in a design layout | |
JP2006323643A (ja) | 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法 | |
US20180032658A1 (en) | System and method of designing integrated circuit by considering local layout effect | |
CN111597768B (zh) | 用于构建版图图案集的方法、设备和计算机可读存储介质 | |
CN115048900B (zh) | 一种集成电路版图的拐角填充方法、装置及计算机设备 | |
CN108460184A (zh) | 考虑局部布局效应的制造集成电路的方法和系统 | |
JP5332295B2 (ja) | ダミーメタル挿入処理プログラム、方法及び装置 | |
US20060048088A1 (en) | Computer automated design method, program for executing an application on a computer automated design system, and semiconductor integrated circuit | |
Chen et al. | A novel wire-density-driven full-chip routing system for CMP variation control | |
JP4220932B2 (ja) | 半導体集積回路の設計支援方法 | |
US7386822B1 (en) | Simultaneous timing-driven floorplanning and placement for heterogeneous field programmable gate array | |
JP2009122732A (ja) | 動作タイミング検証装置及びプログラム | |
TW201030546A (en) | System and method of connecting a macro cell to a system power supply | |
CN111611761B (zh) | 生成电路版图图案的方法、设备和计算机可读存储介质 | |
CN108520128A (zh) | 集成电路设计方法和计算机可读存储介质 | |
US8762917B2 (en) | Automatically modifying a circuit layout to perform electromagnetic simulation | |
JP5609302B2 (ja) | 接触定義装置、接触定義プログラム及び接触定義方法 | |
US10831969B2 (en) | Predicting routability of interconnects | |
US8336001B2 (en) | Method for improving yield rate using redundant wire insertion | |
CN116776813B (zh) | 集成电路制造刻蚀效应建模方法、装置、设备及存储介质 | |
US11144700B1 (en) | Grouping nets to facilitate repeater insertion | |
JP2008186061A (ja) | 半導体設計方法および半導体設計装置 | |
JPH07121602A (ja) | 半導体集積回路のレイアウト検証装置及び検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |