CN112234028A - 降低钝化层应力的方法及钝化层应力缓冲结构 - Google Patents

降低钝化层应力的方法及钝化层应力缓冲结构 Download PDF

Info

Publication number
CN112234028A
CN112234028A CN202011164359.4A CN202011164359A CN112234028A CN 112234028 A CN112234028 A CN 112234028A CN 202011164359 A CN202011164359 A CN 202011164359A CN 112234028 A CN112234028 A CN 112234028A
Authority
CN
China
Prior art keywords
corner
passivation layer
stress
design layout
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011164359.4A
Other languages
English (en)
Inventor
蒙飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202011164359.4A priority Critical patent/CN112234028A/zh
Publication of CN112234028A publication Critical patent/CN112234028A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种降低钝化层应力的方法及钝化层应力缓冲结构。降低钝化层应力的方法包括提供设计版图，用于定义一带状金属层的结构，所述带状金属层包括至少一个拐角区域，拐角区域内包括一个大于180°的第一拐角和一个小于180°的第二拐角，且第一拐角和第二拐角相加为360°；修改设计版图中的第一拐角和第二拐角，以在第一拐角和第二拐角处形成应力缓冲结构；根据所述设计版图在一衬底的表面依次形成金属层和钝化层，所述钝化层的第一拐角和第二拐角处形成有钝化层应力缓冲结构。本发明提供的降低钝化层应力的方法通过改变带状金属层的结构来改变钝化层的结构，从而缓解钝化层的内部应力影响，进而减少或避免钝化层的特殊位置出现缺陷。

Description

降低钝化层应力的方法及钝化层应力缓冲结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种降低钝化层应力的方法及钝化层应力缓冲结构。
背景技术
对于高性能高可靠性的集成电路来说，芯片表面的钝化已成为必不可少的工艺措施之一。钝化层主要用于在器件之间和布线之间进行电气隔离，以及将器件与周围环境气氛隔离开来，以增强器件对外来离子玷污的阻挡能力，保护器件内部的互连，防止机械损伤和化学损伤。
所述钝化层的种类和结构对于互连线内部形成的应力以及所述应力释放的快慢影响很大。参阅图1，在集成电路的制备过程中，沉积、抛光、光刻等工艺都伴随着温度的变化，所述钝化层的内部应力在温度变化的过程中也发生了变化，从而形成针孔、裂纹或脱落等缺陷，尤其是钝化层的一些特殊位置，例如钝化层的拐角区域(即图1中圆圈所表示的区域)容易在应力作用下产生裂纹，引起芯片内部的形变以及互连导线短路或开路，进而导致器件失效。
现有技术采用了一些特殊的钝化层结构(例如圆形应力缓冲结构和斜切型应力缓冲结构)以缓解钝化层在应力作用下产生裂纹的情况。图2和图3分别为圆形应力缓冲结构和斜切型应力缓冲结构的钝化层缺陷情况示意图。参阅图2和图3可知，所述圆形应力缓冲结构和斜切型应力缓冲结构仍有产生裂缝的情况(即图2和图3中圆圈所表示的区域)。因此，需要一种降低钝化层应力的方法，以解决现有技术中所述钝化层的特殊位置，尤其是钝化层的拐角区域容易出现的针孔或裂纹等缺陷的问题。
发明内容
本发明的目的在于提供一种降低钝化层应力的方法及钝化层应力缓冲结构，通过改变钝化层保护的带状金属层的结构来改变所述钝化层的结构，从而缓解所述钝化层的内部应力对钝化层的影响，进而减少或避免所述钝化层的特殊位置出现缺陷。
为了达到上述目的，本发明提供了一种降低钝化层应力的方法，包括：
提供设计版图，用于定义一带状金属层的结构，所述带状金属层包括至少一个拐角区域，所述拐角区域内包括一个大于180°的第一拐角和一个小于180°的第二拐角，且所述第一拐角和所述第二拐角相加为360°；
修改所述设计版图中的第一拐角和第二拐角，以在所述第一拐角和所述第二拐角处形成应力缓冲结构；
提供衬底，根据所述设计版图在所述衬底的表面形成金属层，所述金属层的第一拐角和第二拐角处形成金属层应力缓冲结构；
在所述金属层的表面形成钝化层，所述钝化层的第一拐角和第二拐角处形成钝化层应力缓冲结构。
可选的，所述应力缓冲结构呈W型。
可选的，修改所述拐角区域的方法包括；在所述设计版图的第一拐角的相邻区域增加一块修改图形，并在所述设计版图的第二拐角上切除一块与所述修改图形相同的区域，以形成应力缓冲结构。
可选的，所述修改图形包括至少一个相同的基础图形，所述基础图形包括平行四边形。
可选的，所述修改图形包括多个相同的基础图形时，修改后的所述拐角区域形成连续的应力缓冲结构。
可选的，定义所述基础图形中最短边的边长为修补尺寸L，所述修补尺寸L与最小设计尺寸X的关系为：
Figure BDA0002745265050000021
可选的，所述基础图形包括至少一个与所述设计版图的第二拐角的角度相等的内角。
可选的，所述设计版图的第一拐角包括250-290°，所述设计版图的第二拐角包括70-110°。
可选的，通过逻辑运算或手动修改所述设计版图。
相应的，本发明还提供一种采用所述降低钝化层应力的方法制成的钝化层应力缓冲结构，所述钝化层应力缓冲结构呈W型，设置于所述钝化层的拐角区域。
综上所述，本发明提供一种降低钝化层应力的方法，包括：提供设计版图，用于定义一带状金属层的结构，所述带状金属层包括至少一个拐角区域，所述拐角区域内包括一个大于180°的第一拐角和一个小于180°的第二拐角，且所述第一拐角和所述第二拐角相加为360°；修改所述设计版图中的第一拐角和第二拐角，以在所述第一拐角和所述第二拐角处形成应力缓冲结构；提供衬底，根据所述设计版图在所述衬底的表面形成金属层，所述金属层的第一拐角和第二拐角处形成金属层应力缓冲结构；在所述金属层的表面形成钝化层，所述钝化层的第一拐角和第二拐角处形成钝化层应力缓冲结构。本发明提供的降低钝化层应力的方法通过改变钝化层保护的带状金属层的结构来改变所述钝化层的结构，从而缓解所述钝化层的内部应力对钝化层的影响，进而减少或避免所述钝化层的特殊位置出现缺陷。
相应的，本发明还提供一种钝化层应力缓冲结构，具有更好的应力缓冲能力，可以有效防止半导体器件出现机械损伤或化学损伤，提高半导体器件的稳定性。
附图说明
图1为一种钝化层的缺陷情况示意图；
图2为一种具有圆形应力缓冲结构的钝化层缺陷情况示意图；
图3为一种具有斜切型应力缓冲结构的钝化层缺陷情况示意图；
图4为本发明一实施例提供的降低钝化层应力的方法的流程图；
图5为本发明一实施例提供的降低钝化层应力的方法中设计版图的示意图；
图6为本发明一实施例提供的降低钝化层应力的方法中应力缓冲结构的结构示意图；
图7为图6中应力缓冲结构的形状示意图；
图8为本发明一实施例提供的降低钝化层应力的方法中连续的应力缓冲结构的结构示意图；
图9为图8中所述的降低钝化层应力的方法中修改图形的示意图；
图10为本发明一实施例提供的钝化层应力缓冲结构的缺陷情况示意图；
其中，附图标记如下：
1-带状金属层；11-拐角区域；12、12’-修改图形；121、121’-基础图形。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图4为本实施例提供的降低钝化层应力的方法的流程图。参阅图4，本实施例提供一种降低钝化层应力的方法，包括：
步骤S01：提供设计版图，用于定义一带状金属层的结构，所述带状金属层包括至少一个拐角区域，所述拐角区域内包括一个大于180°的第一拐角和一个小于180°的第二拐角，且所述第一拐角和所述第二拐角相加为360°；
步骤S02：修改所述设计版图中的第一拐角和第二拐角，以在所述第一拐角和所述第二拐角处形成应力缓冲结构；
步骤S03：提供衬底，根据所述设计版图在所述衬底的表面形成金属层，所述金属层的第一拐角和第二拐角处形成金属层应力缓冲结构；
步骤S04：在所述金属层的表面形成钝化层，所述钝化层的第一拐角和第二拐角处形成钝化层应力缓冲结构。
下面结合图5-图9详细说明本实施例提供的降低钝化层应力的方法。
首先，参阅图5，执行步骤S01，提供设计版图，用于定义一带状金属层1的结构，所述带状金属层1包括至少一个拐角区域11，所述拐角区域11内包括一个大于180°的第一拐角A和一个小于180°的第二拐角B，且所述第一拐角A和所述第二拐角B相加为360°。本实施例中，所述设计版图包括一个带状金属层1，所述带状金属层1上包括两个拐角区域11(图5中仅标注了其中一个拐角区域，另一个拐角区域未标明)。在本发明的其他实施例中，所述设计版图中所述带状金属层1上存在的拐角区域11可以为一个、两个或多个，本发明对此不作限制。本实施例中，所述第一拐角A为270°，所述第二拐角B为90°，在本发明的其他实施例中，所述第一拐角A的取值范围包括250-290°，相应的，所述第二拐角B的取值范围包括70-110°。
随后，参阅图6-图9，执行步骤S02，修改所述设计版图中的第一拐角A和第二拐角B，以在所述第一拐角A和所述第二拐角B处形成应力缓冲结构。可选的，所述应力缓冲结构呈W型。本实施例中，修改所述拐角区域11的方法包括；在所述第一拐角A的相邻区域增加一块修改图形12，并在所述第二拐角B上切除一块与所述修改图形12相同的区域，以形成W型应力缓冲结构。需要说明的是，在本发明的其他实施例中，所述第二拐角B上切除的区域的形状可以与所述修改图形12不同，或为所述修改图形12的等比例缩放图形，本发明对此不作限制。本实施例中，通过逻辑运算修改所述设计版图，在本发明的其他实施例中，可以通过手动修改或其他方式修改所述设计版图，本发明对此不作限制。可选的，所述修改图形12包括至少一个相同的基础图形121，所述基础图形121包括平行四边形。同时，所述基础图形121包括至少一个与所述设计版图中的第二拐角B的角度相等的内角C。由于所述基础图形121包括平行四边形，因此当所述第二拐角B不等于90°时，所述基础图形121的四个内角两两相等，此时所述基础图形121包括两个与所述第二拐角B的角度相等的所述内角C；当所述第二拐角B等于90°时，所述基础图形121的四个内角均为90°，此时所述基础图形121包括四个与所述第二拐角B的角度相等的所述内角C。
具体的，当所述修改图形中仅包括一个所述基础图形时，参阅图6，所述第一拐角A1的相邻区域增加了一块修改图形12，所述第二拐角B1上切除了一块与所述修改图形12相同的区域，形成了一个应力缓冲结构。此时，所述修改图形12(同时也是所述基础图形121)为正方形，且所述基础图形121包括四个内角C1，所述内角C1的角度与所述第二拐角B1的角度相等，均为90°。图6中所述应力缓冲结构的形状如图7所示，利用连续反向应力形成了小范围的90°-270°-90°的W型应力缓冲结构。当所述修改图形中包括多个所述基础图形时，参阅图8，所述第一拐角A2的相邻区域增加了一块修改图形12’，所述第二拐角B2上切除了一块与所述修改图形12’相同的区域，形成了一个连续的应力缓冲结构。此时，参阅图8和图9，所述修改图形12’由三个基础图形121’平铺而成，所述基础图形121’为长方形且所述基础图形121’的四个内角的角度均与所述第二拐角B2的角度相同，即所述内角C2均为90°。在本发明的其他实施例中，所述修改图形12包含的所述基础图形121的数量可以为一个、两个或多个，所述基础图形的形状可以为除正方形、长方形以外的其他平行四边形，本发明对此不作限制。
参阅图6和图9可知，定义所述基础图形中最短边的边长为修补尺寸L(即图6中L1和图9中L2所表示的边长)，所述修补尺寸L与最小设计尺寸X的关系为：
Figure BDA0002745265050000061
其中，所述最小设计尺寸X为所述设计版图的最小单位长度。
接着，执行步骤S03和步骤S04，提供衬底，根据所述设计版图在所述衬底的表面形成金属层，所述金属层的第一拐角和第二拐角处形成金属层应力缓冲结构；在所述金属层的表面形成钝化层，所述钝化层的第一拐角和第二拐角处形成钝化层应力缓冲结构。
相应的，本实施例还包括一种钝化层应力缓冲结构，采用所述降低钝化层应力的方法制成。所述应力缓冲结构具有更好的应力缓冲能力，可以有效防止半导体器件出现机械损伤或化学损伤，提高半导体器件的稳定性。
图10为本实施例提供的所述钝化层应力缓冲结构的缺陷情况示意图。为了方便与现有的圆形应力缓冲结构和斜切型应力缓冲结构做对比，下面将本实施例提供的钝化层应力缓冲结构表述为W型应力缓冲结构。首先，将图2、图3和图10分别与图1进行对比可知，圆形、斜切型和W型应力缓冲结构均具有一定的应力缓冲能力。随后，将图10分别与图2和图3对比可知，在相同尺寸的应力缓冲结构中，W型应力缓冲结构无明显的缺陷存在，圆形应力缓冲结构和斜切型应力缓冲结构均出现了明显的缺陷(即图2和图3中圆圈所表示的腐蚀空洞)。接着，参阅图10，图10中包含P1和P2两组钝化层。其中，钝化层P1的每个拐角区域均包括一个W型应力缓冲结构，且所述W型应力缓冲结构的设计版图可以参考图6；钝化层P2的每个拐角区域均包括连续的W型应力缓冲结构，且所述连续的W型应力缓冲结构的设计版图可以参考图8。需要说明的是，此处图6和图8仅作为便于说明和解释的参考示意图，并非是所述钝化层P1和P2的实际设计版图。对比P1和P2所表示的钝化层的缺陷情况可知，连续的W型应力缓冲结构与单个W型应力缓冲结构相比具有更好的应力缓冲效果。
综上，本发明提供一种降低钝化层应力的方法，包括：提供设计版图，用于定义一带状金属层的结构，所述带状金属层包括至少一个拐角区域，所述拐角区域内包括一个大于180°的第一拐角和一个小于180°的第二拐角，且所述第一拐角和所述第二拐角相加为360°；修改所述设计版图中的第一拐角和第二拐角，以在所述第一拐角和所述第二拐角处形成应力缓冲结构；提供衬底，根据所述设计版图在所述衬底的表面形成金属层，所述金属层的第一拐角和第二拐角处形成金属层应力缓冲结构；在所述金属层的表面形成钝化层，所述钝化层的第一拐角和第二拐角处形成钝化层应力缓冲结构。本发明提供的降低钝化层应力的方法通过改变钝化层保护的带状金属层的结构来改变所述钝化层的结构，从而缓解所述钝化层的内部应力对钝化层的影响，进而减少或避免所述钝化层的特殊位置出现缺陷。
相应的，本发明还提供一种钝化层应力缓冲结构，具有更好的应力缓冲能力，可以有效防止半导体器件出现机械损伤或化学损伤，提高半导体器件的稳定性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种降低钝化层应力的方法，其特征在于，包括：
提供设计版图，用于定义一带状金属层的结构，所述带状金属层包括至少一个拐角区域，所述拐角区域内包括一个大于180°的第一拐角和一个小于180°的第二拐角，且所述第一拐角和所述第二拐角相加为360°；
修改所述设计版图中的第一拐角和第二拐角，以在所述第一拐角和所述第二拐角处形成应力缓冲结构；
提供衬底，根据所述设计版图在所述衬底的表面形成金属层，所述金属层的第一拐角和第二拐角处形成金属层应力缓冲结构；
在所述金属层的表面形成钝化层，所述钝化层的第一拐角和第二拐角处形成钝化层应力缓冲结构。
2.如权利要求1所述的降低钝化层应力的方法，其特征在于，所述应力缓冲结构呈W型。
3.如权利要求1所述的降低钝化层应力的方法，其特征在于，修改所述拐角区域的方法包括；在所述设计版图的第一拐角的相邻区域增加一块修改图形，并在所述设计版图的第二拐角上切除一块与所述修改图形相同的区域，以形成应力缓冲结构。
4.如权利要求3所述的降低钝化层应力的方法，其特征在于，所述修改图形包括至少一个相同的基础图形，所述基础图形包括平行四边形。
5.如权利要求4所述的降低钝化层应力的方法，其特征在于，所述修改图形包括多个相同的基础图形时，修改后的所述拐角区域形成连续的应力缓冲结构。
6.如权利要求4所述的降低钝化层应力的方法，其特征在于，定义所述基础图形中最短边的边长为修补尺寸L，所述修补尺寸L与最小设计尺寸X的关系为：
Figure FDA0002745265040000011
7.如权利要求4所述的降低钝化层应力的方法，其特征在于，所述基础图形包括至少一个与所述设计版图的第二拐角的角度相等的内角。
8.如权利要求1所述的降低钝化层应力的方法，其特征在于，所述设计版图的第一拐角包括250-290°，所述设计版图的第二拐角包括70-110°。
9.如权利要求1所述的降低钝化层应力的方法，其特征在于，通过逻辑运算或手动修改所述设计版图。
10.一种钝化层应力缓冲结构，采用如权利要求1-9所述的降低钝化层应力的方法制成，其特征在于，所述钝化层应力缓冲结构呈W型，设置于所述钝化层的拐角区域。
CN202011164359.4A 2020-10-27 2020-10-27 降低钝化层应力的方法及钝化层应力缓冲结构 Pending CN112234028A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011164359.4A CN112234028A (zh) 2020-10-27 2020-10-27 降低钝化层应力的方法及钝化层应力缓冲结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011164359.4A CN112234028A (zh) 2020-10-27 2020-10-27 降低钝化层应力的方法及钝化层应力缓冲结构

Publications (1)

Publication Number Publication Date
CN112234028A true CN112234028A (zh) 2021-01-15

Family

ID=74110870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011164359.4A Pending CN112234028A (zh) 2020-10-27 2020-10-27 降低钝化层应力的方法及钝化层应力缓冲结构

Country Status (1)

Country Link
CN (1) CN112234028A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242716A (zh) * 2021-12-10 2022-03-25 恒泰柯半导体（上海）有限公司 深沟道型功率器件版图结构、半导体功率器件及电子设备
CN115048900A (zh) * 2022-08-15 2022-09-13 墨研计算科学（南京）有限公司 一种集成电路版图的拐角填充方法、装置及计算机设备
CN115548110A (zh) * 2022-11-28 2022-12-30 深圳市威兆半导体股份有限公司 半导体器件及其制造方法
CN116504716A (zh) * 2023-06-21 2023-07-28 粤芯半导体技术股份有限公司 半导体顶层金属的opc修补方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1074557A (zh) * 1991-11-07 1993-07-21 三星电子株式会社 半导体装置
US5650666A (en) * 1995-11-22 1997-07-22 Cypress Semiconductor Corp. Method and apparatus for preventing cracks in semiconductor die
JPH1064901A (ja) * 1996-07-18 1998-03-06 Samsung Electron Co Ltd 半導体チップパッケージ素子
CN1592946A (zh) * 2001-11-21 2005-03-09 通用半导体公司 抵抗在钝化层形成裂纹的集成电路
US20050074918A1 (en) * 2003-10-07 2005-04-07 Taiwan Semicondutor Manufacturing Co. Pad structure for stress relief
CN101194357A (zh) * 2005-06-17 2008-06-04 罗姆股份有限公司 半导体集成电路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1074557A (zh) * 1991-11-07 1993-07-21 三星电子株式会社 半导体装置
US5650666A (en) * 1995-11-22 1997-07-22 Cypress Semiconductor Corp. Method and apparatus for preventing cracks in semiconductor die
JPH1064901A (ja) * 1996-07-18 1998-03-06 Samsung Electron Co Ltd 半導体チップパッケージ素子
CN1592946A (zh) * 2001-11-21 2005-03-09 通用半导体公司 抵抗在钝化层形成裂纹的集成电路
US20050074918A1 (en) * 2003-10-07 2005-04-07 Taiwan Semicondutor Manufacturing Co. Pad structure for stress relief
CN101194357A (zh) * 2005-06-17 2008-06-04 罗姆股份有限公司 半导体集成电路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242716A (zh) * 2021-12-10 2022-03-25 恒泰柯半导体（上海）有限公司 深沟道型功率器件版图结构、半导体功率器件及电子设备
CN115048900A (zh) * 2022-08-15 2022-09-13 墨研计算科学（南京）有限公司 一种集成电路版图的拐角填充方法、装置及计算机设备
CN115548110A (zh) * 2022-11-28 2022-12-30 深圳市威兆半导体股份有限公司 半导体器件及其制造方法
CN116504716A (zh) * 2023-06-21 2023-07-28 粤芯半导体技术股份有限公司 半导体顶层金属的opc修补方法
CN116504716B (zh) * 2023-06-21 2024-01-26 粤芯半导体技术股份有限公司 半导体顶层金属的opc修补方法

Similar Documents

Publication Publication Date Title
CN112234028A (zh) 降低钝化层应力的方法及钝化层应力缓冲结构
CN100370580C (zh) 半导体晶片及其制造方法
US7382038B2 (en) Semiconductor wafer and method for making the same
US8692357B2 (en) Semiconductor wafer and processing method therefor
US9064939B2 (en) Methods of making integrated circuits
US5650666A (en) Method and apparatus for preventing cracks in semiconductor die
US9437485B2 (en) Method for line stress reduction through dummy shoulder structures
US7723826B2 (en) Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer
US20060223304A1 (en) Semiconductor device and pattern generating method
US20110309522A1 (en) Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy
CN218069837U (zh) 半导体结构
US20220130772A1 (en) Semiconductor device and semiconductor wafer
TWI843076B (zh) 半導體裝置及其製造方法
US20220310484A1 (en) Semiconductor structure and fabrication method thereof
US12062627B2 (en) Semiconductor device
CN101110389A (zh) 半导体晶片及其制造方法
US11417832B2 (en) Semiconductor device and manufacturing method thereof
US8957523B2 (en) Dielectric posts in metal layers
US20240213173A1 (en) Alignment pattern having an e shape
US11296036B2 (en) Mark pattern in semiconductor device
CN109830459B (zh) 一种熔丝结构的形成方法
US20070032120A1 (en) Fuse guard ring for semiconductor device
JP4309560B2 (ja) 半導体装置及びその製造方法並びに半導体ウエーハ
CN117913068A (zh) 半导体结构及其形成方法
CN112185839A (zh) 钝化层测试结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210115