CN106096087B - 占领图形填充方法 - Google Patents

占领图形填充方法 Download PDF

Info

Publication number
CN106096087B
CN106096087B CN201610373502.8A CN201610373502A CN106096087B CN 106096087 B CN106096087 B CN 106096087B CN 201610373502 A CN201610373502 A CN 201610373502A CN 106096087 B CN106096087 B CN 106096087B
Authority
CN
China
Prior art keywords
capturing
filling
graph
rule
domain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610373502.8A
Other languages
English (en)
Other versions
CN106096087A (zh
Inventor
陈华伦
孔蔚然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610373502.8A priority Critical patent/CN106096087B/zh
Publication of CN106096087A publication Critical patent/CN106096087A/zh
Priority to US15/363,514 priority patent/US10061884B2/en
Application granted granted Critical
Publication of CN106096087B publication Critical patent/CN106096087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Abstract

本发明公开了一种占领图形填充方法，包括如下步骤：步骤一、根据图形数据占比率要求值和图形隔离规则确定占领图形的填充规则；步骤二、在版图中找出需要进行占领图形填充的空白区域；步骤三、按照占领图形的填充规则在版图的空白区域进行占领图形填充。本发明能实现占领图形的智能填充，使占领图形填充后的图形数据占比率无限逼近要求值。

Description

占领图形填充方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种占领图形填充方法。
背景技术
随着半导体集成电路技术的发展，在进入深亚微米后，掩模版即版图上图形的数据占比率(DR，Data Ratio)严重影响晶圆的工艺制造，特别是当工艺固化以后，尤其是刻蚀工艺确定后，图形数据占比率的变动直接影响刻蚀线条尺寸及形貌的变化，从而造成器件性能，甚至功能的失效。如表1所示，是有源区不同数据占比率造成有源区关键尺寸(CD，Critical Dimension)巨大偏差的实例。
表1
不同产品 产品1 产品2 产品3
有源区图形的DR 28.20％ 41.05％ 42.25％
有源区的CD的偏差 -45nm -35nm -33nm
由此可知，当刻蚀工艺参数固定不变时，DR的变动会使得CD值也产生变动，CD值偏差较大时会影响到器件的性能，也即DR的大小成为影响器件性能的一个重要参数，所以需要想办法使DR处于范围内，使器件的性能满足要求。
现有工艺中，都是采用固定占领图形填充法(Fixed Dummy Pattern Filling)，对需要补正DR的版图层次，如有源区(Active)，控制栅(Gate)及金属布线(Metals)等进行占领图形填充来尽量满足工艺对DR的要求。比如对有源区，根据隔离规则等工艺设计规则制定出占领图形(Dummy Pattern)的大小，占领图形也称冗余图形，如图1所示，是现有固定占领图形填充的示意图，在空旷的无源区即场区(Field)101中填入有源区占领图形(dummyactive)102，有源区占领图形102的长d1和宽d2都为4.08微米，间距d3为2.4微米，占领图形填充后在局部区域的DR就是大约40％。但是占领图形填充时必须满足各种隔离规则，因此有些field区域不能填入，其它层次，如gate和metals等有相同问题。
固定占领图形填充法虽然修正了数据占比率，但由于不同产品不同布局布线，还是无法接近所需要的DR，无法克服由其造成的CD偏差问题，有时候不得不根据不同的DR开发不同的刻蚀菜单，每一种刻蚀菜单分别代表一种刻蚀工艺，以及需要更改刻蚀工艺来克服DR的差异对CD所产生的偏差。这样做法会直接影响产品交货期，也会造成众多工艺菜单管理的困难，甚至有时误用菜单带来巨大损失，这在metals刻蚀时尤为明显，同一metals层次而不同产品，由于DR相差5％左右就可能需对应不同刻蚀工艺。
如图2所示，是现有方法中具有隔离规则限制时固定占领图形填充的示意图；在衬底上具有划片线边缘(Scribe line edge)201，有源区202即ACT所示区域，N阱203，控制栅204即GATE所示区域，占领图形205，标记206所示区域为占领图形不能填入区域。其中占领图形205的长度和宽度相等，w1表示占领图形205的长度或宽度，w2表示占领图形205和划片线边缘201之间间距的最小值，w3表示占领图形205和有源区202之间间距的最小值，w4表示占领图形205和控制栅204之间间距的最小值，w5表示N阱203内部的占领图形205和N阱203之间间距的最小值，w6表示N阱203外部的占领图形205和N阱203之间间距的最小值。由于受到w2和w6的限制，区域206中不能进行占领图形205的填充，因为填充占领图形205后会突破w2和w6的限制。
由图2可知，不能进行占领图形205的填充的区域206很大，这一区域将在采用化学机械研磨(CMP)工艺进行平坦化后造成过度磨蚀(dishing)效应，带来一系列工艺问题，如相邻active变小，以及后续gate光刻时变形等问题。
发明内容
本发明所要解决的技术问题是提供一种占领图形填充方法，能实现占领图形的智能填充，使占领图形填充后的图形数据占比率无限逼近要求值。
为解决上述技术问题，本发明提供的占领图形填充方法包括如下步骤：
步骤一、提供对应层次的版图的图形数据占比率要求值和图形隔离规则；根据所述图形数据占比率要求值和所述图形隔离规则确定占领图形的填充规则，所述填充规则为通过改变所述占领图形的大小、形状和间距来保证填充区域的图形数据占比率满足所述图形数据占比率要求值以及满足所述图形隔离规则。
步骤二、在所述版图中找出需要进行占领图形填充的空白区域。
步骤三、按照所述占领图形的填充规则在所述版图的空白区域进行占领图形填充，使占领图形填充后的图形数据占比率逼近所述图形数据占比率要求值。
进一步的改进是，所述版图对应的层次包括有源区，控制栅，金属布线。
进一步的改进是，步骤二中的所述空白区域位于所述版图的主图形之外。
进一步的改进是，步骤一中所述图形数据占比率要求值为固定不变的固化结构，对于同一层次的不同版图，步骤三完成后都采用相同的刻蚀工艺进行，实现刻蚀工艺固化。
进一步的改进是，对于同一层次的不同版图，步骤三完成后不同版图之间的图形数据占比率的差值小于5％。
进一步的改进是，步骤三完成之后还包括步骤四：
进行所述版图的图形数据占比率检测。
进行DRC检测。
进一步的改进是，步骤一中的所述图形隔离规则由设计规则确定，所述图形隔离规则包括主图形和邻接图形之间的最小间距，所述占领图形和对应的主图形之间的间距小于所述图形隔离规则限定的所述主图形对应的最小间距。
进一步的改进是，步骤一确定所述填充规则之后还包括采用EDA软件进行计算所需的占领图形的结构，不同结构的所述占领图形的大小、形状和间距不同。
进一步的改进是，步骤二中采用CAD软件在所述版图中找出需要进行占领图形填充的空白区域。
本发明首先根据图形数据占比率要求值和图形隔离规则确定占领图形的填充规则，之后找出占领图形的空白区域，之后再按照填充规则的要求对占领图形的大小、形状和间距进行相应的改变来实现对空白区域的填充，本发明通过对占领图形的改变能够实现和空白区域的自动匹配，从而能实现占领图形的智能填充，使占领图形填充后的图形数据占比率无限逼近要求值，从而能得到稳定的图形数据占比率并消除大块不能进行占领图形填充的区域。相对于现有固定占领图形填充法，本发明方法为智能占领图形填充法(SmartDummy Pattern Filling)。
由于本发明图形数据占比率稳定，本发明对相同的图形数据占比率要求值的图形结构采用相同的刻蚀工艺即可，所以不需要对刻蚀菜单进行更改即可实现良好的关键尺寸，这样能够消除工艺延迟、提高效率，还能减少刻蚀工艺菜单管理的困难以及避免误用刻蚀菜单造成的损失。
由于本发明能消除大块不能进行占领图形填充的区域，能消除CMP平坦化后的过度磨蚀效应，避免由此带来的工艺问题，如相邻有源区变小，以及后续栅极光刻时变形等问题。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有固定占领图形填充的示意图；
图2是现有方法中具有隔离规则限制时固定占领图形填充的示意图；
图3是本发明实施例占领图形填充方法的流程图。
具体实施方式
如图3所示，是本发明实施例占领图形填充方法的流程图，本发明实施例占领图形填充方法包括如下步骤：
步骤一、提供对应层次的版图的图形数据占比率要求值和图形隔离规则；根据所述图形数据占比率要求值和所述图形隔离规则确定占领图形的填充规则，所述填充规则为通过改变所述占领图形的大小、形状和间距来保证填充区域的图形数据占比率满足所述图形数据占比率要求值以及满足所述图形隔离规则。
所述版图对应的层次包括有源区，控制栅，金属布线。
所述图形数据占比率要求值为固定不变的固化结构。
所述图形隔离规则由设计规则确定，所述图形隔离规则包括主图形和邻接图形之间的最小间距，所述占领图形和对应的主图形之间的间距小于所述图形隔离规则限定的所述主图形对应的最小间距。
确定所述填充规则之后还包括采用EDA软件进行计算所需的占领图形的结构，不同结构的所述占领图形的大小、形状和间距不同。
步骤二、在所述版图中找出需要进行占领图形填充的空白区域。所述空白区域位于所述版图的主图形之外。
较佳为，采用CAD软件在所述版图中找出需要进行占领图形填充的空白区域。
步骤三、按照所述占领图形的填充规则在所述版图的空白区域进行占领图形填充，使占领图形填充后的图形数据占比率逼近所述图形数据占比率要求值。
由于本发明实施例的所述图形数据占比率要求值为固定不变的固化结构，步骤三进行占领图形填充之后同一层次的不同版图的图形数据占比率非常接近，较佳为，对于同一层次的不同版图步骤三完成后不同版图之间的图形数据占比率的差值小于5％；这样，步骤三完成后都采用相同的刻蚀工艺进行，实现刻蚀工艺固化。这样能够消除进行刻蚀工艺更改所带来的不利影响。
还包括步骤四：进行所述版图的图形数据占比率检测；进行DRC检测。
由上可知，本发明实施例是根据field也即空白区域的大小和周边环境的不同，用形状和大小不同的图形填充方法进行占领图形填充，所以为智能占领图形填充法(SmartDummy Pattern Filling)，能无限逼近所要求的DR数值。
本发明实施例特别是在现有固定图形填充法无法填入的地方，也能在保持DR值不变的条件下，改变占领图形的大小和形状来进行填充。以dummy active即有源区占领图形为例，如表2所示，为了得到DR为40％左右的图形填充，针对不同field的区域，可用四种不同图形填充，得到的局部和全部DR都一样是40％左右，在保证隔离规则和DR值的条件下，可以灵活产生用于填充的占领图形，满足填充要求，在图2所示的占领图形205，可以在保证占领图形间距0.4微米，占领图形至N阱(Nwell)间距0.6微米条件下，同时满足DR为40％的条件下，灵活变化占领图形的长宽比及形状。
表2
占领图形 占领图形宽长比(微米) 占领图形间距(微米) 占领图形至N阱间距(微米)
1 4.08X4.08 2.4 1.2
2 0.8X0.8 0.45 0.6
3 0.88X0.88 0.52 0.6
4 0.7X0.7 0.4 0.6
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种占领图形填充方法，其特征在于，包括如下步骤：
步骤一、提供对应层次的版图的图形数据占比率要求值和图形隔离规则；根据所述图形数据占比率要求值和所述图形隔离规则确定占领图形的填充规则，所述填充规则为通过改变所述占领图形的大小、形状和间距来保证填充区域的图形数据占比率满足所述图形数据占比率要求值以及满足所述图形隔离规则；
步骤二、在所述版图中找出需要进行占领图形填充的空白区域；
步骤三、按照所述占领图形的填充规则在所述版图的空白区域进行占领图形填充，使占领图形填充后的图形数据占比率逼近所述图形数据占比率要求值。
2.如权利要求1所述占领图形填充方法，其特征在于：所述版图对应的层次包括有源区，控制栅，金属布线。
3.如权利要求1所述占领图形填充方法，其特征在于：步骤二中的所述空白区域位于所述版图的主图形之外。
4.如权利要求1所述占领图形填充方法，其特征在于：步骤一中所述图形数据占比率要求值为固定不变的固化结构，对于同一层次的不同版图，步骤三完成后都采用相同的刻蚀工艺进行，实现刻蚀工艺固化。
5.如权利要求4所述占领图形填充方法，其特征在于：对于同一层次的不同版图，步骤三完成后不同版图之间的图形数据占比率的差值小于5％。
6.如权利要求1所述占领图形填充方法，其特征在于：步骤三完成之后还包括步骤四：
进行所述版图的图形数据占比率检测；
进行DRC检测。
7.如权利要求1所述占领图形填充方法，其特征在于：步骤一中的所述图形隔离规则由设计规则确定，所述图形隔离规则包括主图形和邻接图形之间的最小间距，所述占领图形和对应的主图形之间的间距大于等于所述图形隔离规则限定的所述主图形对应的最小间距。
8.如权利要求1所述占领图形填充方法，其特征在于：步骤一确定所述填充规则之后还包括采用EDA软件进行计算所需的占领图形的结构，不同结构的所述占领图形的大小、形状和间距不同。
9.如权利要求1所述占领图形填充方法，其特征在于：步骤二中采用CAD软件在所述版图中找出需要进行占领图形填充的空白区域。
CN201610373502.8A 2016-05-31 2016-05-31 占领图形填充方法 Active CN106096087B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610373502.8A CN106096087B (zh) 2016-05-31 2016-05-31 占领图形填充方法
US15/363,514 US10061884B2 (en) 2016-05-31 2016-11-29 Dummy pattern filling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610373502.8A CN106096087B (zh) 2016-05-31 2016-05-31 占领图形填充方法

Publications (2)

Publication Number Publication Date
CN106096087A CN106096087A (zh) 2016-11-09
CN106096087B true CN106096087B (zh) 2019-08-13

Family

ID=57230403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610373502.8A Active CN106096087B (zh) 2016-05-31 2016-05-31 占领图形填充方法

Country Status (2)

Country Link
US (1) US10061884B2 (zh)
CN (1) CN106096087B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110057733B (zh) * 2019-04-30 2022-02-11 常州大学 一种暖体假人呼吸系统实验装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437146A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种通孔关键尺寸检测版图的优化方法
CN102446826A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 金属层冗余金属填充测试光掩模设计和应用
CN102468134A (zh) * 2010-11-16 2012-05-23 上海华虹Nec电子有限公司 利用冗余图形填充来调整芯片图形密度的方法
CN102945302A (zh) * 2012-11-02 2013-02-27 上海华力微电子有限公司 一种划分高填充率冗余图形的方法
CN103441096A (zh) * 2013-08-02 2013-12-11 上海华力微电子有限公司 一种冗余图形填充方法
CN103514617A (zh) * 2013-10-18 2014-01-15 上海华力微电子有限公司 一种提高狭长区域冗余图形填充率的方法
CN103902789A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种冗余图形的填充方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743723B2 (en) * 1995-09-14 2004-06-01 Canon Kabushiki Kaisha Method for fabricating semiconductor device
US5888900A (en) * 1996-07-30 1999-03-30 Kawasaki Steel Corporation Method for manufacturing semiconductor device and reticle for wiring
US6187688B1 (en) * 1997-01-21 2001-02-13 Matsushita Electric Industrial Co., Ltd. Pattern formation method
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2000208488A (ja) * 1999-01-12 2000-07-28 Kawasaki Steel Corp エッチング方法
AU1780701A (en) * 1999-11-18 2001-05-30 Pdf Solutions, Inc. System and method for product yield prediction using a logic characterization vehicle
US6563148B2 (en) * 2000-04-19 2003-05-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with dummy patterns
JP2002198419A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法、半導体装置の設計方法
JP2004221231A (ja) * 2003-01-14 2004-08-05 Nec Electronics Corp レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法
US20050234684A1 (en) * 2004-04-19 2005-10-20 Mentor Graphics Corp. Design for manufacturability
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
JP4284202B2 (ja) * 2004-02-04 2009-06-24 パナソニック株式会社 面積率／占有率検証プログラム及びパターン生成プログラム
JP4761859B2 (ja) * 2005-07-14 2011-08-31 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト設計方法
US7745239B1 (en) * 2006-07-14 2010-06-29 Tela Innovations, Inc. Arrangement of fill unit elements in an integrated circuit interconnect layer
US7739632B2 (en) * 2006-08-18 2010-06-15 International Business Machines Corporation System and method of automated wire and via layout optimization description
US7928539B2 (en) * 2007-01-29 2011-04-19 Renesas Electronics Corporation Semiconductor device
JP2008270276A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置
JP2009049107A (ja) * 2007-08-16 2009-03-05 Nec Electronics Corp ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置
JP2010003949A (ja) * 2008-06-23 2010-01-07 Nec Electronics Corp 半導体集積回路装置のレイアウト検証方法
JP2010073137A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体集積回路設計方法及び設計プログラム
JP5504693B2 (ja) * 2009-05-20 2014-05-28 ソニー株式会社 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム
US8466560B2 (en) * 2010-12-30 2013-06-18 Stmicroelectronics, Inc. Dummy structures having a golden ratio and method for forming the same
US8765607B2 (en) * 2011-06-01 2014-07-01 Freescale Semiconductor, Inc. Active tiling placement for improved latch-up immunity
CN103049588B (zh) * 2011-10-14 2016-04-13 上海华虹宏力半导体制造有限公司 冗余图形的填充方法
KR102122458B1 (ko) * 2013-11-19 2020-06-12 삼성전자주식회사 반도체 소자의 패턴을 디자인하는 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468134A (zh) * 2010-11-16 2012-05-23 上海华虹Nec电子有限公司 利用冗余图形填充来调整芯片图形密度的方法
CN102437146A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种通孔关键尺寸检测版图的优化方法
CN102446826A (zh) * 2011-09-23 2012-05-09 上海华力微电子有限公司 金属层冗余金属填充测试光掩模设计和应用
CN102945302A (zh) * 2012-11-02 2013-02-27 上海华力微电子有限公司 一种划分高填充率冗余图形的方法
CN103441096A (zh) * 2013-08-02 2013-12-11 上海华力微电子有限公司 一种冗余图形填充方法
CN103514617A (zh) * 2013-10-18 2014-01-15 上海华力微电子有限公司 一种提高狭长区域冗余图形填充率的方法
CN103902789A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种冗余图形的填充方法

Also Published As

Publication number Publication date
US20170344687A1 (en) 2017-11-30
CN106096087A (zh) 2016-11-09
US10061884B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
US8312408B2 (en) Method and design system for semiconductor integrated circuit
US8103977B2 (en) Semiconductor device and its manufacturing method, semiconductor manufacturing mask, and optical proximity processing method
US20070262454A1 (en) Semiconductor device and wiring auxiliary pattern generating method
US9287125B2 (en) Multiple edge enabled patterning
US6865727B2 (en) Method for calculating the capacity of a layout of an integrated circuit with the aid of a computer, and application of the method to integrated circuit fabrication
KR20090082107A (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 프로그램 및반도체 장치의 제조 시스템
US6081272A (en) Merging dummy structure representations for improved distribution of artifacts in a semiconductor layer
JP4768500B2 (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
US20040064796A1 (en) Correction of spacing violations between pure fill via areas in a multi-wide object class design layout
CN106096087B (zh) 占领图形填充方法
CN108132580B (zh) 去除斜边凸起的方法
US20230205967A1 (en) Through-silicon via in integrated circuit packaging
JP2002535752A (ja) 集積回路のレイアウトをコンピュータによって検証する方法および装置ならびに該方法の、集積回路を製造するための使用
US10296698B2 (en) Forming multi-sized through-silicon-via (TSV) structures
US10691862B2 (en) Layouts for connecting contacts with metal tabs or vias
CN107783369B (zh) 光学邻近校正的修复方法
CN103871855B (zh) 一种集成电路双栅氧的制备方法
KR100815953B1 (ko) 오프 그리드 방지를 위한 ｏｐｃ 처리방법
US20220189921A1 (en) Stacked die circuit routing system and method
CN107153720A (zh) 一种冗余金属填充的方法及系统
CN110378073A (zh) 版图修正方法及装置
US9003336B2 (en) Mask assignment optimization
JP2000133788A (ja) トレンチ・エッチング・プロセスの開発を容易にする集積チップ・ダミ―・トレンチ・パタ―ン
US20140201694A1 (en) Wrap Based Fill In Layout Designs
CN103514617A (zh) 一种提高狭长区域冗余图形填充率的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant