JP2009049107A - ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 - Google Patents
ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 Download PDFInfo
- Publication number
- JP2009049107A JP2009049107A JP2007212360A JP2007212360A JP2009049107A JP 2009049107 A JP2009049107 A JP 2009049107A JP 2007212360 A JP2007212360 A JP 2007212360A JP 2007212360 A JP2007212360 A JP 2007212360A JP 2009049107 A JP2009049107 A JP 2009049107A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dummy pattern
- placement
- area
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 ダミーパターンの配置に伴う光学的影響によってOPC処理の負担(特にバイアス処理の負担)が増大している。
【解決手段】 パターン配置装置50は、複数の配線パターンが配置されたレイアウト領域にダミーパターンを配置する。パターン配置装置50は、ダミーパターンが配置されるべき配置領域を、互いに隣り合う配線パターンの中間領域に、かつ両隣の配線パターンに対する間隔が実質的に一定になるように設定する配置領域設定部54と、ダミーパターンを配置領域に配置するパターン配置部55と、を備える。
【選択図】 図1
【解決手段】 パターン配置装置50は、複数の配線パターンが配置されたレイアウト領域にダミーパターンを配置する。パターン配置装置50は、ダミーパターンが配置されるべき配置領域を、互いに隣り合う配線パターンの中間領域に、かつ両隣の配線パターンに対する間隔が実質的に一定になるように設定する配置領域設定部54と、ダミーパターンを配置領域に配置するパターン配置部55と、を備える。
【選択図】 図1
Description
本発明は、ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置に関する。本発明は、特にOPC(Optical Proximity Correction)処理の簡略化を図ることが可能なダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置に関する。
近年、半導体装置は、配線層の多層化が進んでいる。複数の配線層が幾段にも積層されると、上層の配線層ほど、下層の配線層の面内における凹凸の影響を受ける。この影響が大きい場合、上層に形成される配線層の配線に断線が生じるおそれさえある。また、同一の配線層内であっても、部分ごとの凸凹により、配線の断線が生じるおそれもある。この問題を解決するため、配線パターンに重ならないようにダミーパターンを配置する技術が知られている。尚、配線の断線を防ぐことのほか、配線層の層厚を一定にし、配線抵抗のばらつきを防ぐためにもダミーパターンは配置される。ダミーパターンは電源電位に設定されることもあるが、一般的にはフローティング(どこにも接続されない状態)に設定される。
また、配線間距離の短縮化も進んでいる。そして、フォトマスクを介して入力される光の干渉の影響によってパターン形状の精度を確保できないという問題に対処するため、パターン配置後のレイアウトデータに対してOPC処理(光近接効果補正の処理)を施すことが行われている。なお、OPC処理では、パターンの先端部分にハンマーヘッドを配置したり、パターンの幅を太くしたり細くしたりするものがある。以下、パターンの幅を太く又は細くする処理をバイアス処理と呼ぶ。
特許文献1及び2には、ダミーパターンを配置する点が記載されている。特許文献1には、エッチング時にライン端部にばらつきが生じることを抑制するため、パターン端部の両側辺隣にダミーパターンを配置する技術が開示されている。特許文献2には、配線パターンの周囲にダミーパターンを配置し、ハンマーヘッドの付加を一定のルールで実現させる技術が開示されている。なお、特許文献3には、露光用マスクのパターン補正に関する技術が開示されている。
特開2001−230250号公報
特開2004−354605号公報
特開2001−100390号公報
上述のように、半導体装置の信頼性を確保するためにはダミーパターンを配置することが必要である。この場合、ダミーパターンを配置したことを考慮して配線パターンに対してOPC処理を実行する必要があるが、ダミーパターンの配置態様によっては、特にバイアス処理の処理量が著しく増大したり、またバイアス処理に要する時間が長時間化したりしてしまう。
例えば、細かなダミーパターンを長尺な配線パターンの横にランダムに配置する場合には、ダミーパターンと配線パターン間の距離は比較的ランダムなものになり、バイアス処理の補正値が格納されるテーブルのデータ量が増大してしまう。
このように、ダミーパターンの配置に伴う光学的影響によってOPC処理の負担(特にバイアス処理の負担)が増大している。
本発明に係るダミーパターン配置装置は、複数の配線パターンが配置されたレイアウト領域にダミーパターンを配置するダミーパターン配置装置であって、前記ダミーパターンが配置されるべき配置領域を、互いに隣り合う前記配線パターンの中間領域に、かつ両隣の前記配線パターンに対する間隔が実質的に一定になるように設定する配置領域設定部と、前記ダミーパターンを前記配置領域に配置するパターン配置部と、を備える。
隣り合う配線パターンに対して所定距離を置いて、その中間にダミーパターンを配置することで、ダミーパターンの配置に伴って配線パターンに及ぼす光学的影響を均一化させる。これによって、ダミーパターンの光学的影響を考慮するバイアス処理の簡略化を図ることができる。
本発明に係るダミーパターン配置方法は、コンピュータを用いて複数の配線パターンが配置されたレイアウト領域にダミーパターンを配置するダミーパターン配置方法であって、前記ダミーパターンが配置されるべき配置領域を、互いに隣り合う前記配線パターンの中間領域に、かつ両隣の前記配線パターンに対する間隔が実質的に一定になるように設定し、前記ダミーパターンを前記配置領域に配置する。
本発明に係るプログラムは、複数の配線パターンが配置されたレイアウト領域にダミーパターンをコンピュータに配置させるプログラムであって、複数の前記配線パターンが配置されたレイアウトデータを読み込ませ、前記ダミーパターンが配置されるべき配置領域を、互いに隣り合う前記配線パターンの中間領域に、かつ両隣の前記配線パターンに対する間隔が実質的に一定になるように設定させ、前記ダミーパターンを前記配置領域に配置させる。
本発明に係る半導体装置は、第1軸線に沿って延在する島状の複数の配線パターンと、前記第1軸線に沿って延在する島状の複数のダミーパターンと、を備える半導体装置であって、複数の前記ダミーパターン夫々は互いに隣り合う前記配線パターンの中間領域に配置され、前記中間領域に配置された前記ダミーパターンのその両隣の前記配線パターンに対する間隔は、レイアウト領域の全域に亘って実質的に一定である。
本発明によれば、ダミーパターンの光学的影響を考慮するOPC処理(特にバイアス処理)を簡略化することができる。
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、各実施の形態は、説明の便宜上、簡略化されている。図面は簡略的なものであるから、図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。同一の要素には、同一の符号を付し、重複する説明は省略するものとする。上下左右といった方向を示す言葉は、原則として図面を正面視して用いるものとする。
〔第1の実施形態〕
本発明の第1の実施形態について、図1乃至図10を参照して説明する。図1は、パターン配置装置の構成を説明するための概略的な模式図である。図2は、パターン配置装置の動作を説明するためのフローチャートである。図3は、データ率確認部の動作を説明するための説明図である。図4乃至図10は、パターン配置装置の動作を説明するための説明図である。
本発明の第1の実施形態について、図1乃至図10を参照して説明する。図1は、パターン配置装置の構成を説明するための概略的な模式図である。図2は、パターン配置装置の動作を説明するためのフローチャートである。図3は、データ率確認部の動作を説明するための説明図である。図4乃至図10は、パターン配置装置の動作を説明するための説明図である。
図1に示すように、パターン配置装置(ダミーパターン配置装置)50は、記憶部51及び処理部52を有するコンピュータである。処理部52は、データ率確認部53、パターン変形部(配置領域設定部)54、パターン配置部55、STA(Static Timing Analysis)実行部56、及びOPC(Optical Proximity Correction)実行部57を有する。
記憶部51には、レイアウトデータ、配線ルール、各種のテーブル(バイアス処理の補正値が格納されるテーブル、倍率格納テーブル(後述する)等)といった要素が格納される。処理部52は、記憶部51に格納されたレイアウトデータを読み出して、後述するようにダミーパターンをレイアウト領域に配置する。尚、ダミーパターン配置後のレイアウトデータは、記憶部51に保存される。
データ率確認部53は、レイアウト領域に配置されたパターンのデータ率が所定のデータ率を満足するのかを確認する。パターン変形部54は、レイアウト領域に配置されたパターンの大きさを変更する。パターン配置部55は、レイアウト領域にパターンを配置する。STA実行部56は、ダミーパターン配置後のレイアウトデータに基づいてタイミング解析(STA(Static Timing Analysis))を行い、信号の伝播遅延を求める。OPC実行部57は、光近接効果補正(OPC(Optical Proximity Correction))を実行し、レイアウトデータのパターンに対してハンマーヘッドを付加させたり、光近接効果の影響を考慮してバイアス処理を行ったりする。
なお、データ率確認部53、パターン変形部54、パターン配置部55、STA実行部56、及びOPC実行部57らの機能は、プログラムの命令が演算処理部で順次実行されることで実現される。なお、プログラム自体は、記憶部51に格納されていてもよいし、他の記憶媒体(メモリ等)に格納されていても良い。
以下、図2乃至図10を適宜参照しながら、パターン配置装置50のダミーパターンの配置動作について説明する。
図2に示すように、まず、ダミーパターン配置前のデータを準備する。ここでは、データ率確認部53は、配線パターンがレイアウト領域に配置されたレイアウトデータ(ダミーパターン配置工程前データ)を記憶部51から読み出す。
次に、データ率確認部53は、単位領域ごとのデータ率が所定のデータ率以上であるのかを確認し、データ率不足の領域を特定する(S1)。なお、データ率とは、所定領域におけるパターンの占有率に等しい。また、単位領域とは、後述の説明から明らかなように、レイアウト領域が複数に区分された個々の領域を示す。
図3を参照して、データ率確認部53の動作について説明する。なお、レイアウト領域1は、図3に示すように、x軸に平行な第1軸線L1〜Lx及びy軸に平行な第2軸線L1〜Lxで区分されるものとする。
データ率確認部53は、x軸に平行な第1軸線で規定されるマス目2つ分の列(L1〜L3で規定される列、L2〜L4で規定される列、L3〜L5で規定される列、L4〜L6で規定される列、L5〜L7で規定される列、L6〜L8で規定される列等)毎にデータ率を確認する。そして、データ率確認部53は、上述の列毎に、y軸に平行な第2軸線で規定されるマス目8つ分の単位領域(L1〜L5で規定される単位領域、L2〜L6で規定される単位領域、L3〜L7で規定される単位領域、L4〜L8で規定される単位領域、L5〜L9で規定される単位領域、L6〜L10で規定される単位領域)毎に配線パターンのデータ率を順次確認する。そして、データ率が所定のデータ率を満足しない領域を特定する。
以下、説明の便宜上、第1軸線L1〜L3で規定される列のうち第2軸線L2〜L7で特定される単位領域でデータ率が不足するものとする。以下、この単位領域を不足領域と呼ぶ。
図4に、この不足領域の説明図を示す。図4に示すように、不足領域2においては、4つの配線パターン3が配置されている。配線パターン3は、y軸(軸線)に沿って延在する長尺な島状のパターンである。換言すると、配線パターン3はy軸を長手方向とする棒状のパターンである。配線パターン3の幅(x軸に沿う長さ)は、記憶部51に設定されたデザインルールに基づいてαに設定されている。配線パターン3同士の間隔は、11α(11×α)に設定されている。なお、配線パターンは、実際には端部の座標、パターン長、パターン幅といったデータに基づいて特定される。
図2に戻って説明する。次に、パターン変形部54は変形量の設定を行う(S2)。なお、後述の説明から明らかなように、変形量とは配置領域の面積(配置領域の設定範囲)を決定づける値である。ここでは、変形量として倍率が採用されている。
具体的には、パターン変形部54は、記憶部51の倍率格納テーブルから倍率を読み出す。ここでは、倍率格納テーブルには、10倍、8倍、6倍、4倍、2倍という倍数が格納されている。パターン変形部54は、倍率が大きい順で配置領域を順次設定する。従って、パターン変形部54は、一番大きな10倍を倍率格納テーブルから読み出し、変形量としての倍率を10倍に設定する。
次に、パターン変形部54は、図5に模式的に示すように、配線パターン3の幅を10倍に設定し、配線パターン3を変形させる(S3)。すなわち、配線パターン3の左辺(第1側辺)を5α分だけ紙面に向かって左に移動させ、また配線パターン3の右辺(第2側辺)を5α分だけ紙面に向かって右に移動させる。尚、実際には、座標操作に基づいて配線パターン3の幅は太く設定される。
このように配線パターン3の幅を太く設定すると、図5に模式的に示すように、隣り合う配線パターン3同士の中間領域にはダミーパターンの配置領域4が設定される。なお、配置領域4は、ダミーパターンの配置が予定されている領域(ダミーパターンの配置予定領域)であり、座標、縦幅、および横幅といったデータに基づいて特定される。配置領域4のx軸に沿う幅はαである。また、その両隣にある配線パターン3に対する配置領域4の間隔は5αに設定される。
次に、パターン配置部55は、図6に示すように、配置領域4にダミーパターン5を配置する(S4)。なお、ダミーパターン5は、配線パターン3と同様にy軸に沿って延在する長尺な島状のパターンであって、配線パターン3に対して実質的に平行に延在する。両隣にある配線パターン3に対するダミーパターン5の間隔は実質的に一定の5αに設定される。ダミーパターン5が占める領域の面積は、配置領域4の面積に一致する。
次に、データ率確認部53は、ダミーパターン5の配置後の不足領域2についてデータ率を確認する(S5)。ここでは、幅αのダミーパターン5を配置したとしても依然として不足領域2のデータ率は、所定のデータ率を満足しない。よって、再びS2に戻る。
2回目のS2では、パターン変形部54は2番目に大きな倍率8倍を倍率格納テーブルから読み出し、倍率を8倍に設定する(S2)。
2回目のS3では、パターン変形部54は、図7に模式的に示すように、配線パターン3の幅を8倍に設定し、配線パターン3を変形させる(S3)。すなわち、配線パターン3の左辺を4α分だけ紙面に向かって左に移動させ、また配線パターン3の右辺を4α分だけ紙面に向かって右に移動させる。尚、実際には、座標操作に基づいて配線パターン3の幅は太く設定される。
このように配線パターン3の幅を太く設定すると、隣り合う配線パターン3同士の中間領域にはダミーパターンの配置領域4が設定される。なお、配置領域4のx軸に沿う幅は3αである。上述の説明から明らかなように、配置領域4の面積(設定範囲)を決定づける倍率の低下に伴って、配置領域4はより幅広に設定される。
2回目のS4では、パターン配置部55は、図8に示すように、配置領域4にダミーパターン5を配置する(S4)。このダミーパターン5の幅は3αである。配置領域4の面積を決定づける倍率の低下に伴って、ダミーパターン5はより幅太に設定される。
次に、2回目のS5では、データ率確認部53は、ダミーパターン5の配置後の不足領域2についてデータ率を確認する(S5)。ここでは、幅3αのダミーパターン5を配置したとしても依然として不足領域2のデータ率は、所定のデータ率を満足しない。よって、再びS2に戻る。
3回目のS2では、パターン変形部54は3番目に大きな倍率6倍を倍率格納テーブルから読み出し、倍率を6倍に設定する(S2)。
3回目のS3では、パターン変形部54は、図9に模式的に示すように、配線パターン3の幅を6倍に設定し、配線パターン3を変形させる(S3)。すなわち、配線パターン3の左辺を3α分だけ紙面に向かって左に移動させ、また配線パターン3の右辺を3α分だけ紙面に向かって右に移動させる。尚、実際には、座標操作に基づいて配線パターン3の幅は太く設定される。
このように配線パターン3の幅を太く設定すると、隣り合う配線パターン3同士の中間にはダミーパターンの配置領域4が設定される。なお、配置領域4のx軸に沿う幅は5αである。配置領域4の面積を決定づける倍率の低下に伴って、配置領域4はより幅広に設定される。
次に、3回目のS4では、パターン配置部55は、図10に示すように、配置領域4にダミーパターン5を配置する(S4)。このダミーパターン5の幅は5αである。配置領域4の面積を決定づける倍率の低下に伴って、ダミーパターン5はより幅太に設定される。
次に、3回目のS5では、データ率確認部53は、ダミーパターン5の配置後の不足領域2についてデータ率を確認する(S5)。ここでは、幅5αのダミーパターン5を配置することによって不足領域2のデータ率は、所定のデータ率を満足する。そして、ダミーパターン配置工程後のレイアウトデータが生成される。
最後に、ダミーパターン配置装置は、図2に示すように、ダミーパターンが配置されたレイアウトデータに基づいてSTAを実行し(S6)、OPCを実行する(S7)。また、適宜、デザインルールを満足するかどうかの確認をする。なお、STA処理では、容量計算等に基づいて信号遅延量を求める。OPC処理では、パターンの先端部分にハンマーヘッドを配置したり、上述のようにパターンの幅を太く又は細くするバイアス処理を実行したりする。
上述の説明から明らかなように、本実施形態においては、隣り合う配線パターン3の中間領域に、両隣の配線パターン3に対する間隔が実質的に一定になるようにダミーパターン5を配置する。そして、両隣の配線パターンに対するダミーパターンの間隔をレイアウト領域の全域に亘って実質的に一定に設定する。これによって、ダミーパターンの配置に伴って生じるフォトリソグラフィー工程における光学的な影響を均一化させることができ、OPC処理(特にバイアス処理)の簡略化を図ることができる。また、ダミーパターンと配線パターン間の距離のばらつきが解消されることで、バイアス処理の補正値が格納されるテーブルのデータ量の増大を抑制すること、及びその演算処理負担の低減を図ることができる。
なお、隣り合う配線パターン3の中間領域に、両隣の配線パターン3に対する間隔が実質的に一定になるようにダミーパターン5が配置されることは、隣り合う配線パターン3の中間領域に、両隣の配線パターン3に対する間隔が実質的に一定になるように配置領域4が設定されることで担保される。
また、本実施形態においては、倍率が大きい順でダミーパターンの変形を実行するため、ダミーパターンを配線パターンからより離れた領域に配置させることができる。よって、配線パターンに付加される寄生容量自体を低減させることができる。
冒頭で説明したように、近年、パターン間の距離の短縮化が進展している。従って、半導体装置の製造工程において、パターン間同士がゴミ等によって短絡することも考えられる。ゴミがパターン間に付着し、配線パターン同士が短絡すると、半導体装置の不良を招いてしまう。ゴミがパターン間に付着し、配線パターンとダミーパターンとが短絡すると、意図しない配線容量、抵抗が信号配線に付加され、意図しない信号の伝播遅延を招いてしまう。なお、ダミーパターンが電源電位(VDD、GND)に接続されている場合、ゴミがパターン間に付着し、配線パターンとダミーパターンとが短絡すると、半導体装置の不良を招いてしまうおそれがある。
本実施形態においては、上述のように、ダミーパターンを配線パターンからより離れた領域に配置させることができる。従って、ゴミによってパターン同士が短絡することも効果的に抑制される。
また、本実施形態においては、図3で説明したようにデータ率を確認し、不足領域を設定した上で、図2のS2〜S5のサイクルを実行する。これによって、ダミーパターンの配置工程に要する時間を短縮化させることができる。
また、本実施形態においては、配線パターンをx軸に沿って太らせることに基づいて配置領域を設定する。つまり、配線パターンの延在方向に交差する方向に配線パターンを太らせる。配線パターンの延在方向に配線パターンを太らせる場合(配線パターンをより長尺なものにする場合)と比べて、この場合、データ率の不足を十分に補えるようにダミーパターンを配置することができる。
また、本実施形態においては、ダミーパターン配置装置が、STA実行部、OPC実行部を有する。この場合には、ダミーパターン配置装置自体において上述の効果は具現化される。
〔第2の実施形態〕
本発明の第2の実施形態について、図11乃至図19を参照して説明する。図11は、パターン配置装置の構成を説明するための概略的な模式図である。図12は、パターン配置装置の動作を説明するためのフローチャートである。図13乃至図19は、パターン配置装置の動作を説明するための説明図である。
本発明の第2の実施形態について、図11乃至図19を参照して説明する。図11は、パターン配置装置の構成を説明するための概略的な模式図である。図12は、パターン配置装置の動作を説明するためのフローチャートである。図13乃至図19は、パターン配置装置の動作を説明するための説明図である。
図11に示すように、本実施形態にかかるパターン配置装置50は、配置領域設定部58を有する。配置領域設定部58は、パターン間距離算出部59を有し、互いに隣り合う配線パターン間の距離を算出することに基づいて配置領域4を設定する。なお、パターン間距離算出部59は、座標情報に基づいてレイアウト領域に配置されたパターン間の距離を算出する。
さらに、本実施形態にかかるパターン配置装置50は、パターン変形部61を有し、配置領域4に配置したダミーパターンを変形することができる。
このような構成を採用することによって、第1の実施形態と同様に、本実施形態においても、両隣の配線パターン3に対する間隔が実質的に一定になるようにダミーパターン5を配置することができる。そして、このようにダミーパターン5と配線パターン3間の間隔が実質的に一定に設定されることによって、第1の実施形態で説明した効果と同様の効果を得ることができる(ダミーパターンの配置に伴って生じるフォトリソグラフィー工程における光学的な影響を均一化させることができ、OPC処理(特にバイアス処理)の簡略化を図ることができる等)。
以下、図12乃至図19を適宜参照しながら、パターン配置装置50のダミーパターンの配置動作について説明する。
図12に示すように、まず、ダミーパターン配置前のデータを準備する。ここでは、データ率確認部53は、配線パターンがレイアウト領域に配置されたレイアウトデータ(ダミーパターン配置工程前データ)を記憶部51から読み出す。
次に、データ率確認部53は、第1実施形態と同様に、データ率が所定のデータ率以上であるのかを確認し、データ率不足の領域を特定する(S1)。ここでは、第1の実施形態と同じ単位領域でデータ率が不足するものとする。
図13に、本実施形態における不足領域20の説明図を示す。図13に示すように、不足領域20においては、4つの配線パターン21〜24が配置されている。配線パターン21〜24は、y軸(軸線)に沿って延在する長尺な島状のパターンである。配線パターン21〜24の幅(x軸に沿う幅)は、記憶部51に設定されたデザインルールに基づいてαに設定されている。なお、配線パターンは、実際には端部の座標、パターン長、パターン幅といったデータに基づいて特定される。
図12に戻って説明する。次に、パターン間距離算出部59は、配線間距離の算出を実行する(S2)。具体的には、図14に示すように、パターン間距離算出部59は、互いに隣り合う配線パターン21、22間の距離を算出する。同様に、パターン間距離算出部59は、配線パターン23、24間の距離を算出する。なお、パターン間距離算出部59は、各パターンの位置を示す座標に基づいて配線パターン間の距離を算出する。ここでは、配線パターン22と配線パターン23間の距離は、11α(11×α)である。配線パターン23と配線パターン24間の距離は、9α(9×α)である。
次に、配置領域設定部58は、算出した結果に基づいて、配置領域を設定する(S3)。具体的には、配置領域設定部58は、図15に模式的に示すように、配置領域4を配線パターン21と配線パターン22の中間に設定する。また、配置領域設定部58は、配置領域4と配線パターン21との間隔を5αに設定し、配置領域4と配線パターン22との間隔を5αに設定する。なお、配置領域4の幅は、配線ルールに従ってαに設定される。
次に、パターン配置部60は、図16に模式的に示すようにダミーパターン25を配置領域4に配置する(S4)。なお、ダミーパターン25は、配線パターン21〜24と同様にy軸に沿って延在する長尺な島状のパターンであって、配線パターン21〜24に対して間隔5αを置いて実質的に平行に延在する。また、ダミーパターン25が占める領域の面積は、配置領域4の面積に一致する。
次に、データ率確認部53は、ダミーパターン25の配置後の不足領域20についてデータ率を確認する(S5)。ここでは、幅αのダミーパターン25を配線パターン21と配線パターン22間に配置したとしても依然として不足領域20のデータ率は、所定のデータ率を満足しない。よって、S5〜S8のサイクルに移行する。
S6では、配置領域設定部58は、S2の算出結果に基づいて、配置領域4を設定する(S6)。具体的には、配置領域設定部58は、図17に模式的に示すように、配置領域4を配線パターン23と配線パターン24の中間に設定する。また、配置領域設定部58は、配置領域4と配線パターン23との間隔を4αに設定し、配置領域4と配線パターン24との間隔を4αに設定する。なお、配置領域4の幅は、配線ルールに従ってαに設定される。上述の説明から明らかなように、配置領域設定部58は、配置領域4の設定範囲を決定づけるパターン間距離が大きい順で配置領域4を順次設定する。
次に、パターン配置部60は、図18に模式的に示すようにダミーパターン26を配置領域4に配置する(S7)。なお、ダミーパターン26は、配線パターン21〜24と同様にy軸に沿って延在する長尺な島状のパターンであって、配線パターン21〜24に対して間隔4αを置いて実質的に平行に延在する。また、ダミーパターン26が占める領域の面積は、図17の配置領域4の面積に一致する。
次に、パターン変形部61は、不足領域に配置されたダミーパターンのその両隣の配線パターンに対する間隔を一定にするように配置済みのダミーパターンを変形する(S8)。具体的には、パターン変形部61は、図19に模式的に示すように、ダミーパターン25の幅を3αに設定する。これにより、ダミーパターン25の配線パターン21、22に対する間隔を、ダミーパターン26の配線パターン23、24に対する間隔に等しく設定することができる。これによって、不足領域20の全域に亘って、両隣の配線パターンに対するダミーパターンの間隔を一定にすることができる。ひいてはレイアウト領域1の全域に亘って、両隣の配線パターンに対するダミーパターンの間隔を一定にすることができる。
次に、データ率確認部53は、ダミーパターン25、26の配置後の不足領域20についてデータ率を確認する(S5)。ここでは、幅3αのダミーパターン25及び幅αのダミーパターン26を不足領域20に配置することで不足領域20のデータ率は、所定のデータ率を満足する。よって、S5〜S8のサイクルは終了する。
S9は、第1の実施形態におけるS6に対応する。S10は、第1の実施形態におけるS7に対応する。よって、重複する説明は省略する。
上述の説明から明らかなように、本実施形態においては、配線パターン間の距離の算出結果に基づいて、隣り合う配線パターンの中間領域に、両隣の配線パターンに対する間隔が実質的に一定になるようにダミーパターンを配置する。そして、両隣の配線パターンに対するダミーパターンの間隔をレイアウト領域の全域に亘って実質的に一定に設定する。これによって、第1の実施形態と同様、ダミーパターンの配置に伴って生じるフォトリソグラフィー工程における光学的な影響を均一化させることができ、OPC処理(特にバイアス処理)の簡略化を図ることができる。また、ダミーパターンと配線パターン間の距離のばらつきが解消されることで、バイアス処理の補正値が格納されるテーブルのデータ量の増大を抑制すること、及びその演算処理負担の低減を図ることができる。また、STA処理における容量計算の簡略化を図ることもできる。
なお、隣り合う配線パターン3の中間領域に、両隣の配線パターン3に対する間隔が実質的に一定になるようにダミーパターン5が配置されることは、隣り合う配線パターン3の中間領域に、両隣の配線パターン3に対する間隔が実質的に一定になるように配置領域4が設定されることで担保される。
また、本実施形態においては、配線パターン間の距離が長い順にダミーパターンを配置する。これによって、ダミーパターンを配線パターンからより離間した位置に配置させることができる。そして、第1の実施形態で説明したものと同様に、寄生容量の低減、ゴミによる付加容量の接続の回避等といったことを図ることができる。
また、本実施形態においては、配線パターンの延在方向に交差する方向で配線パターン間の距離を算出する。これによって、データ率の不足を十分に補えるようにダミーパターンを配置することができる。
なお、本実施形態においても、第1の実施形態と同様に、不足領域を設定したうえでダミーパターンを配置するため、ダミーパターンの配置工程に要する時間の短縮化を図ることができる。
〔第3の実施形態〕
本発明の第3の実施形態について、図20及び21を参照して説明する。図20及び21は、パターン配置装置の動作を説明するための説明図である。図20は第1の実施形態の図5に対応し、図21は第1の実施形態の図6に対応する。
本発明の第3の実施形態について、図20及び21を参照して説明する。図20及び21は、パターン配置装置の動作を説明するための説明図である。図20は第1の実施形態の図5に対応し、図21は第1の実施形態の図6に対応する。
本実施形態においては、第1の実施形態とは異なり、パターン変形部54は、配線パターン3のx軸に沿う幅を太く設定することに加えて、配線パターン3のy軸に沿う幅を太く設定する。換言すると、パターン変形部54は、配線パターン3をより太いものに、かつより長尺なものに設定する。この場合には、設定される配置領域4をより広いものに設定することが可能になる。より広い配置領域4にダミーパターン5を配置することによって、より効果的にデータ率不足を解消することが可能になる。なお、第1の実施形態で説明した効果は本実施形態においても当てはまる。
図20に模式的に示すように、配線パターン3の左辺及び右辺の移動に加えて、配線パターン3の上辺(第1端辺)をα分だけ紙面に向かって上に移動させ、また配線パターン3の下辺(第2端辺)をα分だけ紙面に向かって下に移動させる。尚、実際には、配線パターン3の辺の座標操作に基づいて配線パターン3を変形させる。
左右方向に加えて上下方向にも配線パターン3を拡大させることによって、配置領域4を2α分だけ伸張させることができ、この分だけ配置領域4の面積を広くさせることができる。そして、図21に示すように、より長尺なダミーパターン5を配線パターン3同士の中間領域に配置させることができる。これによって、より効果的にデータ率不足を補うことが可能になる。
〔第4の実施形態〕
本発明の第4の実施形態について、図22及び23を参照して説明する。図22及び23は、パターン配置装置の動作を説明するための説明図である。図22は第2の実施形態の図14に対応し、図23は第2の実施形態の図15に対応する。
本発明の第4の実施形態について、図22及び23を参照して説明する。図22及び23は、パターン配置装置の動作を説明するための説明図である。図22は第2の実施形態の図14に対応し、図23は第2の実施形態の図15に対応する。
本実施形態においては、第2の実施形態とは異なり、パターン間距離算出部59は、配線パターン3の紙面に向かって上下方向の距離も算出する。そして、配置領域設定部58は、パターン間距離算出部59の算出結果に基づいて配置領域4を設定する。これによって、配置領域4をより広い範囲に設定することができ、より効果的にデータ率不足を補うことが可能になる。なお、第2の実施形態で説明した効果は本実施形態においても当てはまる。
図22に模式的に示すように、パターン間距離算出部59は、隣接する配線パターンのx軸に沿う間隔に加えて、y軸に沿う間隔も算出する。つまり、配線パターン21、22と配線パターン23,24間の距離も算出する。ここでは、図22に示すように、y軸に沿う配線パターンの間隔は3αである。そして、図23に模式的に示すように、配置領域設定部58は、このy軸に沿う配線パターンの間隔3αに応じて配置領域4を設定する。これによって、第2の実施形態の場合と比較して、より広い範囲の配置領域4を設定することができる。例えば、配置領域4のy軸に沿う長さを2α分だけ伸張させることができる。結果として、より効果的にデータ率不足を補うことが可能になる。
本発明の技術的範囲は、上述の実施形態に限定されない。配置領域の設定方法は、配線パターンの変形、配線パターン間距離の算出に基づいて行うものに限定されるものではない。また、ダミーパターンの配置手順は、必ずしもフローチャートに示す手順にて行う必要はない。配線パターン及びダミーパターンの具体的な形状は任意である。
50 パターン配置装置
1 レイアウト領域
2,20 不足領域
3 配線パターン
4 配置領域
5 ダミーパターン
21〜24 配線パターン
25,26 ダミーパターン
51 記憶部
52 処理部
53 データ率確認部
54 パターン変形部(配置領域設定部)
55 パターン配置部
56 実行部
57 実行部
58 配置領域設定部
59 パターン間距離算出部
60 パターン配置部
61 パターン変形部
1 レイアウト領域
2,20 不足領域
3 配線パターン
4 配置領域
5 ダミーパターン
21〜24 配線パターン
25,26 ダミーパターン
51 記憶部
52 処理部
53 データ率確認部
54 パターン変形部(配置領域設定部)
55 パターン配置部
56 実行部
57 実行部
58 配置領域設定部
59 パターン間距離算出部
60 パターン配置部
61 パターン変形部
Claims (20)
- 複数の配線パターンが配置されたレイアウト領域にダミーパターンを配置するダミーパターン配置装置であって、
前記ダミーパターンが配置されるべき配置領域を、互いに隣り合う前記配線パターンの中間領域に、かつ両隣の前記配線パターンに対する間隔が実質的に一定になるように設定する配置領域設定部と、
前記ダミーパターンを前記配置領域に配置するパターン配置部と、
を備える、ダミーパターン配置装置。 - 前記配置領域設定部は、前記配置領域の設定範囲を決定づける値に基づいて前記配置領域を設定することを特徴とする請求項1に記載のダミーパターン配置装置。
- 前記配置領域の設定範囲を決定づける前記値は、前記配線パターンの変形量を示す値、又は隣り合う前記配線パターン間の距離を示す値であることを特徴とする請求項2に記載のダミーパターン配置装置。
- 前記配置領域設定部は、前記配線パターンを少なくとも幅太に設定することに基づいて前記配置領域を設定することを特徴とする請求項1に記載のダミーパターン配置装置。
- 前記配置領域設定部は、前記配線パターンを複数の倍率で幅太に設定することに基づいて前記配置領域を設定することを特徴とする請求項4に記載のダミーパターン配置装置。
- 前記配置領域設定部は、相対的に大きい前記倍率順に前記配線パターンを幅太に設定することに基づいて前記配置領域を設定することを特徴とする請求項5に記載のダミーパターン配置装置。
- 前記配置領域設定部は、少なくとも前記配線パターンの延在方向に対して交差する方向に沿って前記配線パターンを幅太に設定することに基づいて前記配置領域を設定することを特徴とする請求項4に記載のダミーパターン配置装置。
- 前記配置領域設定部は、互いに隣り合う前記配線パターン間の距離を算出することに基づいて前記配置領域を設定することを特徴とする請求項1に記載のダミーパターン配置装置。
- 前記配置領域設定部は、互いに隣り合う前記配線パターン間の前記距離が相対的に大きい順に前記配置領域を設定することを特徴とする請求項8に記載のダミーパターン配置装置。
- 前記ダミーパターンのその両隣の前記配線パターンに対する間隔が所定領域内で実質的に一定になるように配置済みの前記ダミーパターンを変形させるパターン変形部を更に備えることを特徴とする請求項8に記載のダミーパターン配置装置。
- 前記レイアウト領域が区分された単位領域ごとに前記配線パターンが所定のデータ率を満足するか否かを確認するデータ率確認部を更に備えることを特徴とする請求項1に記載のダミーパターン配置装置。
- 前記配置領域設定部は、所定のデータ率を満足しなかった前記単位領域について前記配置領域を設定することを特徴とする請求項11に記載のダミーパターン配置装置。
- 前記ダミーパターンが前記レイアウト領域に配置されたデータに基づいてタイミング解析を実行するタイミング解析部又は前記ダミーパターンが前記レイアウト領域に配置された前記データに基づいて光近接効果補正を実行する光近接効果補正実行部を更に備えることを特徴とする請求項1に記載のダミーパターン配置装置。
- 前記配線パターン及び前記ダミーパターンは、ともに第1軸線に沿って延在する島状のパターンであることを特徴とする請求項1に記載のダミーパターン配置装置。
- 少なくとも光近接効果補正の補正値が格納されるテーブルが格納された記憶部を更に備えることを特徴とする請求項1に記載のダミーパターン配置装置。
- コンピュータを用いて複数の配線パターンが配置されたレイアウト領域にダミーパターンを配置するダミーパターン配置方法であって、
前記ダミーパターンが配置されるべき配置領域を、互いに隣り合う前記配線パターンの中間領域に、かつ両隣の前記配線パターンに対する間隔が実質的に一定になるように設定し、
前記ダミーパターンを前記配置領域に配置する、ダミーパターン配置方法。 - 前記配線パターンを幅太に設定することに基づいて前記配置領域を設定することを特徴とする請求項16に記載のダミーパターン配置方法。
- 互いに隣り合う前記配線パターン間の距離を算出することに基づいて前記配置領域を設定することを特徴とする請求項16に記載のダミーパターン配置方法。
- 複数の配線パターンが配置されたレイアウト領域にダミーパターンをコンピュータに配置させるプログラムであって、
複数の前記配線パターンが配置されたレイアウトデータを読み込ませ、
前記ダミーパターンが配置されるべき配置領域を、互いに隣り合う前記配線パターンの中間領域に、かつ両隣の前記配線パターンに対する間隔が実質的に一定になるように設定させ、
前記ダミーパターンを前記配置領域に配置させる、プログラム。 - 第1軸線に沿って延在する島状の複数の配線パターンと、
前記第1軸線に沿って延在する島状の複数のダミーパターンと、
を備える半導体装置であって、
複数の前記ダミーパターン夫々は互いに隣り合う前記配線パターンの中間領域に配置され、
前記中間領域に配置された前記ダミーパターンのその両隣の前記配線パターンに対する間隔は、レイアウト領域の全域に亘って実質的に一定である、半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212360A JP2009049107A (ja) | 2007-08-16 | 2007-08-16 | ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 |
US12/222,600 US8122386B2 (en) | 2007-08-16 | 2008-08-12 | Dummy pattern placement apparatus, method and program and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212360A JP2009049107A (ja) | 2007-08-16 | 2007-08-16 | ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009049107A true JP2009049107A (ja) | 2009-03-05 |
Family
ID=40363994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007212360A Pending JP2009049107A (ja) | 2007-08-16 | 2007-08-16 | ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8122386B2 (ja) |
JP (1) | JP2009049107A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011242505A (ja) * | 2010-05-17 | 2011-12-01 | Panasonic Corp | 半導体装置、半導体装置製造用マスク及び光近接効果補正方法 |
JP2012253071A (ja) * | 2011-05-31 | 2012-12-20 | Elpida Memory Inc | 半導体装置および半導体装置設計方法 |
JP2013131006A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | レイアウトプログラム、レイアウト装置、レイアウト方法 |
US9257367B2 (en) | 2013-03-07 | 2016-02-09 | Kabushiki Kaisha Toshiba | Integrated circuit device, method for producing mask layout, and program for producing mask layout |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5415710B2 (ja) * | 2008-04-10 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20090266537A1 (en) * | 2008-04-25 | 2009-10-29 | Henning Hansen | Combination injection string and distributed sensing string for well evaluation and treatment control |
US20100199251A1 (en) * | 2009-01-30 | 2010-08-05 | Henry Potts | Heuristic Routing For Electronic Device Layout Designs |
KR20110012295A (ko) * | 2009-07-30 | 2011-02-09 | 삼성전자주식회사 | 반도체 소자의 레이아웃 생성 방법 |
JP5629114B2 (ja) * | 2010-04-13 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびそのパターンレイアウト方法 |
US8683394B2 (en) * | 2012-01-31 | 2014-03-25 | Mentor Graphics Corporation | Pattern matching optical proximity correction |
US9009633B2 (en) * | 2013-05-06 | 2015-04-14 | United Microelectronics Corp. | Method of correcting assist feature |
US9411924B2 (en) * | 2013-10-11 | 2016-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology for pattern density optimization |
US9026955B1 (en) | 2013-10-11 | 2015-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology for pattern correction |
US9330224B2 (en) * | 2014-04-30 | 2016-05-03 | Oracle International Corporation | Method and apparatus for dummy cell placement management |
US9977325B2 (en) * | 2015-10-20 | 2018-05-22 | International Business Machines Corporation | Modifying design layer of integrated circuit (IC) |
CN106096087B (zh) * | 2016-05-31 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 占领图形填充方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231815A (ja) * | 2000-11-30 | 2002-08-16 | Fujitsu Ltd | 半導体集積回路 |
JP2003273221A (ja) * | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム |
JP2004039951A (ja) * | 2002-07-05 | 2004-02-05 | Fujitsu Ltd | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001100390A (ja) | 1999-09-27 | 2001-04-13 | Toshiba Microelectronics Corp | 露光用マスクのパターン補正方法 |
JP2001230250A (ja) | 2000-02-14 | 2001-08-24 | Hitachi Ltd | 半導体装置およびその製造方法並びにマスクパターンの生成方法 |
JP2003017390A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | パターン形成方法及びパターン形成に用いるマスク |
JP2004354605A (ja) | 2003-05-28 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 半導体設計レイアウトパタン生成方法および図形パタン生成装置 |
JP4599048B2 (ja) * | 2003-10-02 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
US7640522B2 (en) * | 2006-01-14 | 2009-12-29 | Tela Innovations, Inc. | Method and system for placing layout objects in a standard-cell layout |
-
2007
- 2007-08-16 JP JP2007212360A patent/JP2009049107A/ja active Pending
-
2008
- 2008-08-12 US US12/222,600 patent/US8122386B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002231815A (ja) * | 2000-11-30 | 2002-08-16 | Fujitsu Ltd | 半導体集積回路 |
JP2003273221A (ja) * | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム |
JP2004039951A (ja) * | 2002-07-05 | 2004-02-05 | Fujitsu Ltd | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011242505A (ja) * | 2010-05-17 | 2011-12-01 | Panasonic Corp | 半導体装置、半導体装置製造用マスク及び光近接効果補正方法 |
JP2012253071A (ja) * | 2011-05-31 | 2012-12-20 | Elpida Memory Inc | 半導体装置および半導体装置設計方法 |
JP2013131006A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | レイアウトプログラム、レイアウト装置、レイアウト方法 |
US9257367B2 (en) | 2013-03-07 | 2016-02-09 | Kabushiki Kaisha Toshiba | Integrated circuit device, method for producing mask layout, and program for producing mask layout |
Also Published As
Publication number | Publication date |
---|---|
US20090049420A1 (en) | 2009-02-19 |
US8122386B2 (en) | 2012-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009049107A (ja) | ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 | |
US8020121B2 (en) | Layout method and layout apparatus for semiconductor integrated circuit | |
JP4620942B2 (ja) | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク | |
KR102224518B1 (ko) | 더블 패터닝 레이아웃 설계 방법 | |
US20150149969A1 (en) | Layout design for electron-beam high volume manufacturing | |
US8119308B2 (en) | Photomask, apparatus for manufacturing semiconductor device having the photomask, and method of manufacturing semiconductor device using the photomask | |
US9009633B2 (en) | Method of correcting assist feature | |
US20110145775A1 (en) | Cell library, layout method, and layout apparatus | |
JP2007043049A (ja) | セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路 | |
US8809072B2 (en) | Sub-resolution assist feature arranging method and computer program product and manufacturing method of semiconductor device | |
JP2007335850A (ja) | 半導体集積回路、半導体集積回路の配線パターン設計方法および配線パターン設計装置 | |
KR20160034169A (ko) | 반도체 장치의 레이아웃 설계 방법 | |
JP4768500B2 (ja) | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム | |
KR100608117B1 (ko) | 반도체 집적 회로의 노광 방법 및 노광 장치 | |
KR100429112B1 (ko) | 반도체 장치, 그 설계 방법 및 설계 장치 | |
CN110392922B (zh) | 半导体集成电路装置 | |
JP4522486B2 (ja) | 半導体装置のレイアウトデータ検証プログラム | |
CN104701252B (zh) | 一种自动排布芯片版图的方法 | |
JP2007079738A (ja) | 自動配線決定方法、およびこの自動配線決定処理をコンピュータに実行させるためのコンピュータプログラム | |
JP5239766B2 (ja) | レイアウト設計方法 | |
JP2010123895A (ja) | 半導体集積回路装置およびレイアウト方法 | |
JP2009182237A (ja) | 露光条件設定方法、パターン設計方法及び半導体装置の製造方法 | |
JP5187217B2 (ja) | 半導体レイアウトシステム、方法、及び、プログラム | |
CN109002570B (zh) | 用于单元放置的方法以及执行该方法的计算机系统 | |
JP5755619B2 (ja) | 半導体集積回路の設計装置及び半導体集積回路の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |