JP2013131006A - レイアウトプログラム、レイアウト装置、レイアウト方法 - Google Patents
レイアウトプログラム、レイアウト装置、レイアウト方法 Download PDFInfo
- Publication number
- JP2013131006A JP2013131006A JP2011279394A JP2011279394A JP2013131006A JP 2013131006 A JP2013131006 A JP 2013131006A JP 2011279394 A JP2011279394 A JP 2011279394A JP 2011279394 A JP2011279394 A JP 2011279394A JP 2013131006 A JP2013131006 A JP 2013131006A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- occupancy
- layout
- ratio
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【解決手段】レイアウトプログラムを、回路レイアウトを分割した各領域における配線の占有率を算出し、基準占有率よりも占有率が高い領域の占有率を減らす、各処理をコンピュータに実行させるものとする。
【選択図】図4
Description
また、例えばCMP(Chemical Mechanical Polishing;化学機械研磨)などによる研磨後の表面の平坦性を向上させるべく、レイアウト全体で配線密度が均一になるように、回路レイアウトを分割した各領域の空き領域にダミー配線を挿入するようにしている。
レイアウト装置は、回路レイアウトを分割した各領域における配線の占有率を算出する手段と、基準占有率よりも占有率が高い領域の占有率を減らす手段とを備える。
本実施形態にかかるレイアウト装置及びレイアウト方法は、半導体装置(半導体集積回路)のレイアウト設計において、レイアウト全体で配線の占有率ができるだけ均一になるように、配線の占有率を調整する処理を行なうものである。
まず、本レイアウト装置のハードウェア構成について、図12を参照しながら説明する。
本レイアウト装置は、コンピュータを用いて実現することができ、そのハードウェア構成は、例えば図12に示すように、CPU1、メモリ2、外部記憶装置3、ドライブ装置4、入力装置5、表示装置6、及び、通信装置7を備え、これらがバス8によって相互に接続された構成になっている。なお、図12中、符号9は可搬型記録媒体を示している。また、本装置のハードウェア構成はこれに限られるものではない。
メモリ2は、例えばRAMであり、プログラムの実行、データの書き換え等を行なう際に、プログラム又はデータを一時的に格納するものである。
ドライブ装置4は、例えば光ディスクや光磁気ディスク等の可搬型記録媒体の記憶内容にアクセスするためのものである。
入力装置5は、例えばキーボードやマウス等であり、オペレータからの指示やパラメータを入力するのに用いられるものである。
通信装置7は、例えばLANやインターネットなどの通信ネットワークを介して、他の装置と通信するために用いられるものである。
このようなハードウェア構成を備えるコンピュータにおいて、CPU1が、例えば外部記憶装置3に格納されているレイアウトプログラムをメモリ2に読み出して実行することで、本レイアウト装置10は実現される。
なお、ここでは、ダミー配線が挿入された回路レイアウトに対して本発明を適用する場合を例に挙げて説明する。
An=[(D02×D12)/(D01×D11)]×100(%)
このため、本レイアウト装置は、回路レイアウト11を分割した各領域12における配線の占有率を算出する機能(占有率算出手段)を有することになる。ここでは、本レイアウト装置は、回路レイアウト11を分割した各領域12における実配線及びダミー配線の占有率を算出する機能(占有率算出手段)を有することになる。
このため、本レイアウト装置は、回路レイアウト11を分割した各領域12における配線の占有率の平均値(平均占有率)を算出する機能(平均占有率算出手段)を有することになる。つまり、本レイアウト装置は、回路レイアウト11を分割した各領域12における配線の占有率の平均値(平均占有率)を基準占有率として設定する機能(基準占有率設定手段)を有することになる。
次に、CPU1は、外部記憶装置3に領域毎に格納されている差分Cnを順に読み出し、その絶対値|Cn|が所定値αよりも大きいか否かを判定する(|Cn|>α)。そして、差分の絶対値|Cn|が所定値αよりも大きい場合に、該当する領域12の情報(データ)にフラグ1を付ける。ここでは、所定値αを例えば30%としている。なお、所定値αは、例えばCMPなどによる研磨後の表面の平坦性を向上させるのに、レイアウト全体で配線の占有率をどの程度均一にすれば良いかという観点から設定すれば良く、オペレータが任意に設定できるようになっている。
なお、ここでは、ダミー配線が挿入された回路レイアウトに対して上述の処理を行なっており、ダミー配線を挿入しにくい領域よりも配線の占有率が低い領域にはダミー配線が挿入されている。このため、上述の処理を行なう際に、配線の占有率Anが平均占有率Bよりも所定値α以上低い領域は存在しないため、この領域の情報にフラグ1が付けられることはない。つまり、配線の占有率Anが平均占有率Bよりも所定値α以上高い領域の情報にのみ、フラグ1が付けられ、これ以降の配線の占有率を減らす処理が行なわれることになる。
ここで、配線の占有率Anと平均占有率Bとの差分が所定値αよりも大きい領域は、ダミー配線を挿入しにくい領域よりも配線の占有率が高い領域である。例えば、配線の占有率が約80%〜約100%になる領域である。このような領域では、ダミー配線を挿入する前の回路レイアウトにおいて、ダミー配線を挿入しにくい領域よりも実配線の占有率が高くなっている。このため、配線の占有率を減らす処理としては、実配線を減らす処理を行なうことになる。但し、このような領域でも、ダミー配線が挿入されている場合もある。このため、本実施形態では、ダミー配線が挿入されている場合には、最初にダミー配線を減らす処理を行ない、その後、実配線を減らす処理を行なうようにしている。
まず、図2に示すように、CPU1は、フラグ1が付けられている一の領域12のレイアウト情報を読み出し(ステップS80)、その領域12の配線の占有率Anに占めるダミー配線の割合Dn、即ち、その領域のダミー配線の占有率を算出する(ステップS90)。そして、算出されたダミー配線の割合Dnを、その領域の位置情報に対応づけて、外部記憶装置3に格納する。
この判定の結果、ダミー配線の割合Dnの絶対値|Dn|が絶対値|An−(B+α)|よりも大きいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ2を付ける(ステップS110)。そして、フラグ1が付けられている全領域12について処理が終了したかを判定する(ステップS120)。
この段階では全領域12について処理が終了していないため、ステップS120でNOルートへ進み、ステップS80へ戻る。そして、フラグ1が付けられている次の領域12のレイアウト情報を読み出し、以降、フラグ1が付けられている全ての領域12について同様の処理を繰り返す。
このような処理を経ると、フラグ1が付けられている各領域12のうち、ダミー配線の割合Dnが、配線の占有率Anと平均占有率Bに所定値αを加えた値との差分[An−(B+α)]よりも大きい領域の情報にはフラグ2が付けられ、ダミー配線の割合Dnがその差分以下の領域の情報にはフラグ1が付けられたままの状態となる。なお、ダミー配線が挿入されていない領域では、ダミー配線の割合Dnはゼロとなるため、フラグ1が付けられたままの状態となる。このようにして、これ以降のダミー配線を減らす処理を行なう領域と、このような処理を行なわずに、実配線を減らす処理を行なう領域とが選別される。
一方、差分の絶対値|Cnx|が所定値αよりも小さいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ3を付け、算出値Dnx、Anx、Cnxを外部記憶装置3に格納する(ステップS160)。つまり、ダミー配線を減らすことで、一の領域12の配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなった場合に、フラグ3を付け、そのときの算出値Dnx、Anx、Cnxを外部記憶装置3に格納する。
この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS130へ戻って、次の領域12のダミー配線の割合Dnを、これが格納されている外部記憶装置3から読み出し、以降、フラグ2が付けられている全領域12について同様の処理を繰り返す。
このような処理を経ると、フラグ2が付けられている各領域12は、ダミー配線を減らすことで、配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなり、フラグ3が付けられた領域となる。この場合、フラグ3が付けられた領域では、フラグ3が付けられたときの算出値Dnx、Anxによって、レイアウト情報が修正される。
なお、ここでは、フラグ1が付けられた領域12における配線の占有率Anと平均占有率Bに所定値αを加えた値との差分[An−(B+α)]よりも、ダミー配線の割合Dnが大きい場合にダミー配線を減らす処理を行なうようにしている。これは、このような場合であれば、ダミー配線を減らすだけで、その領域の配線の占有率Anを、平均占有率Bに所定値αを加えた値(B+α)以下にすることができるためである。しかしながら、これに限られるものではない。例えば、フラグ1が付けられた領域にダミー配線が含まれているか否かを判定し、ダミー配線が含まれている場合には、ダミー配線がなくなるまでダミー配線を減らす処理を行なうようにしても良い。この場合、ダミー配線を減らす処理を行なうことで、差分Cnxが所定値αよりも小さくなった領域には、フラグ3を付け、そのときの算出値Dnx、Anx、Cnxを外部記憶装置3に格納するようにすれば良い。一方、ダミー配線を減らす処理を行なっても、差分Cnxが所定値αよりも小さくならず、ダミー配線がなくなってしまったら、フラグ1のままとすれば良い。なお、この場合、ダミー配線が含まれていない領域も、フラグ1のままとなる。例えば、ステップS80とステップS90との間に、ダミー配線が含まれているか否かの判定処理を追加し、この判定のNOルートをステップS120に接続し、YESルートをステップS90に接続する。また、ステップS100、ステップS110を削除し、ここに、ステップS130、S140、S150、S160を挿入する。また、ステップS150のNOルートに、ダミー配線がなくなったか否かの判定処理を追加し、この判定のNOルートをステップS140へ戻し、YESルートをステップS120に接続する。そして、ステップS160をステップS120へ接続する。
まず、図4に示すように、CPU1は、フラグ1が付けられている一の領域12のレイアウト情報を読み出し(ステップS180)、その領域12の配線の占有率Anに占める実配線の割合En、即ち、その領域の実配線の占有率を算出する(ステップS190)。そして、算出された実配線の割合Enを、その領域の位置情報に対応づけて、外部記憶装置3に格納する。
一方、差分の絶対値|Cnx|が所定値αよりも小さいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ4を付け、算出値Enx、Anx、Cnxを外部記憶装置3に格納する(ステップS220)。つまり、実配線を減らすことで、一の領域12の配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなった場合に、フラグ4を付け、そのときの算出値Enx、Anx、Cnxを外部記憶装置3に格納する。
この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS180へ戻って、次の領域12の実配線の割合Enを、これが格納されている外部記憶装置3から読み出し、以降、フラグ1が付けられている全領域12について同様の処理を繰り返す。
このような処理を経ると、フラグ1が付けられている各領域12は、実配線を減らすことで、配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなり、フラグ4が付けられた領域となる。この場合、フラグ4が付けられた領域では、フラグ4が付けられたときの算出値Enx、Anxによって、レイアウト情報が修正される。例えば、図11に示す領域において、配線が実配線のみとし、D02=0.9D01、D12=0.9D11とすると、実配線の占有率Enは81%となる(An=81%)。ここで、平均占有率Bを40%とすると(B=40%)、差分Cnは41%となる(Cn=81−40=41%)。そして、所定値αが30%の場合、実配線を減らしていき、差分Cnxが所定値αよりも小さくなった場合に、フラグ4が付けられ、そのときの算出値Enx=69%、Anx=69%、Cnx=29%が格納され、D02=0.83D01、D12=0.83D11のように配線領域が決定され、レイアウト情報が修正される。
次に、ダミー配線、実配線を減らした領域12に対してデザインチェックを行なう。
ここでは、フラグ3が付けられている一の領域12の修正後の配線の占有率Anx及びダミー配線の占有率Dnxを、外部記憶装置3から読み出し、デザインルールを満たしているか否かのチェックを行なう。また、フラグ4が付けられている一の領域12の修正後の配線の占有率Anx及び実配線の占有率Enx(あるいは修正後の配線の占有率Anx、実配線の占有率Enx及びダミー配線の占有率Dnx)を、外部記憶装置3から読み出し、デザインルールを満たしているか否かのチェックを行なう。
一方、デザインルールを満たしていると判定した場合は、OKルートへ進み、フラグ3又は4が付けられている全領域12について処理が終了したかを判定する。
このような処理を経ると、フラグ3又は4が付けられている各領域のうち、デザインルールを満たしていない領域の情報にはフラグ5が付けられ、デザインルールを満たしている領域の情報にはフラグ3又は4が付けられたままの状態となる。このようにして、これ以降の再修正処理を行なう領域とこのような処理を行なわない領域とが選別される。
なお、ここでは、デザインルールを満たしていない領域に対して、後述の再修正処理を行なうようにしているが、これに限られるものではない。例えば、後述の再修正処理を行なうことなく、フラグ5が付けられている領域のリストを作成し、表示画面上にアラーム表示を行なって、処理を終了するようにしても良い。つまり、デザインルールを満たさなかった領域をアラーム表示する処理を行なうようにしても良い。この場合も、フラグ5が付けられている領域以外の領域、即ち、フラグ3又は4が付けられている領域は、配線の占有率が平均占有率(基準占有率)に近づけられるため、配線の占有率の均一化が図られ、研磨後の表面の平坦性が向上することになる。なお、フラグ3又は4が付けられている各領域の配線の占有率が平均占有率に近づけられるため、修正後の各領域の配線の占有率に基づいて算出される平均占有率は、修正前の平均占有率よりも下がることになる。この修正後の平均占有率は例えば約60%以下になるようにするのが好ましい。つまり、修正後の平均占有率が例えば約60%以下になるように、基準占有率や所定値αを設定するのが好ましい。
一方、ダミー配線の割合Dnの絶対値|Dn|が絶対値|An−(B+α)|よりも大きくないと判定した場合は、NOルートへ進み、フラグ5が付けられている全領域12について処理が終了したかを判定する(ステップS320)。
そして、ステップS320でフラグ5が付けられている全領域12についての処理が終了したと判定したら、YESルートへ進む。
一方、差分の絶対値|Cnx|が所定値αよりも小さいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ7を付け、算出値Dnx、Anx、Cnxを外部記憶装置3に格納する(ステップS360)。つまり、ダミー配線を減らすことで、一の領域12の配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなった場合に、フラグ7を付け、そのときの算出値Dnx、Anx、Cnxを外部記憶装置3に格納する。
この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS330へ戻って、次の領域12のダミー配線の割合Dnを、これが格納されている外部記憶装置3から読み出し、以降、フラグ6が付けられている全領域12について同様の処理を繰り返す。
このような処理を経ると、フラグ6が付けられている各領域12は、ダミー配線を減らすことで、配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなり、フラグ7が付けられた領域となる。この場合、フラグ7が付けられた領域では、フラグ7が付けられたときの算出値Dnx、Anxによって、レイアウト情報が修正される。
一方、差分の絶対値|Cnx|が所定値αよりも小さいと判定した場合は、YESルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ8を付け、算出値Enx、Anx、Cnxを外部記憶装置3に格納する(ステップS410)。つまり、実配線を減らすことで、一の領域12の配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなった場合に、フラグ8を付け、そのときの算出値Enx、Anx、Cnxを外部記憶装置3に格納する。
この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS380へ戻って、次の領域12の実配線の割合Enを、これが格納されている外部記憶装置3から読み出し、以降、フラグ5が付けられている全領域12について同様の処理を繰り返す。
このような処理を経ると、フラグ5が付けられている各領域12は、実配線を減らすことで、配線の占有率Anxと平均占有率Bとの差分Cnxが所定値αよりも小さくなり、フラグ8が付けられた領域となる。この場合、フラグ8が付けられた領域では、フラグ8が付けられたときの算出値Enx、Anxによって、レイアウト情報が修正される。
この段階ではまだ所定値αの値を変更できるため、NOルートへ進み、外部記憶装置3に格納されている該当する領域の情報にフラグ5を付ける(ステップS460)。そして、図6のステップS280へ戻って、さらに所定値αの値を変更し(例えば40%を45%に変更し)、以降、同様の処理を繰り返す。
この段階では全領域12について処理が終了していないため、NOルートへ進み、ステップS430へ戻る。そして、フラグ7又は8が付けられている次の領域12の修正後の配線の占有率Anx、ダミー配線の占有率Dnx、実配線の占有率Enxを、これらが格納されている外部記憶装置3から読み出し、以降、フラグ7又は8が付けられている全領域12について同様の処理を繰り返す。
このような処理を経ると、最初のデザインチェックでNGとなってフラグ5が付けられた各領域12のうち、再修正処理を行なってデザインチェックでOKとなった領域にはフラグ7又は8が付けられる。一方、再修正処理を行なってもデザインチェックでOKにならず、所定値αの値を変更できなくなった場合には、フラグ9が付けられ、アラーム表示がなされることになる。この場合、フラグ9が付けられた領域では、レイアウト情報の修正は行なわない。
なお、ここでは、各処理結果を外部記憶装置3に格納しておき、その後の処理において、外部記憶装置3から読み出すようにしているが、これに限られるものではなく、例えばメモリ容量が十分確保されている場合等には、各処理において、メモリ2に記憶されている各処理結果を読み出して用いるようにしても良い。
例えば、図13に示すように、配線の占有率が高くなっている領域を有するデバイスを作製する場合、金属配線13上に絶縁膜14(層間絶縁膜;層間膜)を成膜し、CMPを行なった後のチップ表面の平坦性を示す値はΔ1である。これに対し、例えば図14に示すように、本レイアウトプログラム等を用い、配線の占有率が高くなっている領域の配線の占有率を減らし、できるだけ配線の占有率が均一になるようにして、デバイスを作製する場合、金属配線13上に絶縁膜14を成膜し、CMPを行なった後のチップ表面の平坦性を示す値はΔ2となり、従来のΔ1よりも小さくすることができる。なお、金属配線13は、絶縁膜14上に、例えばAl又はCuを含む金属膜で形成された配線パターンである。この金属配線13、即ち、配線パターンは、例えば、絶縁膜14の溝を形成し、溝内に金属膜を埋め込むことによって形成される。
LCOSデバイスにおいて高精細化、高輝度化を実現するためには、LCOSデバイスの画素サイズをできるかぎり小さくし、チップ上に沢山の画素を敷き詰める必要がある。このため、チップサイズは製造限界のぎりぎりまで拡大する方向となり、かつ、チップ内の金属配線はこれまでに無い過密な方向となってくる。
露光装置による微細パターンの形成は、大チップになる程一般的に難しくなる。その理由の一つは、露光装置のレンズ性能の制約を受けるからである。レンズ性能は、一般的に画角の隅程レンズ収差の影響を大きく受ける。このため、大面積のチップを露光する場合、チップ隅のパターン形成マージンが著しく減少し、チップ中心付近のパターンとチップ隅のパターンとの間に大きな寸法差を生じさせる。また、チップ隅のパターンが形成されないといった製造不良が発生し得る。他の理由は、チップサイズが大きくなることで、チップ内の平坦性も劣化してくるからである。チップ内の平坦性が劣化すると、露光装置のフォーカスマージンが減少してしまう。フォーカスマージンが減少すると、一つ目の理由と同様に、パターン形成マージンが著しく減少する。特に、LCOSデバイスでは、大チップ化及び高密度化の要求によって、金属配線が極端に過密化し、チップの平坦性が著しく劣化している。
図15に示すように、LCOSデバイスは、回路レイアウトがダミー配線を挿入しにくい領域(例えばセルを含む領域)よりも配線の占有率が高い領域を含むものとなる。
ここで、図15中、符号Aで示す領域は、ダミー配線を挿入しにくい領域(例えばセルを含む領域)であって、ここでは、配線の占有率が20%以上40%以下の領域である。また、符号Bで示す領域は、ダミー配線を挿入しにくい領域よりも配線の占有率が高い領域であって、ここでは、配線の占有率が80%以上100%以下の領域である。
図21に示すように、LCOSデバイスは、回路レイアウトがダミー配線を挿入しにくい領域(例えばセルを含む領域)よりも配線の占有率が高い領域を含むものとなる。
ここで、図21中、符号Aで示す領域は、ダミー配線を挿入しにくい領域(例えばセルを含む領域)であって、ここでは、配線の占有率が40%以上60%以下の領域である。また、符号Bで示す領域は、ダミー配線を挿入しにくい領域よりも配線の占有率が高い領域であって、ここでは、配線の占有率が80%以上100%以下の領域である。
例えば、上述の実施形態では、ダミー配線が挿入された回路レイアウトに対して本発明を適用する場合を例に挙げて説明しているが、これに限られるものではない。例えば、ダミー配線が挿入されていない回路レイアウト、あるいは、ダミー配線を挿入する前の回路レイアウトに対して本発明を適用することもできる。つまり、本発明は、回路レイアウトの修正に用いることができるだけでなく、回路レイアウトの設計に用いることもできる。この場合、全領域においてダミー配線の割合Dnはゼロであるため、上述の実施形態における処理において、ダミー配線を減らす処理は行なわれない。
この場合、ドライブ装置を介して、可搬型記録媒体からレイアウトプログラムを読み出し、読み出されたレイアウトプログラムを外部記憶装置にインストールすることになる。これにより、上述の実施形態で説明したレイアウト装置及びレイアウト方法が実現され、上述の実施形態の場合と同様に、外部記憶装置にインストールされたレイアウトプログラムを、CPUがメモリ上に読み出して実行することで、レイアウトのための各処理が行なわれることになる。
この場合、通信装置を介して、例えばウェブサーバ等にアップロードされているレイアウトプログラムを、例えばインターネット等のネットワークを介してダウンロードし、外部記憶装置にインストールすることになる。これにより、上述の実施形態で説明したレイアウト装置及びレイアウト方法が実現され、上述の実施形態の場合と同様に、外部記憶装置にインストールされたレイアウトプログラムを、CPUがメモリ上に読み出して実行することで、レイアウトのための各処理が行なわれることになる。
2 メモリ
3 外部記憶装置
4 ドライブ装置
5 入力装置
6 表示装置
7 通信装置
8 バス
9 可搬型記録媒体
10 レイアウト装置
11 回路レイアウト
12 メッシュ状に分割された各領域
13 金属配線
14 絶縁膜
Claims (9)
- 回路レイアウトを分割した各領域における配線の占有率を算出し、
基準占有率よりも占有率が高い領域の占有率を減らす、各処理をコンピュータに実行させることを特徴とするレイアウトプログラム。 - 前記各領域の占有率と基準占有率との差分を算出する処理を前記コンピュータに実行させ、
前記各領域の占有率と前記基準占有率との差分に基づいて前記占有率を減らす処理を前記コンピュータに実行させることを特徴とする、請求項1に記載のレイアウトプログラム。 - 前記配線の占有率を算出する処理として、前記各領域における実配線及びダミー配線の占有率を算出する処理を前記コンピュータに実行させ、
前記占有率を減らす処理として、前記基準占有率よりも占有率が高い領域の実配線及びダミー配線を減らす処理を前記コンピュータに実行させることを特徴とする、請求項1又は2に記載のレイアウトプログラム。 - 前記配線の占有率を算出する処理として、前記各領域における実配線の占有率を算出する処理を前記コンピュータに実行させ、
前記占有率を減らす処理として、前記基準占有率よりも占有率が高い領域の実配線を減らす処理を前記コンピュータに実行させることを特徴とする、請求項1又は2に記載のレイアウトプログラム。 - 前記占有率を減らす処理を行なった後に、デザインルールを満たしているかをチェックする処理を前記コンピュータに実行させることを特徴とする、請求項1〜4のいずれか1項に記載のレイアウトプログラム。
- 前記デザインルールを満たしているかをチェックする処理を行なった後に、前記デザインルールを満たしていない領域に対して、条件を緩和して配線の占有率を減らす処理を前記コンピュータに実行させることを特徴とする、請求項5に記載のレイアウトプログラム。
- 前記デザインルールを満たさなかった領域をアラーム表示する処理を前記コンピュータに実行させることを特徴とする、請求項5又は6に記載のレイアウトプログラム。
- 回路レイアウトを分割した各領域における配線の占有率を算出する手段と、
基準占有率よりも占有率が高い領域の占有率を減らす手段とを備えることを特徴とするレイアウト装置。 - コンピュータが、回路レイアウトを分割した各領域における配線の占有率を算出し、
コンピュータが、基準占有率よりも占有率が高い領域の占有率を減らすことを特徴とするレイアウト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279394A JP2013131006A (ja) | 2011-12-21 | 2011-12-21 | レイアウトプログラム、レイアウト装置、レイアウト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011279394A JP2013131006A (ja) | 2011-12-21 | 2011-12-21 | レイアウトプログラム、レイアウト装置、レイアウト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013131006A true JP2013131006A (ja) | 2013-07-04 |
Family
ID=48908514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011279394A Pending JP2013131006A (ja) | 2011-12-21 | 2011-12-21 | レイアウトプログラム、レイアウト装置、レイアウト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013131006A (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923563A (en) * | 1996-12-20 | 1999-07-13 | International Business Machines Corporation | Variable density fill shape generation |
JP2002217294A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 半導体装置の製造方法 |
JP2004039951A (ja) * | 2002-07-05 | 2004-02-05 | Fujitsu Ltd | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
JP2005209799A (ja) * | 2004-01-21 | 2005-08-04 | Fujitsu Ltd | 電子装置の設計方法および製造方法、電子装置 |
JP2005222214A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 面積率/占有率検証方法及びパターン生成方法 |
JP2005228208A (ja) * | 2004-02-16 | 2005-08-25 | Nec Electronics Corp | チップのレイアウト密度検証方法 |
JP2007250975A (ja) * | 2006-03-17 | 2007-09-27 | Fujitsu Ltd | 半導体集積回路の設計方法 |
JP2008122948A (ja) * | 2006-10-20 | 2008-05-29 | Toshiba Corp | 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体 |
WO2008114394A1 (ja) * | 2007-03-19 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置の設計方法およびレイアウトデータ検証プログラム |
JP2009049107A (ja) * | 2007-08-16 | 2009-03-05 | Nec Electronics Corp | ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 |
JP2011165849A (ja) * | 2010-02-09 | 2011-08-25 | Fujitsu Ltd | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム |
-
2011
- 2011-12-21 JP JP2011279394A patent/JP2013131006A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923563A (en) * | 1996-12-20 | 1999-07-13 | International Business Machines Corporation | Variable density fill shape generation |
JP2002217294A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 半導体装置の製造方法 |
JP2004039951A (ja) * | 2002-07-05 | 2004-02-05 | Fujitsu Ltd | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
JP2005209799A (ja) * | 2004-01-21 | 2005-08-04 | Fujitsu Ltd | 電子装置の設計方法および製造方法、電子装置 |
JP2005222214A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 面積率/占有率検証方法及びパターン生成方法 |
JP2005228208A (ja) * | 2004-02-16 | 2005-08-25 | Nec Electronics Corp | チップのレイアウト密度検証方法 |
JP2007250975A (ja) * | 2006-03-17 | 2007-09-27 | Fujitsu Ltd | 半導体集積回路の設計方法 |
JP2008122948A (ja) * | 2006-10-20 | 2008-05-29 | Toshiba Corp | 設計レイアウト作成方法、半導体装置の製造方法、及びコンピュータ読み取り可能な媒体 |
WO2008114394A1 (ja) * | 2007-03-19 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置の設計方法およびレイアウトデータ検証プログラム |
JP2009049107A (ja) * | 2007-08-16 | 2009-03-05 | Nec Electronics Corp | ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 |
JP2011165849A (ja) * | 2010-02-09 | 2011-08-25 | Fujitsu Ltd | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6243855B1 (en) | Mask data design method | |
TWI249813B (en) | Pattern-producing method for semiconductor device | |
JP5491777B2 (ja) | フレア補正方法およびフレア補正プログラム | |
US9383638B2 (en) | Method for generating pattern, storage medium, and information processing apparatus | |
US20140331191A1 (en) | Method of correcting assist feature | |
JP2009229669A (ja) | フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法 | |
JP2010079184A (ja) | パタンデータの作成方法およびパタンデータ作成プログラム | |
JP4345804B2 (ja) | マスクパターン補正プログラムおよびマスクパターン補正システム | |
JP4958616B2 (ja) | ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法 | |
WO2023137952A1 (zh) | 一种适用于双重光刻技术的版图拆分方法、版图拆分装置及电子设备 | |
Dong et al. | Process-variation-aware rule-based optical proximity correction for analog layout migration | |
JP2013131006A (ja) | レイアウトプログラム、レイアウト装置、レイアウト方法 | |
US10002827B2 (en) | Method for selective re-routing of selected areas in a target layer and in adjacent interconnecting layers of an IC device | |
TW201604699A (zh) | 資料修正裝置、描繪裝置、檢查裝置、資料修正方法、描繪方法、檢查方法及記錄有程式之記憶媒體 | |
JP2012156441A (ja) | フレア値算出方法、フレア補正方法、フレア値算出プログラムおよび半導体装置の製造方法 | |
TW201523124A (zh) | 圖案產生方法、記錄媒體、資訊處理設備、以及光罩製造方法 | |
JP5204599B2 (ja) | レイアウト表示装置及びレイアウト表示方法 | |
JP2014110306A (ja) | 描画装置、および、物品の製造方法 | |
JP2012198411A (ja) | マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法 | |
JP2012054418A (ja) | 光源形状算出方法 | |
JP4631573B2 (ja) | 濃度分布マスクの製造方法 | |
JP2004046259A (ja) | マスク基板の検査方法、露光マスクの製造方法および半導体装置の製造方法 | |
JP3984278B2 (ja) | マスク基板の平坦度シミュレーションシステム | |
JP5810642B2 (ja) | マスクデータ生成方法及びそれを用いたマスクの製造方法 | |
JP5924029B2 (ja) | 設計支援装置、設計支援方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160329 |