KR100429112B1 - 반도체 장치, 그 설계 방법 및 설계 장치 - Google Patents

반도체 장치, 그 설계 방법 및 설계 장치 Download PDF

Info

Publication number
KR100429112B1
KR100429112B1 KR10-2001-0045116A KR20010045116A KR100429112B1 KR 100429112 B1 KR100429112 B1 KR 100429112B1 KR 20010045116 A KR20010045116 A KR 20010045116A KR 100429112 B1 KR100429112 B1 KR 100429112B1
Authority
KR
South Korea
Prior art keywords
wiring
dummy pattern
layer
same potential
power supply
Prior art date
Application number
KR10-2001-0045116A
Other languages
English (en)
Other versions
KR20020015941A (ko
Inventor
이또니이찌
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020015941A publication Critical patent/KR20020015941A/ko
Application granted granted Critical
Publication of KR100429112B1 publication Critical patent/KR100429112B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치는 각 층의 본래 소(疎)하게 되는 부분에는 더미 패턴을 포함하고 있고, 이들 더미 패턴은 전원 배선 및 접지 배선 중 어느 한쪽인 기준 배선과 전기적으로 접속되어 있다.

Description

반도체 장치, 그 설계 방법 및 설계 장치{SEMICONDUCTOR DEVICE, DESIGNING METHOD AND DESIGNING DEVICE THEREOF}
본 발명은 반도체 장치 및 그 설계 방법에 관한 것이다. 또한 그 설계 방법을 행하는 설계 장치에 관한 것이다.
일반적으로 반도체 장치의 제조 공정에 있어서, 사진 제판 기술을 이용하는 경우가 있다. 구체적으로는, 도 17에 도시한 바와 같이 피제거층(6) 상에 원하는 패턴의 마스크(5)를 형성하여 이것에 빛을 쏘이는 것으로, 피제거층(6) 중 마스크(5)로 덮어지지 않은 부분을 변질시키고 제거하는 것이다.
그러나, 도 17에 도시한 바와 같이 마스크(5) 패턴의 부위에 따라 소밀의 차가 있으면, 소한 부분은 빛의 회절, 간섭 등이 발생함으로써 마스크(5) 이면측까지 빛이 들어가게 되어 완성된 패턴의 정밀도(이하, 「패터닝 정밀도」라고 한다. )가 열화한다. 그 결과로서, 형성된 배선의 폭이 예정된 것 보다도 좁아지는 경우가 있다. 배선의 폭이 0.35㎛, 0.25㎛ 등이던 종래의 반도체 장치의 제조에 있어서는, 이 영향은 그다지 문제는 되지 않았다. 그러나, 최근, 배선의 미세화가 진행되어 배선의 폭이 0.18㎛ 이하가 제조되고 있어, 그와 같은 가는 배선의 제조에 있어서는, 이 문제는 현실적으로 수율의 저하를 초래하게 되어 무시할 수 없었다.
그래서, 본 발명은 사진 제판 기술에서의 마스크의 소밀의 차를 해소하는 것을 목적으로 하고 또한 그 소밀 해소를 위해 설치된 새로운 구조가 크로스토크 노이즈의 문제를 초래하지 않도록 하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명에 기초한 반도체 장치의 하나의 국면에서는 사진 제판 기술을 이용하여 제조를 행하는 반도체 장치에 있어서, 포토마스크 배치의 소밀차에 기인하여, 소(疎)한 부분에서 생기는 노광 시의 패터닝 정밀도의 열화를 해소하기 위해 상기 소밀차를 완화하도록 설치된 더미 패턴을 구비한다. 이 구성을 채용함으로써, 더미 패턴의 존재에 의해 소밀차가 완화되는 결과, 사진 제판 기술에 있어서, 패터닝 정밀도의 열화를 초래하는 현상을 방지할 수 있다.
또한, 본 발명에 기초한 다른 국면에서는 배치된 패턴의 소밀차를 완화하기 위한 더미 패턴과, 전원 배선과, 접지 배선을 구비하고, 상기 더미 패턴이 상기 전원 배선 및 상기 접지 배선 중 어느 한쪽인 기준 배선과 전기적으로 접속되어 있다. 이 구성을 채용함으로써, 더미 패턴이 소위, 부유한 상태로 되지 않게 되어 전원 배선이나 접지 배선 중 어느 하나의 전위로 고정된다. 이것에 의해, 더미 패턴은 실드의 역할을 완수하여 신호 배선 간에 생기는 크로스토크 노이즈를 방지할 수 있다.
상기 발명에 있어서 바람직하게는, 상기 더미 패턴과 상기 기준 배선과의 전기적 접속은, 제1 공정으로서 상기 더미 패턴 모두를 미접속 더미 패턴으로서 설정하는 공정을 행하고, 제2 공정으로서 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 중 하나인 대상 배선을 기점으로 하여 소정 거리 이하에서 상하 방향으로 인접하여 중첩하는 상기 미접속 더미 패턴을 탐색하고, 상기 탐색한 결과, 상기 미접속 더미 패턴을 검출한 경우에는 이것을 인접 더미 패턴으로 하여 상기 대상 배선과 상기 인접 더미 패턴 간에 층간 접속을 설치함과 함께, 상기 인접 더미 패턴을 상기 미접속 더미 패턴이 아닌 것으로 설정 변경하고 상기 인접 더미 패턴을 상기 대상 배선과 동일 전위로 설정 변경하는 공정을 행하고, 상기 기준 배선 및 상기 기준 배선과 동일 전위인 배선 모두에 대하여 상기 제2 공정을 재귀적으로 반복하고 또한 상기 기준 배선 대신에, 상기 전원 배선 및 상기 접지 배선 중 다른 쪽을 새롭게 기준 배선으로 하여 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 모두에 대하여 상기 제2 공정을 재귀적으로 반복함으로써 결정된 경로를 따라 이루어져 있다.
상기 구성을 채용함으로써, 원칙으로서 모든 더미 패턴을 기준 배선에 전기적으로 접속할 수 있기 때문에, 거의 모든 더미 패턴이 전위 고정되어 크로스토크 노이즈가 발생하기 어려운 반도체 장치로 할 수 있다. 또한, 이러한 구조이면 일정한 알고리즘으로 거의 자동적으로 더미 패턴의 층간 접속의 방법을 정할 수 있는 반도체 장치로 할 수 있다.
또한, 상기 목적을 달성하기 위해 본 발명에 기초한 반도체 장치의 설계 방법에 있어서는, 제공된 배선 배치 정보에 기초하여 배선 패턴의 소밀차를 해소하기 위한 더미 패턴을 발생하고, 제공된 전원 배선 및 접지 배선의 배치 정보에 기초하여, 전원 배선 및 접지 배선 중 한쪽을 기준 배선으로 하여 상기 더미 패턴을 상기 기준 배선과 전기적으로 접속시키기 위해서, 제1 공정으로서 상기 더미 패턴 모두를 미접속 더미 패턴으로서 설정하는 공정을 행하고, 제2 공정으로서 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 중 하나인 대상 배선을 기점으로 하여 소정 거리 이하에서 상하 방향으로 인접하여 중첩하는 상기 미접속 더미 패턴을 탐색하고, 상기 탐색한 결과, 상기 미접속 더미 패턴을 검출한 경우에는 이것을 인접 더미 패턴으로 하여 상기 대상 배선과 상기 인접 더미 패턴 간에 층간 접속을 설치함과 함께, 상기 인접 더미 패턴을 상기 미접속 더미 패턴이 아닌 것으로 설정 변경하고, 상기 인접 더미 패턴을 상기 대상 배선과 동일 전위로 설정 변경하는 공정을 행하고, 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 모두에 대하여 상기 제2 공정을 재귀적으로 반복하고 또한 상기 기준 배선 대신에, 상기 전원 배선 및 상기 접지 배선 중 다른 쪽을 새롭게 기준 배선으로 하여 상기 기준 배선 및 상기 기준 배선과 동일 전위인 배선 모두에 대하여 상기 제2 공정을 재귀적으로 반복함으로써, 각 더미 패턴과 상기 전원 배선 및 상기 접지 배선 중 어느 하나와의 접속 경로 정보를 도출한다.
상기 방법을 채용함으로써, 원칙으로서 모든 더미 패턴을 대상으로, 효율적으로 전원 배선 또는 접지 배선으로부터의 전기적 접속을 행할 수 있다. 각 더미 패턴은 전원 배선 또는 접지 배선에 전기적으로 접속됨으로써 전위가 고정되기 때문에, 신호 배선 간에 존재하는 더미 패턴이 실드 역할을 완수하여 크로스토크 노이즈에 의한 악영향을 방지할 수 있다.
상기 발명에 있어서 바람직하게는, 상술한 반도체 장치의 설계 방법을 레이아웃의 설계 작업 후에 행하고, 그 후에 디자인 룰 체크, 회로도와 레이아웃과의 일치 검증 및 배선의 용량 및 저항의 계산을 행한다. 이 방법을 채용함으로써, 계산 시와 실제의 반도체 장치에서의 테스트 시 사이에서의 불일치가 발생하는 것을 방지할 수 있어 정밀도가 좋은 예측을 행할 수 있다.
또한, 상기 목적을 달성하기 위해서 본 발명에 기초한 기억 매체는, 상술한 반도체 장치의 설계 방법을 전자 계산기로 행하게 하기 위한 프로그램을 기록한 것이다. 이 구성을 채용함으로써, 상술한 설계 방법을 컴퓨터에 의해 자동적으로 행할 수 있어 오퍼레이터가 드는 부담을 적게 억제하고 신속하고 또한 정확하게 행할 수 있다.
상기 목적을 달성하기 위해, 본 발명에 기초한 반도체 장치의 설계 장치에 있어서는, 제공된 배선 배치 정보에 기초하여 배선 패턴의 소밀차를 해소하기 위한 더미 패턴을 발생하는 더미 패턴 발생 수단과, 제공된 전원 배선 및 접지 배선의배치 정보에 기초하여 전원 배선 및 접지 배선 중 한쪽을 기준 배선으로 하여 상기 더미 패턴을 상기 기준 배선과 전기적으로 접속시키기 위해, 상기 더미 패턴 모두를 미접속 더미 패턴으로서 설정하는 공정을 행하는 미접속 더미 패턴 설정 수단과, 더미 패턴 접속 작업으로서, 상기 기준 배선 및 상기 기준 배선과 동일 전위인 배선 중 하나인 대상 배선을 기점으로 하여, 소정 거리 이하에서 상하 방향으로 인접하여 중첩하는 상기 미접속 더미 패턴을 탐색하고, 상기 탐색한 결과, 상기 미접속 더미 패턴을 검출한 경우에는 이것을 인접 더미 패턴으로 하여, 상기 대상 배선과 상기 인접 더미 패턴 간에 층간 접속을 설치함과 함께, 상기 인접 더미 패턴을 상기 미접속 더미 패턴이 아닌 것으로 설정 변경하고, 상기 인접 더미 패턴을 상기 대상 배선과 동일 전위로 설정 변경하는 작업을 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 모두에 대하여 재귀적으로 반복하는 제1 재귀적 작업 실시 수단과, 또한 상기 기준 배선 대신에 상기 전원 배선 및 상기 접지 배선 중 다른 쪽을 새롭게 기준 배선으로 하여, 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 모두에 대하여 상기 더미 패턴 접속 작업을 재귀적으로 반복하는 제2 재귀적 작업 실시 수단을 포함한다.
상기 구성을 채용함으로써, 더미 패턴의 배치나 각 더미 패턴으로부터 전원 배선 또는 접지 배선으로의 전기적 접속을 효율적으로 배치한 설계를 행할 수 있다.
도 1은 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제1 공정을 나타내는 평면도.
도 2는 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제2 공정의 제1 예를 나타내는 평면도.
도 3은 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제2 공정의 제2 예를 나타내는 평면도.
도 4는 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제2 공정의 제1 예를 나타내는 단면도.
도 5는 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제2 공정의 제3 예를 나타내는 평면도.
도 6은 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제3 공정을 나타내는 평면도.
도 7은 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제3 공정을 나타내는 단면도.
도 8은 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제4 공정을 나타내는 평면도.
도 9는 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제4 공정을 나타내는 단면도.
도 10은 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제5 공정을 나타내는 평면도.
도 11은 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 과정의 제6 공정을 나타내는 평면도.
도 12는 본 발명에 기초한 실시예 2에서의 설계 방법의 개략의 플로우차트.
도 13은 본 발명에 기초한 실시예 1에서의 반도체 장치의 제조 과정의 설명도.
도 14는 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 내용의 검증 과정의 제1 설명도.
도 15는 본 발명에 기초한 실시예 2에서의 반도체 장치의 설계 내용의 검증 과정의 제2 설명도.
도 16a, 도 16b는 본 발명에 기초한 실시예 4에서의 반도체 장치의 설계 장치의 개념도.
도 17은 종래 기술에 기초한 반도체 장치의 제조 과정의 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 확산 영역
3 : 폴리실리콘 배선층
4, 4c, 4d : 폴리실리콘 더미 패턴
5 : 마스크
6 : 피제거층
7, 7a, 7b, 7c : 비어홀
13 : (제1층의) 메탈 배선층
14a, 14b, 14c, 14d, 14e, 14f : (제1층의) 메탈 더미 패턴
23 : (제2층의) 메탈 배선층
24 : (제2층의) 메탈 더미 패턴
25 : (제2층의) 전원 배선
26 : (제2층의) 접지 배선
(실시예 1)
사진 제판 기술에서의 노광 시에 소한 부분에서 생기는 패터닝 정밀도의 열화를 방지하기 위해, 도 13에 도시한 바와 같이 각 배선층의 마스크(5) 패턴이 소하게 되어 있는 부분에 소밀차를 완화하도록 더미 패턴(54)을 삽입한다.
마스크(5) 패턴에 있어서, 소(疎)한 부분마다 각각 더미 패턴(54)을 삽입하고, 외관상, 소밀의 차가 없는 패턴으로 해두면 빛의 회절이 발생하는 정도는 다른 밀(密)한 부분과 동일한 정도가 되어 패터닝 정밀도의 열화는 방지할 수 있다.
(실시예 2)
종래에, 반도체 장치의 설계를 위한 설계 CAD(Computer Aided Design) 시스템에서의 작업의 흐름으로서는, 레이아웃 설계 작업 후에 디자인 룰 체크(DRC)를 행한다. DRC란, 레이아웃된 배선이 소정의 제조 규정을 준수하였는지의 여부를 체크하는 것이다. 그 다음에, 설계에서 얻어진 배선의 레이아웃과, 본래 목표로 하는 회로의 회로도와의 일치 검증(LVS)을 행한다. 또한, 그 다음에 배선의 용량이나 저항의 계산을 행하였다.
한편, 배선에 더미 패턴을 추가할 때의 더미 패턴의 배치 설계는, 마스크 생성 CAD 시스템과 같은 것을 구축하고 그것으로 행하게 하면 효율적이다.
여기에서, 마스크 생성을 행하기 위해서는 종래의 설계 CAD 시스템에서의 작업의 흐름을 그대로 하고, 여기에서 얻어진 설계 데이터를 마스크 생성 CAD 시스템으로 이관하여 마스크를 생성하는 작업을 행하는 것이 고려되지만, 가령 그와 같이 한 경우, 배선의 용량이나 저항의 계산 시점에서는 더미 패턴이 없음에도 불구하고, 최종적으로 완성된 데이터로서는 더미 패턴이 있는 것으로 되기 때문에, 계산으로 확인한 용량과 실제 제품의 용량이 일치하지 않게 된다.
예를 들면, 도 14에 도시한 바와 같이 반도체 기판(1)의 확산 영역(2) 상에 형성된 폴리실리콘 배선층(3)의 패턴이 있어, 그것보다 상측에 있는 제1층에 메탈 배선층(13)이 있는 경우를 상정하면, 메탈 배선층(13)의 용량을 계산할 때에는 아직 더미 패턴이 존재하지 않기 때문에, 메탈 배선층(13)과 반도체 기판(1)이 대향함으로써 형성되는 부분의 용량인, 소위 대향 기판 용량(60)이 계산값으로서 구해진다. 그러나, 그 후에 더미 패턴을 형성하게 되면, 도 15에 도시한 바와 같이 폴리실리콘 배선층(3)의 소밀을 고려하여 폴리실리콘 배선층(3)과 동일한 높이로 폴리실리콘 더미 패턴(4)이 배치되고, 그에 대응하는 확산 영역(2)이 배치되게 되어 메탈 배선층(13)이 초래하는 용량은 대향 기판 용량(60)이 아니라, 대향 확산 영역 용량(61)이 되어, 계산했을 때의 상황과 어긋나서 배선 지연에 오차가 생기게 된다. 특히, 대향 확산 영역 용량(61)은 대향 기판 용량(60)에 비하여 크기 때문에, 배선 지연이 문제가 될 가능성이 있다.
그래서, 그와 같은 사태를 피하기 위해서, 본 발명에 기초한 실시예 1에서의 설계 방법으로서는 레이아웃의 설계 작업 직후로써, DRC나 LVS나 배선의 용량 저항의 계산의 전 단계에서 더미 패턴의 생성을 행하게 하고 있다.
또한, 가령 더미 패턴을 배치한 것만으로, 이것을 다른 배선과 접속하지 않은, 소위 부유한 상태대로 방치한 것이면, 더미 패턴을 통해 신호 배선끼리가 상호 간섭하고 신호 배선이 크로스토크 노이즈를 포함할 우려도 있다. 그래서, 더미 패턴은 전위가 명백히 다른 배선과, 되도록이면 접속해 두는 것이 바람직하다.
도 12에 본 실시예로서의 설계 방법에 의한 더미 패턴 생성을 위한 대략적인 흐름을 나타낸다. 우선, 설계자에 의한 레이아웃의 설계 작업이 행해진다. 그 작업이 완료되고, 더미 패턴이 없는 상태에서 DRC, LVS를 행하고, 레이아웃에 문제가 없는 것을 확인한다. 그 후, 일반적으로 「스트림」이라고 불리는 레이아웃의 트랜지스터 배치, 배선의 접속 등에 대한 데이터가 본 발명에 기초한 실시예에서의 설계 방법을 위해 제공된다. 또, 본 실시예에서의 설계 방법은 더미 패턴 생성 프로그램에 의해 계산기 상에서 실시된다.
우선, S1의 공정으로서 스트림이 더미 패턴 생성 프로그램에 입력된다.
본 실시예에서는, 도 1에 도시한 레이아웃을 일례로서 설명한다. 도 1은 상하 방향으로 중첩되는 복수층을 포함한 배선 구조의 평면도이지만, 반도체 기판(1)에는 곳곳에 소스/드레인 영역으로서의 확산 영역(2)이 형성되어 있고, 각 확산 영역(2)에 대응하는 개소에는 상측에 접하여 폴리실리콘 배선층(3)이 배치되어 있다. 폴리실리콘층(3)보다 상층인 제1층으로서는 메탈 배선층(13)이 배치되어 있다. 또한, 그 상층인 제2층으로서는 이 도면에서는 2점 쇄선으로 되어 있지만, 전원 배선(25), 접지 배선(26)이 배치되어 있다. 메탈 배선층(13)은 비어홀(7)에 의해 하측 폴리실리콘 배선층(3)과 전기적으로 접속되어 있다.
S1의 공정에서 더미 패턴 생성 프로그램에 입력되는 스트림은 이러한 레이아웃의 정보를 포함한 것이다.
S2의 공정으로서, 더미 패턴의 생성이 행해진다. 이것은 DRC 룰을 고려하면서 각 마스크층의 소한 부분에 각각 더미 패턴을 자동적으로 생성해가는 것이다.
도 1에 도시한 레이아웃의 예에 대해서는, 예를 들면 도 2에 도시한 바와 같이, 더미 패턴으로서 폴리실리콘 더미 패턴(4a)과 제1층의 메탈 더미 패턴(14a, 14b)을 생성하는 것으로 해도 된다. 도 2의 예에서는, 더미 패턴은, 예를 들면 정방형 등의 일정형상의 작은 조각(小片)을 단위로 하여, 각 마스크층의 소한 부분, 즉 정규 배선이 없는 공백 영역을 매립하도록 각각 소요 매수가 생성되어 배치된다.
혹은 도 3에 도시한 바와 같이, 더미 패턴으로서 폴리실리콘 더미 패턴(4c), 제1층의 메탈 더미 패턴(14c, 14d) 및 제2층의 메탈 더미 패턴(24)을 각각의 층에 생성하는 것으로 해도 된다. 도 3의 예에서는 정규 배선이 없는 공백 영역을 매립하도록 각각 소요 면적의 더미 패턴이 생성되어 배치된다. 도 3에서의 IV-IV선에 관한 화살 표시 단면도를 도 4에 도시한다.
혹은, 도 5에 도시한 바와 같이, 더미 패턴을 일필서(一筆書)형으로 해도 된다. 이러한 경우, 선형의 더미 패턴이 기본이 되어 더미 패턴의 선폭보다도 폭이 넓은 어느 정도 통합된 스페이스에는 지그재그형 또는 스파이럴형으로 선이 그려지게 된다.
또, 본 실시예에서는 이하, 도 3, 도 4에 도시한 더미 패턴을 기초로 설명을 계속한다.
우선, 제1 공정으로서, 생성한 더미 패턴에는 각각 미접속 더미 패턴인 것을 식별하기 위한 플래그를 설정해둔다. 따라서, 도 3, 도 4에 도시한 예에서는, 폴리실리콘 더미 패턴(4c), 제1층의 메탈 더미 패턴(14c, 14d) 및 제2층의 메탈 더미패턴(24) 각각에서, 미접속 더미 패턴으로서의 플래그가 설정된다. 이 제1 공정은 도 12에서는 독립한 블록으로서는 명기되어 있지 않지만, S2의 공정의 일부로서 행해진다.
다음에, 전원 배선 및 접지 배선이라는 2 종류의 배선 중 한쪽씩을 순서대로 기준 배선으로 하여 더미 패턴의 접속을 행한다. 본 실시예의 예에서는, 우선 전원 배선을 기준 배선으로 하여 더미 패턴의 접속을 행한 후에 접지 배선을 기준 배선으로 하여 더미 패턴의 접속하지만, 반대로 접지 배선을 먼저 기준 배선으로 하고, 다음에 전원 배선을 기준 배선으로 해도 상관없다.
본 실시예의 예에서는, 이 시점에서는 전원 배선을 기준 배선으로 하고 있기 때문에, S3의 공정으로서는 전원 배선을 기점으로 한 더미 패턴의 접속이 행해진다. S3의 공정 중에서는 후술하는 제2 공정을 재귀적으로 반복하여 행한다.
제2 공정이란, 기준 배선에 대하여,
(1) 그 시점에서의 기준 배선 및 기준 배선과 동일 전위의 배선 중 하나를 대상 배선으로 하고,
(2) 대상 배선 간에 일정 조건을 만족시키는 미접속 더미 패턴을 탐색하고,
(3) 탐색한 결과, 미접속 더미 패턴을 검출한 경우에는,
(3. 1) 이것을 인접 더미 패턴으로 하고,
(3. 2) 대상 배선과 이 인접 더미 패턴 간에 층간 접속을 설치하고,
(3. 3) 이 인접 더미 패턴을 미접속 더미 패턴이 아닌 것으로 설정 변경하고,
(3. 4) 이 인접 더미 패턴을 대상 배선과 동일 전위로 설정 변경한다,
등의 공정이다. 전원 배선 및 전원 배선과 동일 전위의 배선 모두에 대하여 상기 제2 공정이 재귀적으로 반복된다.
구체적으로, 본 실시예에서는 당초의 시점에서 이미 복수의 있을 수 있는 전원 배선 중 최상층에 위치하는 것을 최초로 대상 배선으로 하여 제2 공정을 행하고 있다. 가장, 이에 대해서는 반드시 최상층을 선택할 필요는 없고, 최하층을 최초로 대상 배선으로 해도 상관없고 중간에 있는 것을 최초로 대상 배선으로 해도 상관없다.
도 3 ∼ 도 7을 참조하여 설명한다. 도 3, 도 4에 도시한 예에서는, 최상층의 전원 배선이란, 제2층의 전원 배선(25)이다. 따라서, 제2층의 전원 배선(25)을 기점으로 하여, 상하 방향에 1층 차이로 인접하여 중첩하는 미접속 더미 패턴을 탐색한다. 이 예에서는 비어홀의 접속 가능 거리가 1층이라고 가정하여 상하 방향으로 1층 이내의 범위를 탐색 범위로 하였지만, 비어홀이 접속 가능한 거리가 보다 길면, 상하 방향으로 2층 이내, 3층 이내, 혹은 그 이상의 범위에 대하여 탐색을 행해도 된다.
상술한 탐색에 의해, 제1층의 메탈 더미 패턴(14c)이 검출된다. 그래서, 제1층의 메탈 더미 패턴(14c)을 인접 더미 패턴으로 한다. 도 6, 도 7에 도시한 바와 같이, 대상 배선으로서의 제2층의 전원 배선(25)과, 인접 더미 패턴으로서의 제1층의 메탈 더미 패턴(14c) 간에 층간 접속으로서 비어홀(7a)을 설치하여 접속한다. 또, 도 7은 도 6에서의 VII-VII선에 관한 화살 표시 단면도이다.
이렇게 해서, 제1층의 메탈 더미 패턴(14c)은 대상 배선인 제2층의 전원 배선(25)과 접속되었기 때문에, 제1층의 메탈 더미 패턴(14c)의 미접속 더미 패턴으로서의 플래그를 제거하고, 대신에 제1층의 메탈 더미 패턴(14c)을 대상 배선인 제2층의 전원 배선(25)과 동일 전위로 설정한다. 한편, 제2 공정은 전원 배선 및 전원 배선과 동일 전위의 배선 모두에 대하여 재귀적으로 반복하는 것이므로, 전원 배선과 동일 전위의 배선이 된 제1층의 메탈 더미 패턴(14c) 자체도 새롭게 제2 공정의 실시 대상이 된다.
전원 배선 및 전원 배선과 동일 전위의 배선으로서는, 제2 공정을 아직 행하지 않은 것은 이 시점에서는 제1층의 메탈 더미 패턴(14c)만이므로, 다음에 제1층의 메탈 더미 패턴(14c)을 대상 배선으로 하여 제2 공정을 실시한다.
대상 배선인 제1층의 메탈 더미 패턴(14c)을 기점으로 하여, 상하 방향으로 1층 차이로 인접하여 중첩하는 미접속 더미 패턴을 탐색한다. 이 탐색한 결과, 제2층의 메탈 더미 패턴(24) 및 폴리실리콘 더미 패턴(4c)이 검출된다. 그래서, 이들을 인접 더미 패턴으로 한다. 대상 배선으로서의 제1층의 메탈 더미 패턴(14c)과, 인접 더미 패턴으로서의 제2층의 메탈 더미 패턴(24) 간에 층간 접속으로서의 비어홀(7b)을 설치하여 접속한다. 또한, 대상 배선으로서의 제1층의 메탈 더미 패턴(14c)과, 인접 더미 패턴으로서의 폴리실리콘 더미 패턴(4c) 간에는 층간 접속으로서의 비어홀(7c)을 설치하여 접속한다. 이와 같이 하여 비어홀(7b, 7c)을 설치한 부분을 도 8에 도시한다. 도 8에서의 IX-IX선에 관한 화살 표시 단면도를 도 9에 도시한다.
또한, 제2층의 메탈 더미 패턴(24) 및 폴리실리콘 더미 패턴(4c)의 미접속 더미 패턴으로서의 플래그를 제거한다. 제2층의 메탈 더미 패턴(24) 및 폴리실리콘 더미 패턴(4c)을 대상 배선으로서의 제1층의 메탈 더미 패턴(14c)과 동일 전위로 설정 변경한다. 여기에서, 제1층의 메탈 더미 패턴(14c)은 이미 전원 배선과 동일 전위로 설정되어 있기 때문에, 제2층의 메탈 더미 패턴(24) 및 폴리실리콘 더미 패턴(4c)도 전원 배선과 동일 전위가 된다.
이 시점에서, 전원 배선 및 전원 배선과 동일 전위의 배선 중, 제2 공정을 아직 행하지 않은 것은 새롭게 전원 배선과 동일 전위가 된 제2층의 메탈 더미 패턴(24) 및 폴리실리콘 더미 패턴(4c)이 된다. 그래서, 이들을 각각 대상 배선으로서 각각 제2 공정이 실시된다. 그 중에서 상술한 미접속 더미 패턴의 탐색이 행해지지만, 검출되는 미접속 더미 패턴은 존재하지 않으므로, 여기에서 S3의 공정은 종료한다.
다음에, S4의 공정으로 옮긴다. 조금 전의 것은 전원 배선을 기준 배선으로 하고 있지만, 이 기준 배선 대신에 접지 배선을 기준 배선으로 한다. 그리고, 접지 배선 및 접지 배선과 동일 전위의 배선 모두에 대하여, 상술한 제2 공정을 재귀적으로 실시한다.
구체적으로는, 도 8, 도 9에 도시한 예로 설명하면, 접지 배선 및 접지 배선과 동일 전위의 배선에 해당하는 것으로서는, 제2층의 접지 배선(26)을 예로 들 수 있다. 그래서, 제2층의 접지 배선(26)을 대상 배선으로 하여, 이것을 기점으로 상하 방향으로 1층 차이로 인접하여 중첩하는 미접속 더미 패턴을 탐색한다. 이 탐색한 결과, 제1층의 메탈 더미 패턴(14d)이 검출된다. 그래서, 제2층의 접지 배선(26)을 인접 더미 패턴으로 한다. 도 10에 도시한 바와 같이, 대상 배선으로서의 제1층의 메탈 더미 패턴(14d)과, 인접 더미 패턴으로서의 제1층의 메탈 더미 패턴(14d) 간에 층간 접속으로서의 비어홀(7d)을 설치하여 접속한다.
또한, 제1층의 메탈 더미 패턴(14d)의 미접속 더미 패턴으로서의 플래그를 제거한다. 제1층의 메탈 더미 패턴(14d)을 대상 배선으로서의 제2층의 접지 배선(26)과 동일 전위가 되도록 설정 변경한다. 따라서, 제1층의 메탈 더미 패턴(14d)은 접지 배선과 동일 전위가 된다.
이 시점에서, 접지 배선 및 접지 배선과 동일 전위의 배선 중, 제2 공정을 아직 행하지 않은 것으로서는, 새롭게 접지 배선과 동일 전위가 된 제1층의 메탈 더미 패턴(14d)이 해당한다.
그래서, 제1층의 메탈 더미 패턴(14d)을 대상 배선으로 하여, 제2 공정이 실시된다. 그 중에서 상술한 미접속 더미 패턴의 탐색이 행해진 결과, 폴리실리콘 더미 패턴(4d)이 검출된다. 그래서, 이것을 인접 더미 패턴으로 한다. 도 11에 도시한 바와 같이, 대상 배선으로서의 제1층의 메탈 더미 패턴(14d)과, 인접 더미 패턴으로서의 폴리실리콘 더미 패턴(4d) 간에 층간 접속으로서 비어홀(7e)을 설치하여 접속한다.
또한, 폴리실리콘 더미 패턴(4d)의 미접속 더미 패턴으로서의 플래그를 제거한다. 폴리실리콘 더미 패턴(4d)을 대상 배선으로서의 제1층의 메탈 더미 패턴(14d)과 동일 전위로 설정 변경한다. 여기서, 제1층의 메탈 더미 패턴(14d)은이미 접지 배선과 동일 전위로 설정되어 있으므로, 폴리실리콘 더미 패턴(4d)도 접지 배선과 동일 전위가 된다.
이 시점에서, 접지 배선 및 접지 배선과 동일 전위의 배선 중, 제2 공정을 아직 행하지 않은 것은 새롭게 접지 배선과 동일 전위가 된 폴리실리콘 더미 패턴(4d)이 해당한다. 그래서, 이것을 대상 배선으로 하여 또한 제2 공정이 실시된다. 그 중에서 상술한 미접속 더미 패턴의 탐색이 행해지지만, 검출되는 미접속 더미 패턴은 존재하지 않기 때문에 여기서 S4의 공정은 종료한다.
다음에 S5의 공정으로 옮긴다. 여기서는 미접속 더미 패턴으로서의 플래그가 남아 있는 배선이 존재하는지의 여부의 확인을 행함으로써, 모든 더미 패턴에 접속이 행해졌는지의 여부를 판정한다. 플래그가 남아 있지 않으면, 「전부 접속됨」으로 판단하고, S10의 공정으로 옮겨, 지금까지 결정된 더미 패턴의 배치 및 더미 패턴 간의 층간 접속을 포함하는 레이아웃의 상황을 설계 결과로서 표시한다. 이 설계 결과는 S11의 공정에서 스트림으로서 출력된다. 이 후에, DRC, LVS, 배선의 용량 저항의 계산이 행해진다.
한편, S5의 공정에서, 플래그가 남아 있는 것이 하나라도 있는 경우에는, S6의 공정으로 옮겨 설계 결과를 표시한다. S7의 공정에서는 그 설계 결과가 수정 가능한지의 여부를 판단한다. 또한, S8의 공정에서 현상의 설계 결과가 스트림으로서 출력된다. 이 스트림을 이용하여 오퍼레이터가 다시 설계 CAD로 레이아웃의 수정 작업을 행한다. 수정 작업이 끝난 후에는 다시 S2의 공정으로부터 반복한다.
이러한 방법에 의하면, 원칙으로서 모든 더미 패턴을 대상으로, 효율적으로전원 배선 또는 접지 배선으로부터의 전기적 접속을 행할 수 있다. 각 더미 패턴은 전원 배선 또는 접지 배선에 전기적으로 접속됨으로써 전위가 고정되기 때문에, 신호 배선 간에 존재하는 더미 패턴이 실드의 역할을 완수하고, 크로스토크 노이즈에 의한 악영향을 방지할 수 있다. 전원 배선 또는 접지 배선으로부터의 전기적 접속을 행할 수 없던 더미 패턴이 있는 경우에는 그 취지가 명시되어 오퍼레이터에 의한 레이아웃 수정에 의해 수정이 행하기 쉬워진다.
또한, 더미 패턴의 생성 및 비어홀에 의한 접속을 레이아웃 직후에 또한 용량 저항 계산보다도 전에 행하고 있기 때문에, 계산 시와 실제의 반도체 장치에서의 테스트 시 사이에서의 불일치를 피할 수 있다.
(실시예 3)
본 발명에 기초한 실시예 3에서의 기억 매체는, 실시예 2에서 설명한 설계 방법을 기술한 프로그램을 저장한 기억 매체이다.
이것을 이용하면, 컴퓨터에 그 프로그램을 판독하게 하여 실행시키는 것으로, 오퍼레이터가 갖는 부담을 적게 억제하고, 상술한 설계 방법을 컴퓨터 상에서 신속하고 또한 정확하게 행할 수 있다.
(실시예 4)
본 발명에 기초한 실시예 4에서의 설계 장치의 구성을 도 16a, 도 16b에 도시한다. 도 16a는 이 설계 장치(100)의 개념도로, 설계 CAD로 부터 독립된 장치로도 상관없지만 이 하나의 시스템으로 설계 CAD를 겸해도 된다. 전자 계산기를 내장하고 프로그램을 판독함으로써, 실시예 2에서 설명한 설계 방법을 실행 가능하게하는 것이어도 된다.
도 16b는 이 설계 장치(100) 내부의 개념도이다. 이 설계 장치(100)는 더미 패턴 발생 수단(111)과, 미접속 더미 패턴 설정 수단(112)과, 제1 재귀적 작업 실시 수단(113)과, 제2 재귀적 작업 실시 수단(114)을 구비하고 있다. 이들의 구성은 컴퓨터 상에서 실현하는 것이 바람직하다.
더미 패턴 발생 수단(111)은 실시예 2에서 설명한 바와 같은 더미 패턴의 레이아웃 데이터를 발생한다. 미접속 더미 패턴 설정 수단(112)은 더미 패턴 발생 수단(111)에 의해 발생시키게 된 더미 패턴 모두에 미접속 더미 패턴으로서의 플래그를 설정한다. 제1 재귀적 작업 실시 수단(113)과, 제2 재귀적 작업 실시 수단(114)은 한쪽이 전원 배선을 기준 배선으로 한 것으로, 다른 쪽이 접지 배선을 기준 배선으로 한 것이며, 어느 하나가 먼저가 되어도 상관없지만 각각 정해진 기준 배선 등에 대하여, 실시예 2에서 설명한 바와 같이 제2 공정을 각각 재귀적으로 행하는 구조로 되어 있다.
최종적으로 얻어진 결과는 스트림으로서 출력된다.
이러한 설계 장치를 이용하는 것으로, 더미 패턴의 배치나 각 더미 패턴으로부터 전원 배선 또는 접지 배선으로의 전기적 접속을 효율적으로 배치한 설계를 행할 수 있다.
본 발명에 따르면, 더미 패턴을 구비하기 위해서 사진 제판 기술에서의 마스크의 소밀차를 해소할 수 있고, 그 결과, 패터닝 정밀도를 향상할 수 있어, 그 한편으로, 더미 패턴이 전원 배선이나 접지 배선 중 어느 하나의 전위로 고정되기 때문에, 더미 패턴은 실드의 역할을 완수하고, 더미 패턴에 기인하여 신호 배선 간에 크로스토크 노이즈가 생기는 것을 방지할 수 있다.

Claims (3)

  1. 제1층 및 제2층을 포함하고 상하에 중복되어 합쳐진 복수의 배선층, 전원 배선 및 접지 배선을 구비하고,
    상기 제1층 및 상기 제2층은, 각각 동일층 내의 배선 패턴의 평면적 레이아웃에 있어서 소밀차를 완화하도록 배치된 더미 패턴을 포함하고, 상기 제1층의 상기 더미 패턴 및 상기 제2층의 상기 더미 패턴은 서로 전기적으로 접속된 상태로 상기 전원 배선 및 상기 접지 배선 중 어느 한쪽인 기준 배선과 전기적으로 접속되어 있는 반도체 장치.
  2. 제1항에 있어서,
    상기 더미 패턴과 상기 기준 배선과의 전기적 접속은,
    제1 공정으로서 상기 더미 패턴 모두를 미접속 더미 패턴으로서 설정하는 공정을 행하고,
    제2 공정으로서 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 중 하나인 대상 배선을 기점으로 하여, 소정 거리 이하에서 상하 방향으로 인접하여 중첩하는 상기 미접속 더미 패턴을 탐색하고,
    상기 탐색한 결과, 상기 미접속 더미 패턴을 검출한 경우에는 이것을 인접 더미 패턴으로 하여, 상기 대상 배선과 상기 인접 더미 패턴 간에 층간 접속을 설치함과 함께, 상기 인접 더미 패턴을 상기 미접속 더미 패턴이 아닌 것으로 설정 변경하고, 상기 인접 더미 패턴을 상기 대상 배선과 동일 전위로 설정 변경하는 공정을 행하고,
    상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 모두에 대하여 상기제2 공정을 재귀적으로 반복하고,
    또한 상기 기준 배선 대신에 상기 전원 배선 및 상기 접지 배선 중 다른 쪽을 새롭게 기준 배선으로 하여, 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 모두에 대하여 상기 제2 공정을 재귀적으로 반복함으로써 결정된 경로를 따라 이루어져 있는 반도체 장치.
  3. 반도체 장치의 설계 방법에 있어서,
    제공된 배선 배치 정보에 기초하여 배선 패턴의 소밀차를 해소하기 위한 더미 패턴을 발생하고,
    제공된 전원 배선 및 접지 배선의 배치 정보에 기초하여, 전원 배선 및 접지 배선 중 한쪽을 기준 배선으로 하여, 상기 더미 패턴을 상기 기준 배선과 전기적으로 접속시키기 위해서,
    제1 공정으로서 상기 더미 패턴 모두를 미접속 더미 패턴으로서 설정하는 공정을 행하고,
    제2 공정으로서 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 중 하나인 대상 배선을 기점으로 하여, 소정 거리 이하에서 상하 방향으로 인접하여 중첩하는 상기 미접속 더미 패턴을 탐색하고,
    상기 탐색한 결과, 상기 미접속 더미 패턴을 검출한 경우에는 이것을 인접 더미 패턴으로 하여, 상기 대상 배선과 상기 인접 더미 패턴 간에 층간 접속을 설치함과 함께, 상기 인접 더미 패턴을 상기 미접속 더미 패턴이 아닌 것으로 설정변경하고, 상기 인접 더미 패턴을 상기 대상 배선과 동일 전위로 설정 변경하는 공정을 행하고,
    상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 모두에 대하여 상기 제2 공정을 재귀적으로 반복하고,
    또한 상기 기준 배선 대신에 상기 전원 배선 및 상기 접지 배선 중 다른 쪽을 새롭게 기준 배선으로 하여, 상기 기준 배선 및 상기 기준 배선과 동일 전위의 배선 모두에 대하여 상기 제2 공정을 재귀적으로 반복함으로써,
    각 더미 패턴과 상기 전원 배선 및 상기 접지 배선 중 어느 하나와의 접속 경로 정보를 도출하는 반도체 장치의 설계 방법.
KR10-2001-0045116A 2000-08-23 2001-07-26 반도체 장치, 그 설계 방법 및 설계 장치 KR100429112B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00251861 2000-08-23
JP2000251861A JP4553461B2 (ja) 2000-08-23 2000-08-23 半導体装置、その設計方法および設計装置

Publications (2)

Publication Number Publication Date
KR20020015941A KR20020015941A (ko) 2002-03-02
KR100429112B1 true KR100429112B1 (ko) 2004-04-29

Family

ID=18741207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0045116A KR100429112B1 (ko) 2000-08-23 2001-07-26 반도체 장치, 그 설계 방법 및 설계 장치

Country Status (5)

Country Link
US (1) US6838770B2 (ko)
JP (1) JP4553461B2 (ko)
KR (1) KR100429112B1 (ko)
CN (1) CN1199273C (ko)
TW (1) TW502373B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4684911B2 (ja) * 2000-12-08 2011-05-18 富士通株式会社 シールド配線を行うためのｌｓｉ
US6748579B2 (en) * 2002-08-30 2004-06-08 Lsi Logic Corporation Method of using filler metal for implementing changes in an integrated circuit design
US6924552B2 (en) * 2002-10-21 2005-08-02 Hrl Laboratories, Llc Multilayered integrated circuit with extraneous conductive traces
DE10253626A1 (de) * 2002-11-15 2004-06-03 Infineon Technologies Ag Teststruktur zur Bestimmung der elektrischen Belastbarkeit von Kontakten
US7577926B2 (en) * 2003-07-11 2009-08-18 Nxp B.V. Security-sensitive semiconductor product, particularly a smart-card chip
TWI234835B (en) * 2003-09-08 2005-06-21 Realtek Semiconductor Corp Method for checking via density in IC layout
DE102004007661B4 (de) * 2004-02-17 2006-07-27 Infineon Technologies Ag Verfahren, Vorrichtung und Computerprogrammprodukt zur Optimierung eines Layouts von Versorgungsleitungen
KR100734507B1 (ko) * 2005-05-12 2007-07-03 하이맥스 테크놀로지스, 인코포레이션 고전압 소자의 전류 누설을 방지하기 위한 구조
WO2008068805A1 (ja) * 2006-11-30 2008-06-12 Fujitsu Microelectronics Limited 半導体装置、半導体装置の製造方法および多層配線の設計方法
KR100862870B1 (ko) * 2007-05-10 2008-10-09 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
JP2009151433A (ja) * 2007-12-19 2009-07-09 Nec Electronics Corp 半導体集積回路のレイアウト設計装置及びレイアウト設計方法
US7999361B1 (en) * 2010-02-19 2011-08-16 Altera Corporation Shielding structure for transmission lines
US11334703B2 (en) * 2017-06-29 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with fill feature shapes

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216247A (ja) * 1993-01-14 1994-08-05 Hitachi Ltd 半導体集積回路、及びその配線パターンの修正方法
JPH09115905A (ja) * 1995-10-23 1997-05-02 Matsushita Electric Ind Co Ltd ダミーパターンの設計方法
KR19980054477A (ko) * 1996-12-27 1998-09-25 김영환 반도체 장치 제조 방법
KR0185298B1 (ko) * 1995-12-30 1999-04-15 김주용 반도체 소자의 콘택홀 매립용 플러그 형성방법
KR20000027285A (ko) * 1998-10-27 2000-05-15 김영환 반도체 소자의 금속 배선 구조 및 그 형성 방법
KR20020080745A (ko) * 2001-04-17 2002-10-26 삼성전자 주식회사 광근접 효과의 보정을 위한 마스크와 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834251B2 (ja) 1988-08-03 1996-03-29 富士通株式会社 論理モジュール間配線方法
JP3079545B2 (ja) 1990-08-09 2000-08-21 日本電気株式会社 半導体記憶装置
JP3390875B2 (ja) * 1992-11-12 2003-03-31 日本テキサス・インスツルメンツ株式会社 半導体装置
JPH09293721A (ja) * 1995-12-15 1997-11-11 Lsi Logic Corp 集積回路構造の処理のためにパターンデザインを改善するための方法
JPH09289251A (ja) 1996-04-23 1997-11-04 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造およびその検証方法
JP3180729B2 (ja) * 1997-08-20 2001-06-25 日本電気株式会社 半導体装置
JPH11297841A (ja) 1998-04-14 1999-10-29 Iwate Toshiba Electronics Kk 半導体集積回路およびその製造方法
JP2001068635A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216247A (ja) * 1993-01-14 1994-08-05 Hitachi Ltd 半導体集積回路、及びその配線パターンの修正方法
JPH09115905A (ja) * 1995-10-23 1997-05-02 Matsushita Electric Ind Co Ltd ダミーパターンの設計方法
KR0185298B1 (ko) * 1995-12-30 1999-04-15 김주용 반도체 소자의 콘택홀 매립용 플러그 형성방법
KR19980054477A (ko) * 1996-12-27 1998-09-25 김영환 반도체 장치 제조 방법
KR20000027285A (ko) * 1998-10-27 2000-05-15 김영환 반도체 소자의 금속 배선 구조 및 그 형성 방법
KR20020080745A (ko) * 2001-04-17 2002-10-26 삼성전자 주식회사 광근접 효과의 보정을 위한 마스크와 그 제조 방법

Also Published As

Publication number Publication date
US20020024148A1 (en) 2002-02-28
CN1199273C (zh) 2005-04-27
US6838770B2 (en) 2005-01-04
TW502373B (en) 2002-09-11
KR20020015941A (ko) 2002-03-02
JP2002076118A (ja) 2002-03-15
JP4553461B2 (ja) 2010-09-29
CN1339825A (zh) 2002-03-13

Similar Documents

Publication Publication Date Title
US9165106B2 (en) Layout design for electron-beam high volume manufacturing
US7917871B2 (en) Method and program for pattern data generation using a modification guide
US8239803B2 (en) Layout method and layout apparatus for semiconductor integrated circuit
TWI677957B (zh) 積體電路中的電力網導體放置
US7503026B2 (en) Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit
US7962878B2 (en) Method of making an integrated circuit using pre-defined interconnect wiring
KR100429112B1 (ko) 반도체 장치, 그 설계 방법 및 설계 장치
US7873929B2 (en) Method, apparatus and system for designing an integrated circuit including generating at least one auxiliary pattern for cell-based optical proximity correction
US20050229131A1 (en) Intermediate layout for resolution enhancement in semiconductor fabrication
EP1693772A1 (en) Printed circuit board design method, program thereof, recording medium containing the program, printed circuit board design device using them, and cad system
US7673258B2 (en) Design data creating method, design data creating program product, and manufacturing method of semiconductor device
TWI719090B (zh) 用於修改界定電路組件之標準單元布局之電腦實施系統及方法
KR100255891B1 (ko) 반도체 집적 회로내의 기생부하 산출방법
CN115954341A (zh) 具有接触跨接线的集成电路
US7698679B2 (en) Method and apparatus for automatic routing yield optimization
US7174529B1 (en) Acute angle avoidance during routing
US8015529B1 (en) Methods and apparatus for diagonal route shielding
US20090013295A1 (en) Method for arranging virtual patterns
US7743356B2 (en) Method of disposing dummy pattern
KR100989102B1 (ko) 반도체 집적 회로 및 그 설계 방법
CN102841956B (zh) 单元结构及方法
JP2009026045A (ja) 半導体集積回路のレイアウト作成装置および半導体集積回路の製造方法
JP2009252805A (ja) 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウトプログラム
JP2009123966A (ja) 半導体集積回路のレイアウトパターン設計方法、レイアウトパターン設計装置およびレイアウトパターン設計用プログラム
JP2003332437A (ja) 半導体回路設計方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee