JPH0834251B2 - 論理モジュール間配線方法 - Google Patents
論理モジュール間配線方法Info
- Publication number
- JPH0834251B2 JPH0834251B2 JP63195052A JP19505288A JPH0834251B2 JP H0834251 B2 JPH0834251 B2 JP H0834251B2 JP 63195052 A JP63195052 A JP 63195052A JP 19505288 A JP19505288 A JP 19505288A JP H0834251 B2 JPH0834251 B2 JP H0834251B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- logic
- module
- logic module
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［目次］ 概要 産業上の利用分野 従来の技術（第５図） 発明が解決しようとする課題 課題を解決するための手段（第1A、1B図） 作用 実施例 第１実施例（第2A、2B、３図） 第２実施例（第４図） 発明の効果 ［概要］ 半導体集積回路のレイアウト設計において用いられ、
論理モジュール間を結線する論理モジュール間配線方法
に関し、 第１及び第２の論理モジュール間に結線上無関係な第
３論理モジュールが存在する場合に、この第３論理モジ
ュールを通って第１及び第２の論理モジュール間を結線
することができ、かつ、論理モジュールを展開して１つ
ながりの配線長を求めることができるようにすることを
目的とし、 レイアウト上では、該第３モジュール内に配線を通し
て該相互接続を行い、論理上では、該第３モジュールに
ダミー端子を設け、該ダミー端子を介して該相互接続を
行い、かつ、レイアウト上において該第３モジュール内
を通過する該配線の長さを該ダミー端子に対応付けるこ
とにより、該第３論理モジュールを通って該相互接続さ
れる配線長を求めるよう構成する。
論理モジュール間を結線する論理モジュール間配線方法
に関し、 第１及び第２の論理モジュール間に結線上無関係な第
３論理モジュールが存在する場合に、この第３論理モジ
ュールを通って第１及び第２の論理モジュール間を結線
することができ、かつ、論理モジュールを展開して１つ
ながりの配線長を求めることができるようにすることを
目的とし、 レイアウト上では、該第３モジュール内に配線を通し
て該相互接続を行い、論理上では、該第３モジュールに
ダミー端子を設け、該ダミー端子を介して該相互接続を
行い、かつ、レイアウト上において該第３モジュール内
を通過する該配線の長さを該ダミー端子に対応付けるこ
とにより、該第３論理モジュールを通って該相互接続さ
れる配線長を求めるよう構成する。
［産業上の利用分野］ 本発明は半導体集積回路のレイアウト設計において用
いられ、論理モジュール間を結線する論理モジュール間
配線方法に関する。
いられ、論理モジュール間を結線する論理モジュール間
配線方法に関する。
［従来の技術］ LSIのレイアウト設計において、集積度が高くなると
多数の論理モジュールが配置されるため、第５図に示す
如く、互いに結線される論理モジュール１と２との間
に、これらに結線されない論理モジュール３が存在する
ことが起こる。このような場合、論理モジュール３を通
って論理モジュール１と２との間を結線すれば、配線長
を短くすることができる。
多数の論理モジュールが配置されるため、第５図に示す
如く、互いに結線される論理モジュール１と２との間
に、これらに結線されない論理モジュール３が存在する
ことが起こる。このような場合、論理モジュール３を通
って論理モジュール１と２との間を結線すれば、配線長
を短くすることができる。
ここで、論理配線とレイアウト配線とは対応付けられ
ており、レイアウト配線の配線長を論理配線に持たせ、
論理モジュールを展開して１つながりの配線長を求め、
この配線長が規定範囲内にあるかどうか、すなわち配線
容量が適当であるかどうかを判定する。この処理は電子
計算機を用いて行われる。
ており、レイアウト配線の配線長を論理配線に持たせ、
論理モジュールを展開して１つながりの配線長を求め、
この配線長が規定範囲内にあるかどうか、すなわち配線
容量が適当であるかどうかを判定する。この処理は電子
計算機を用いて行われる。
論理モジュール１、２間の配線長を求めるには、論理
モジュール１と３との間に配線長、論理モジュール２と
３との間の配線長及び論理モジュール３内の配線長のデ
ータが必要になる。
モジュール１と３との間に配線長、論理モジュール２と
３との間の配線長及び論理モジュール３内の配線長のデ
ータが必要になる。
［発明が解決しようとする課題］ しかし、論理上では、論理モジュール３は論理モジュ
ール１、２間の配線に無関係であるので、論理モジュー
ル３内を通過する配線長データを持っておらず、したが
って、論理配線とレイアウト配線との対応付けを行うこ
とができず、論理モジュール３内を通って論理モジュー
ル１、２間を結線することができなかった。
ール１、２間の配線に無関係であるので、論理モジュー
ル３内を通過する配線長データを持っておらず、したが
って、論理配線とレイアウト配線との対応付けを行うこ
とができず、論理モジュール３内を通って論理モジュー
ル１、２間を結線することができなかった。
本発明の目的は、論理モジュール間に結線上無関係な
論理モジュールが存在する場合に、この無関係な論理モ
ジュールを通って論理モジュール間を結線することがで
き、かつ論理モジュールを展開して１つながりの配線長
を求めることができる論理モジュール間配線方法を提供
することにある。
論理モジュールが存在する場合に、この無関係な論理モ
ジュールを通って論理モジュール間を結線することがで
き、かつ論理モジュールを展開して１つながりの配線長
を求めることができる論理モジュール間配線方法を提供
することにある。
［課題を解決するための手段］ 第1A図及び第1B図は本発明の原理構成図であり、第1A
図は論理モジュール間のレイアウト配線を示し、第1B図
はこのレイアウト配線に対応した論理配線を示す。
図は論理モジュール間のレイアウト配線を示し、第1B図
はこのレイアウト配線に対応した論理配線を示す。
半導体集積回路のレイアウト設計において、配線で相
互接続される第１論理モジュール１と第２論理モジュー
ル２との間に、これらの論理モジュール１、２に配線で
接続されない第３論理モジュール３が存在する場合があ
る。
互接続される第１論理モジュール１と第２論理モジュー
ル２との間に、これらの論理モジュール１、２に配線で
接続されない第３論理モジュール３が存在する場合があ
る。
このような場合、レイアウト上では、第３モジュール
３内に配線を通して該相互接続を行い、論理上では、第
３モジュール３にダミー端子Ｃを設け、ダミー端子Ｃを
介して該相互接続を行い、かつ、レイアウト上において
第３モジュール３内を通過する配線の長さをダミー端子
Ｃに対応付けることにより、論理モジュール３を通って
該相互接続される配線長を求める。
３内に配線を通して該相互接続を行い、論理上では、第
３モジュール３にダミー端子Ｃを設け、ダミー端子Ｃを
介して該相互接続を行い、かつ、レイアウト上において
第３モジュール３内を通過する配線の長さをダミー端子
Ｃに対応付けることにより、論理モジュール３を通って
該相互接続される配線長を求める。
［作用］ 第1B図に示す論理配線は、例えば1A,3C,2Bと表すこと
ができる。この論理配線には、端子AC間の配線長n1、端
子BC間の配線長n2及びダミー端子Ｃに接続され論理モジ
ュール３内を通過する配線の配線長n3が対応付けられ
る。したがって、第１論理モジュール１と第２論理モジ
ュール２との間の配線長は、n1＋n2＋n3として求めるこ
とができる。
ができる。この論理配線には、端子AC間の配線長n1、端
子BC間の配線長n2及びダミー端子Ｃに接続され論理モジ
ュール３内を通過する配線の配線長n3が対応付けられ
る。したがって、第１論理モジュール１と第２論理モジ
ュール２との間の配線長は、n1＋n2＋n3として求めるこ
とができる。
このため、第３論理モジュール３内を通過するレイア
ウト配線を設けても、１つながりの配線長を求めること
ができ、論理配線とレイアウト配線を対応させることが
できる。
ウト配線を設けても、１つながりの配線長を求めること
ができ、論理配線とレイアウト配線を対応させることが
できる。
［実施例］ （１）第１実施例 第2A図は半導体集積回路のレイアウト配線の一部を示
し、第2B図はこのレイアウト配線に対応した論理配線を
示す。
し、第2B図はこのレイアウト配線に対応した論理配線を
示す。
第2A図において、配線で相互接続される論理モジュー
ル10と20との間に、これらに論理的に接続されない論理
モジュール30が配置されている。論理モジュール10は入
力端子A1、A2及び出力端子A3を有するオア回路を備え、
論理モジュール20は入力端子B1、B2及び出力端子B3を有
するアンド回路を備え、論理モジュール30は入力端子C
1、C2及び出力端子C3を有するアンド回路を備えてい
る。論理モジュール10の出力端子A3と論理モジュール20
の入力端子B2とを、論理モジュール30内を通る配線によ
り接続するために、入力端子A3、A2に配線L13、L23で接
続される入力端子C4、C5を論理モジュール30に設け、入
力端子C4、C5間に接続する配線L3を論理モジュール30内
に設けている。
ル10と20との間に、これらに論理的に接続されない論理
モジュール30が配置されている。論理モジュール10は入
力端子A1、A2及び出力端子A3を有するオア回路を備え、
論理モジュール20は入力端子B1、B2及び出力端子B3を有
するアンド回路を備え、論理モジュール30は入力端子C
1、C2及び出力端子C3を有するアンド回路を備えてい
る。論理モジュール10の出力端子A3と論理モジュール20
の入力端子B2とを、論理モジュール30内を通る配線によ
り接続するために、入力端子A3、A2に配線L13、L23で接
続される入力端子C4、C5を論理モジュール30に設け、入
力端子C4、C5間に接続する配線L3を論理モジュール30内
に設けている。
論理モジュール10の入力端子A1、A2、論理モジュール
20の入力端子B1、出力端子B3、論理モジュール30の入力
端子C1、C2及び出力端子C3は、それぞれ端子ａ〜ｇに接
続されている。
20の入力端子B1、出力端子B3、論理モジュール30の入力
端子C1、C2及び出力端子C3は、それぞれ端子ａ〜ｇに接
続されている。
親モジュールの階層では、子モジュールである論理モ
ジュール10、20及び30はブラックボックスであり、論理
モジュール10と30及び30と20は配線で相互接続されてい
る。しかし、親モジュールを子モジュールで展開する
と、論理モジュール30は論理モジュール10、20に論理的
に接続されていない。
ジュール10、20及び30はブラックボックスであり、論理
モジュール10と30及び30と20は配線で相互接続されてい
る。しかし、親モジュールを子モジュールで展開する
と、論理モジュール30は論理モジュール10、20に論理的
に接続されていない。
一方、このようなレイアウト配線の基になる論理配線
では、第2B図に示す如く、論理モジュール30が論理モジ
ュール10、20のいづれにも論理的に接続されていないの
で、レイアウト配線と対応させるために、論理モジュー
ル30にダミー端子C45を設け、論理モジュール10の入力
端子A3と論理モジュール30のダミー端子C45とを接続
し、このダミー端子C45と論理モジュール20の入力端子B
2とを接続している。すなわち、第2A図に示す入力端子C
4、C5及びこれらを接続する配線L3を論理配線上ではダ
ミー端子C45に対応させている。
では、第2B図に示す如く、論理モジュール30が論理モジ
ュール10、20のいづれにも論理的に接続されていないの
で、レイアウト配線と対応させるために、論理モジュー
ル30にダミー端子C45を設け、論理モジュール10の入力
端子A3と論理モジュール30のダミー端子C45とを接続
し、このダミー端子C45と論理モジュール20の入力端子B
2とを接続している。すなわち、第2A図に示す入力端子C
4、C5及びこれらを接続する配線L3を論理配線上ではダ
ミー端子C45に対応させている。
次に、電子計算機（不図示）を用いた配線長適否判定
処理の手順を第３図に基づいて説明する。
処理の手順を第３図に基づいて説明する。
（50）論理設計後において、論理接続を示す論理配線
データを入力する。
データを入力する。
例えば、第2B図において、親モジュールの階層では論
理モジュール10の出力端子A3と論理モジュール20の入力
端子B2とが接続されているので、これを10A3,20B2と表
して電子計算機に入力する。入力順は限定されない。
理モジュール10の出力端子A3と論理モジュール20の入力
端子B2とが接続されているので、これを10A3,20B2と表
して電子計算機に入力する。入力順は限定されない。
（52）次に、この論理配線に対応してレイアウト配線
を行い、レイアウト配線に伴う特有のデータを上記論理
配線データに対する付加データとして電子計算機に入力
する。このレイアウト配線データには、ダミー端子及び
配線長のデータがある。
を行い、レイアウト配線に伴う特有のデータを上記論理
配線データに対する付加データとして電子計算機に入力
する。このレイアウト配線データには、ダミー端子及び
配線長のデータがある。
例えば第2B図では、論理モジュール30のダミー端子C4
5を論理モジュール10の入力端子A3及び論理モジュール2
0の入力端子B2に接続したことを示すデータを、10A3,30
C4,20B2と表して入力する。また、親モジュールの階層
での配線L13、L23の配線長n13、n23等及び子モジュール
の階層での配線L1、L2、L3の配線長n1、n2、n3等を各階
層毎に入力する。入力順は限定されない。
5を論理モジュール10の入力端子A3及び論理モジュール2
0の入力端子B2に接続したことを示すデータを、10A3,30
C4,20B2と表して入力する。また、親モジュールの階層
での配線L13、L23の配線長n13、n23等及び子モジュール
の階層での配線L1、L2、L3の配線長n1、n2、n3等を各階
層毎に入力する。入力順は限定されない。
なお、例えば配線長n1、n2、n3はそれぞれ論理配線で
の記述（10a,10A3）、（20b,20B2）、C45に対応してメ
モリに書き込まれる。
の記述（10a,10A3）、（20b,20B2）、C45に対応してメ
モリに書き込まれる。
（54）次に、親モジュールを子モジュールで展開し、
１つながりの配線を求める。例えば第2B図では、10a,10
A3,30C45,20B2,20bで表される配線を求める。これは、
第2A図では配線L1、L13、L3、L23及び配線L2からなる１
つながりの配線に対応している。
１つながりの配線を求める。例えば第2B図では、10a,10
A3,30C45,20B2,20bで表される配線を求める。これは、
第2A図では配線L1、L13、L3、L23及び配線L2からなる１
つながりの配線に対応している。
（56）次に、ステップ52で入力した各配線の配線長を
用いて、この１つながりの配線の配線長を求める。上記
例ではn1＋n13＋n3＋n23＋n2を計算する。
用いて、この１つながりの配線の配線長を求める。上記
例ではn1＋n13＋n3＋n23＋n2を計算する。
（58）次に、この配線長が予め定められた規定範囲内
にあるかどうか、すなわち配線容量が適当であるかどう
かを判定する。
にあるかどうか、すなわち配線容量が適当であるかどう
かを判定する。
（60）次にこの判定結果を出力する。
（２）第２実施例 第４図は入れ子構造のモジュール内を通る論理配線を
示す。
示す。
論理モジュール３内には論理モジュール４が配置され
ており、入れ子構造となっている。この論理モジュール
４は、論理モジュール３と同様に論理モジュール１、２
とは論理的に接続されていない。他の点については第1B
図と同一である。
ており、入れ子構造となっている。この論理モジュール
４は、論理モジュール３と同様に論理モジュール１、２
とは論理的に接続されていない。他の点については第1B
図と同一である。
このような構成では、論理モジュール３及び４を通過
する配線により論理モジュール１、２間を結線する必要
がある。そこで、論理配線上では、論理モジュール３及
び４にそれぞれダミー端子Ｃ、Ｄを設け、ダミー端子
Ｃ、Ｄ間を接続するとともに、端子Ｃを論理モジュール
１の端子Ａ及び論理モジュール２の端子Ｂに接続してい
る。この論理配線は、例えば1A,3C,4D,2Bと記述するこ
とができる。ダミー端子Ｃには、これに接続され論理モ
ジュール３内を通過する配線の配線長が対応付けられ、
ダミー端子Ｄには、これに接続され論理モジュール４内
を通過する配線の配線長が対応付けられる。
する配線により論理モジュール１、２間を結線する必要
がある。そこで、論理配線上では、論理モジュール３及
び４にそれぞれダミー端子Ｃ、Ｄを設け、ダミー端子
Ｃ、Ｄ間を接続するとともに、端子Ｃを論理モジュール
１の端子Ａ及び論理モジュール２の端子Ｂに接続してい
る。この論理配線は、例えば1A,3C,4D,2Bと記述するこ
とができる。ダミー端子Ｃには、これに接続され論理モ
ジュール３内を通過する配線の配線長が対応付けられ、
ダミー端子Ｄには、これに接続され論理モジュール４内
を通過する配線の配線長が対応付けられる。
したがって、第１実施例と同様に、論理モジュール３
及び４を通って論理モジュール１、２間を結線する配線
の配線長を求めることができる。
及び４を通って論理モジュール１、２間を結線する配線
の配線長を求めることができる。
［発明の効果］ 以上説明したように、本発明に係る論理モジュール間
配線方法によれば、論理モジュール間に結線上無関係な
論理モジュールが存在しても、この無関係な論理モジュ
ールを通って論理モジュール間を結線することができ、
かつ、論理モジュールを展開して１つながりの配線長を
求めることができるという優れた効果を奏し、チップ面
積の縮小化及び配線容量の低減化に伴う処理速度の高速
化に寄与する。
配線方法によれば、論理モジュール間に結線上無関係な
論理モジュールが存在しても、この無関係な論理モジュ
ールを通って論理モジュール間を結線することができ、
かつ、論理モジュールを展開して１つながりの配線長を
求めることができるという優れた効果を奏し、チップ面
積の縮小化及び配線容量の低減化に伴う処理速度の高速
化に寄与する。
第1A図及び第1B図は本発明の原理構成を示し、 第1A図はレイアウト配線図、 第1B図はこのレイアウト配線に対応した論理配線図であ
る。 第2A〜第３図は本発明の第１実施例に係り、 第2A図はレイアウト配線図、 第2B図はこのレイアウト配線に対応した論理配線図、 第３図は配線長適否判定処理の手順を示すフローチャー
トである。 第４図は本発明の第２実施例に係り、入れ子構造のモジ
ュール内を通る論理配線図である。 第５図は従来例の問題点を説明するためのレイアウト配
線図である。 図中、 １、２、３、４、10、20、30は 論理モジュール
る。 第2A〜第３図は本発明の第１実施例に係り、 第2A図はレイアウト配線図、 第2B図はこのレイアウト配線に対応した論理配線図、 第３図は配線長適否判定処理の手順を示すフローチャー
トである。 第４図は本発明の第２実施例に係り、入れ子構造のモジ
ュール内を通る論理配線図である。 第５図は従来例の問題点を説明するためのレイアウト配
線図である。 図中、 １、２、３、４、10、20、30は 論理モジュール
Claims (1)
- 【請求項１】半導体集積回路のレイアウト設計におい
て、配線で相互接続される第１論理モジュール（１）と
第２論理モジュール（２）との間に、これらの論理モジ
ュール（１、２）に配線で接続されない第３論理モジュ
ール（３）が存在する場合に、 レイアウト上では、該第３モジュール（３）内に配線を
通して該相互接続を行い、 論理上では、該第３モジュール（３）にダミー端子
（Ｃ）を設け、該ダミー端子（Ｃ）を介して該相互接続
を行い、かつ、レイアウト上において該第３モジュール
内を通過する該配線の長さ（n3）を該ダミー端子に対応
付けることにより、該第３論理モジュール（３）を通っ
て該相互接続される配線長を求める ことを特徴とする論理モジュール間配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195052A JPH0834251B2 (ja) | 1988-08-03 | 1988-08-03 | 論理モジュール間配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63195052A JPH0834251B2 (ja) | 1988-08-03 | 1988-08-03 | 論理モジュール間配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0243755A JPH0243755A (ja) | 1990-02-14 |
| JPH0834251B2 true JPH0834251B2 (ja) | 1996-03-29 |
Family
ID=16334751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63195052A Expired - Fee Related JPH0834251B2 (ja) | 1988-08-03 | 1988-08-03 | 論理モジュール間配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834251B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298091A (ja) | 2000-04-17 | 2001-10-26 | Mitsubishi Electric Corp | 自動配置配線手法および半導体集積回路 |
| JP4553461B2 (ja) | 2000-08-23 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置、その設計方法および設計装置 |
-
1988
- 1988-08-03 JP JP63195052A patent/JPH0834251B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0243755A (ja) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5553001A (en) | Method for optimizing resource allocation starting from a high level | |
| US20090293023A1 (en) | Generation of standard cell library components with increased signal routing resources | |
| US11949603B2 (en) | Network-on-chip system and a method of generating the same | |
| US4700316A (en) | Automated book layout in static CMOS | |
| JPS60263491A (ja) | 配線相互接続構造体 | |
| JPH0834251B2 (ja) | 論理モジュール間配線方法 | |
| EP0544164A1 (en) | Semi custom-made integrated circuit having clock synchronous circuit improved in clock skew | |
| US9454632B1 (en) | Context specific spare cell determination during physical design | |
| JPH0734184B2 (ja) | チップ選択端子対を備える半導体装置 | |
| JP2922370B2 (ja) | 出力回路 | |
| JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP3115743B2 (ja) | Ｌｓｉ自動レイアウト方法 | |
| JP2606659B2 (ja) | 論理回路階層展開装置および方法 | |
| US7161382B2 (en) | General-purpose logic cell, general-purpose logic cell array using the same, and ASIC using general-purpose logic cell array | |
| JP2004087972A (ja) | 半導体装置およびそのクロック信号配線方法 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JPH05191270A (ja) | ワイヤードオア方法およびワイヤードオア回路 | |
| JP2772696B2 (ja) | 半導体集積回路装置 | |
| JP3177958B2 (ja) | レイアウト設計システムおよびレイアウト設計方法 | |
| JP3003151B2 (ja) | 半導体集積回路の設計方法 | |
| JP2638293B2 (ja) | 論理回路のｌｓｉ・マスクレイアウト方法 | |
| JPH0536897A (ja) | 半導体集積回路 | |
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPS61196373A (ja) | 実装設計のチエツク方法 | |
| JPH10134092A (ja) | 半導体回路の回路入力方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |