JP3003151B2 - 半導体集積回路の設計方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセミカスタムの半導体集積回路に利用され、
特に、レイアウトデータの設計を回路の接続情報素子情
報データを用いて、自動配置配線設計プログラムによっ
て行う。半導体集積回路の設計方法に関する。

〔概要〕

本発明は、回路の接続情報および素子情報を入力し、
所望の回路機能特性を有する半導体集積回路のレイアウ
トデータを作成する半導体集積回路の設計方法におい
て、 少なくとも二つの端子を有しそれら端子間の接続また
は非接続を単一の工程の追加また削除で実現できる仮想
的に設けられるスイッチ素子のレイアウトデータを作成
し、このスイッチ素子を用いた回路情報と素子情報とを
入力とし自動配置配線設計を行い、最後に接続状態のス
イッチ素子に対応するレイアウトセの位置に工程データ
を付加し、レイアウトデータを作成するようにすること
により、 正確にかつ効率よく設計できるようにしたものであ
る。

〔従来の技術〕

従来、セミカスタムの半導体集積回路の設計におい
て、回路の一部分の接続を変更することにより、回路機
能の一部変更や、入出力の波形極性選択など特性の変更
を実現する方法がよく用いられる。

これを、レイアウトデータに反映するためには、あら
かじめ、回路図に変更箇所を明記し、回路の接続または
非接続を仮想的なスイッチにより表現しておき、レイア
ウト設計時には、これを考慮し、通常は最終配線工程の
みの変更で、回路接続の変更が可能なように布線設計を
行う。

例えば、第５図（ａ）の回路図において、42は仮想的
なスイッチ素子（以下、単にスイッチ素子という。）を
表現しており、「オン」のときを状態Ａ、「オフ」のと
きを状態Ｂとすれば、状態Ａのときには抵抗41の両端が
短絡され結果的に抵抗41が接続しないことと等価であ
り、状態Ｂのときには抵抗41が回路に接続されることを
示す。

これをレイアウトデータに反映させたのが、第５図
（ｂ）および（ｃ）である。この例では、第一アルミ配
線44において、抵抗41のコンタクト43間に他の第一アル
ミ配線44が通らないように布線設計しておき、コンタク
ト43間を短絡する。第一アルミ配線44のデータの有無に
より状態ＡまたはＢを選択できる。

〔発明が解決しようとする課題〕

この従来の設計方法においては、前述したように、レ
イアウト設計時の設計者による考慮が必要であり、当然
ながらマニュアル設計において可能となるものであっ
た。

しかし、最近、集積回路の設計において、素子規模の
増大による設計工数の増加や、製品サイクルの短縮化が
著しく、これに対応するため、コンピュータによる自動
設計プログラムの開発が行われ実用化されている。レイ
アウト設計の分野においても、回路の接続情報および使
用素子の情報データを入力とし、種々の設計基準を参照
しながら、素子の配置および配線を自動的に行う自動配
置配線プログラムが広く用いられるようになってきた。
このような自動配置配線プログラムを使用して設計する
半導体集積回路においては、前述したようなスイッチ素
子を回路図に表現することはできても、それをレイアウ
ト設計に反映することは困難である。すなわち、このよ
うな自動配置配線プログラムによるレイアウト設計にお
いて、第５図に示した前述の例を実現しようとすると次
の二つの方法が考えられる。

第一の方法としては、状態Ａおよび状態Ｂの二つの状
態の回路情報データを別々に作成し、自動配置配線プロ
グラムを別々に実行させ、二つのレイアウトデータを得
る方法がある。

第二の方法としては、スイッチ素子となるべき箇所の
み、マニュアル設計によって対応する方法がある。

しかし、第一の方法においては、仮想的なスイッチ素
子が多数存在する場合には多くの接続情報の作成が必要
となり、さらに、たとえ１箇所のみ異なる回路情報であ
っても、自動配置配線プログラムにおいては、その異な
る部分以外は完全に同一の設計結果が得られるという保
証はなく、一つの工程を変更するだけでは回路接続が変
更できないこともあるうる問題点がある。

また、第二の方法では、スイッチ素子の数が多く、複
数の状態を実現させる場合には、マニュアル設計によっ
て修正していく工数が大きく、設計工数が少なく設計ミ
スが無いという、自動配置配線プログラムによる利点を
そこなう問題点がある。

本発明の目的は、前記の問題点を解消することによ
り、仮想的なスイッチ素子を用い、自動配置配線プログ
ラムにより、正確にかつ効率よく設計できる、半導体集
積回路の設計方法を提供することにある。

〔課題を解決するための手段〕

本発明は、回路の接続情報および素子情報を入力し、
所望の回路機能特性を有する半導体集積回路のレイアウ
トデータを作成する半導体集積回路の設計方法におい
て、少なくとも二つの端子を有しそれら端子間の接続ま
たは非接続を単一の工程の追加または削除で実現できる
仮想的に設けられるスイッチ素子のレイアウトセルデー
タを作成し、前記スイッチ素子を用いた前記回路の接続
情報および前記素子情報を入力とする自動配置配線設計
により一次レイアウトデータを作成し、この作成された
一次レイアウトデータに、前記スイッチ素子のうち接続
状態の前記スイッチ素子に対応するレイアウトセルの位
置に接続工程データを追加し、前記レイアウトデータを
作成することを特徴とする。

〔作用〕

仮想的に設けられるスイッチ素子としては、例えば、
基準点を介して配置された同一寸法の二つの端子部から
構成されるセルを用い、セルデータとして基準点の位置
およびセルの大きさを用いる。そしてこのスイッチ素子
を用いた回路の接続情報および素子情報を入力して、自
動配置配線設計を行い一次レイアウトを作成し、最後
に、この作成された一次レイアウトに、接続状態のスイ
ッチ素子に対応するレイアウトセルの基準点に対して両
端子部間を短絡するに十分な大きさを持つ配線パターン
を付加する。

従って、レイアウト設計は、改造の場合においても、
すべて自動的にプログラム設計ができ、しかも、改造の
場合はスイッチ素子の接続情報を変えるだけでよく、正
確にかつ効率よく行うことができる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の設計手順を示す説明図、
ならびに第２図（ａ）および（ｂ）はスイッチ素子を有
する回路例を示す回路図であり、第３図および第４図は
それぞれ本実施例で用いるスイッチ素子セルレイアウト
データの設計例を示す説明図である。

手順１の回路情報作成において、回路特性や機能の変
更あるいは複数条件の設定を考慮する際、手順２におい
て、それらの回路変更を仮想的なスイッチ素子を用いて
表現する方法を考慮し、回路情報にスイッチ素子を加え
ていく。

例えば、第２図（ａ）および（ｂ）は内部の信号を外
部に出力する部分を示した回路であり、11aおよび11bは
反転回路、12aおよび12bはスイッチ素子、13は出力パッ
ド、ならびにＩは入力信号であり、前段の反転回路11a
の出力にはスイッチ素子12aおよび12bの一端が接続さ
れ、スイッチ素子12bの他端は次段の反転回路11bの入力
に接続され、スイッチ素子12aの他端は出力パッド13に
接続される。

第２図（ａ）においては、スイッチ素子12aが接続、1
2bが非接続となっており、入力信号Ｉは、前段の反転回
路11aを通って出力パッド13に出力され、極性は反転さ
れる。

これに対し第２図（ｂ）では、スイッチ素子12aおよ
び12bの接続および非接続が第２図（ａ）とは逆にな
り、入力信号Ｉは二つの反転回路11aおよび11bを通るた
め同極性にて出力パッド13から出力される。

次に、手順３で、前述したようなスイッチ素子が存在
する。回路情報および素子情報データを入力とし、レイ
アウト設計を自動配置配線プログラムにより行う。この
ときスイッチ素子レイアウトデータ６が加えられるが、
スイッチ素子のレイアウトデータ４は、一工程例えば最
終配線層領域のデータの有無で、端子間の接続または非
接続が可能なように設計しておく。

第３図はスイッチ素子レイアウトデータの一設計例で
ある。例えば、最終配線層領域の配線幅が10μｍ配線間
隔が５μｍであるとすれば、最終配線層のデータによ
り、10μｍ四方の端子部21を二つ作成し、それらをセル
の基準点22を中心とし、左右に対称な位置に、その両端
子部21間の距離が５μｍとなるように配置する。次に、
セル外枠23を入力する。

このような設計によれば、このスイッチ素子を接続状
態にするには、10μｍ四方の最終配線層のデータを、こ
のスイッチ素子の基準点22上に配置することで可能とな
る。

このスイッチ素子レイアウトデータ６を用いて、自動
配置配線を完了した後、その１次レイアウトデータ７
と、１次レイアウトデータ７内でスイッチ素子レイアウ
トデータ６が配置された位置情報８とが得られる。

次に、手順４で、所望の回路特性あるいは機能を実現
するためには、どのスイッチ素子を接続状態にするかを
判断し、該当するスイッチ素子の位置に、10μｍ四方の
最終配線層データの発生を行い、追加レイアウトデータ
８を得る。

最後に、手順５で自動配置配線によって得られた一次
レイアウトデータ７と、追加レイアウトデータ９とを重
ねることにより、所望の回路特性あるいは機能を有する
最終レイアウトデータ10が得られる。

第４図はスイッチ素子レイアウトデータの他の設計例
を示したものである。第一配線層領域の端子部31aと、
第二配線層領域の端子部31bとが重なっている。この状
態においては、端子部31aおよび31bとは非接続になって
いる。

このセルの基準点32の位置に、第一配線と第二配線と
を接続するスルーホール領域33のデータを配置すること
で、端子部31および32とが接続されることになる。

このスイッチ素子レイアウトデータの設計は、第３図
に示した設計例よりも小さい面積で実現できるため、回
路内に多数の仮想的なスイッチ素子を有する場合には、
チップ面積が小さくできる利点がある。

〔発明の効果〕

以上説明したように、本発明は、種々の回路特性およ
び機能の変更可能性のある回路のレイアウト設計におい
ても、それらを仮想的なスイッチ素子におきかえるの
で、基本的な回路としてはただ一つの回路情報データで
表現できることになる。

従って、自動配置配線プログラムの実行は一回だけで
すみ、種々の回路変更は追加レイアウトデータを種々作
成し、基本となるレイアウトデータに重ねるだけでよ
い。

これにより、本発明は以下のような効果が得られる。

（１） あらゆる回路の変更に対してもレイアウトデー
タが変更するのは一つの工程だけでありそれ以外の工程
は共通に使用できる。

（２） あらゆる回路の変更に対しても、全体のレイア
ウト設計をやり直す必要がない。

（３） 変更される部分以外は、素子配置、布線状態が
全て同一であり、回路特性的にも同一のものが得られ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の設計手順を示す説明図。 第２図（ａ）および（ｂ）はスイッチ素子を用いた回路
例を示す回路図。 第３図はスイッチ素子レイアウトデータの一設計例を示
す説明図。 第４図はスイッチ素子レイアウトデータの他の設計例を
示す説明図。 第５図（ａ）〜（ｃ）は従来例における回路変更に対応
するレイアウトデータの設計例を示す説明図。 １〜５……手順、６……スイッチ素子レイアウトデー
タ、７……１次レイアウトデータ、８……スイッチ素子
位置情報、９……追加レイアウトデータ、10……最終レ
イアウトデータ、11a、11b……反転回路、12a、12b、42
……スイッチ素子、13……出力パッド、21、31a、31b…
…端子部、22、32……基準点、23……セル外枠、33……
スルーホール領域、41……抵抗、43……コンタクト、44
……第一アルミ配線、Ｉ……入力信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】回路の接続情報および素子情報を入力し、
   所望の回路機能特性を有する半導体集積回路のレイアウ
   トデータを作成する半導体集積回路の設計方法におい
   て、 少なくとも二つの端子を有しそれら端子間の接続または
   非接続を単一の工程の追加または削除で実現できる仮想
   的に設けられるスイッチ素子のレイアウトセルデータを
   作成し、 前記スイッチ素子を用いた前記回路の接続情報および前
   記素子情報を入力とする自動配置配線設計により一次レ
   イアウトデータを作成し、 前記スイッチ素子のうち接続状態の前記スイッチ素子に
   対応するレイアウトセルの位置に接続工程データを発生
   して、前記一次レイアウトデータとは別に追加レイアウ
   トデータを作成し、 前記一次レイアウトデータと前記追加レイアウトデータ
   を重ねることにより、前記レイアウトデータを作成する
   ことを特徴とする半導体集積回路の設計方法。