JPH03259550A - 半導体集積回路の設計方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセミカスタムの半導体集積回路に利用され、特
に、レイアウトデータの設計を回路の接続情報素子情報
データを用いて、自動配置配線設計プログラムによって
行う。半導体集積回路の設計方法に関する。

〔概要〕

本発明は、回路の接続情報および素子情報を入力し、所
望の回路機能特性を有する半導体集積回路のレイアウト
データを作成する半導体集積回路の設計方法において、 少なくとも二つの端子を有しそれら端子間の接続または
非接続を単一の工程の追加また削除で実現できる仮想的
に設けられるスイッチ素子のレイアウトデータを作成し
、このスイッチ素子を用いた回路情報と素子情報とを入
力とし自動配置配線設計を行い、最後に接続状態のスイ
ッチ素子に対応するレイアウトセの位置に工程データを
付加し、レイアウトデータを作威するようにすることに
より、 正確にかつ効率よく設計できるようにしたものである。

〔従来の技術〕

従来、セミカスタムの半導体集積回路の設計において、
回路の一部分の接続を変更することにより、回路機能の
一部変更や、人出力の波形極性選択など特性の変更を実
現する方法がよく用いられる。

これを、レイアウトデータに反映するためには、あらか
じめ、回路図に変更箇所を明記し、回路の接続または非
接続を仮想的なスイッチにより表現しておき、レイアウ
ト設計時には、これを考慮し、通常は最終配線工程のみ
の変更で、回路接続の変更が可能なように布線設計を行
う。

例えば、第５図（ａ）の回路図において、４２は仮想的
なスイッチ素子（以下、単にスイッチ素子という。）を
表現しており、「オンコのときを状態Ａ、「オフ」のと
きを状態Ｂとすれば、状態Ａのときには抵抗４１の両端
が短絡され結果的に抵抗４１が接続しないことと等価で
あり、状態Ｂのときには抵抗４１が回路に接続されるこ
とを示す。

これをレイアウトデータに反映させたのが、第５図ら）
および（Ｃ）である。この例では、第一アルミ配線４４
において、抵抗４１のコンタクト４３間に他の第一アル
ミ配線４４が通らないように布線設計しておき、コンタ
クト４３間を短絡する。第一アルミ配線４４のデータの
有無により状態ＡまたはＢを選択できる。

〔発明が解決しようとする課題〕

この従来の設計方法においては、前述したように、レイ
アウト設計時の設計者による考慮が必要であり、当然な
がらマニュアル設計において可能となるものであった。

しかし、最近、集積回路の設計において、素子規模の増
大による設計工数の増加や、製品サイクルの短縮化が著
しく、これに対応するため、コンピュータによる自動設
計プログラムの開発が行われ実用化されている。レイア
ウト設計の分野においても、回路の接続情報および使用
素子の情報データを入力とし、種々の設計基準を参照し
ながら、素子の配置および配線を自動的に行う自動配置
配線プログラムが広く用いられるようになってきた。

このような自動配置配線プログラムを使用して設計する
半導体集積回路においては、前述したようなスイッチ素
子を回路図に表現することはできても、それをレイアウ
ト設計に反映することは困難である。すなわち、このよ
うな自動配置配線プログラムによるレイアウト設計にお
いて、第５図に示した前述の例を実現しようとすると次
の二つの方法が考えられる。

第一の方法としては、状態Ａおよび状態Ｂの二つの状態
の回路情報データを別々に作威し、自動配置配線プログ
ラムを別々に実行させ、二つのレイアウトデータを得る
方法がある。

第二の方法としては、スイッチ素子となるべき箇所のみ
、マニュアル設計によって対応する方法がある。

しかし、第一の方法においては、仮想的なスイッチ素子
が多数存在する場合には多くの接続情報の作成が必要と
なり、さらに、たとえ１箇所のみ異なる回路情報であっ
ても、自動配置配線プログラムにおいては、その異なる
部分以外は完全に同一の設計結果が得られるという保証
はなく、一つの工程を変更するだけでは回路接続が変更
できないこともあろうる問題点がある。

また、第二の方法では、スイッチ素子の数が多く、複数
の状態を実現させる場合には、マニュアル設計によって
修正していく工数が大きく、設計工数が少なく設計ミス
が無いという、自動配置配線プログラムによる利点をそ
こなう問題点がある。

本発明の目的は、前記の問題点を解消することにより、
仮想的なスイッチ素子を用い、自動配置配線プログラム
により、正確にかつ効率よく設計できる、半導体集積回
路の設計方法を提供することにある。

〔課題を解決するための手段〕

本発明は、回路の接続情報および素子情報を入力し、所
望の回路機能特性を有する半導体集積回路のレイアウト
データを作成する半導体集積回路の設計方法において、
少なくとも二つの端子を有しそれら端子間の接続または
非接続を単一の工程の追加または削除で実現できる仮想
的に設けられるスイッチ素子のレイアウトセルデータを
作成し、前記スイッチ素子を用いた前記回路の接続情報
および前記素子情報を入力とする自動配置配線設計によ
り一次レイアウトデータを作成し、この作成された一次
レイアウトデータに、前記スイッチ素子のうち接続状態
の前記スイッチ素子に対応するレイアウトセルの位置に
接続工程データを追加し、前記レイアウトデータを作成
することを特徴とする。

〔作用〕

仮想的に設けられるスイッチ素子としては、例えば、基
準点を介して配置された同一寸法の二つの端子部から構
成されるセルを用い、セルデータとして基準点の位置お
よびセルの大きさを用いる。

そしてこのスイッチ素子を用いた回路の接続情報および
素子情報を入力して、自動配置配線設計を行い一次しイ
アウドを作威し、最後に、この作成された一次しイアウ
ドに、接続状態のスイッチ素子に対応するレイアウトセ
ルの基準点に対して両端子部間を短絡するに十分な大き
さを持つ配線パターンを付加する。

従って、レイアウト設計は、改造の場合においても、す
べて自動的にプログラム設計ができ、しかも、改造の場
合はスイッチ素子の接続情報を変えるだけでよく、正確
にかつ効率よく行うことができる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の設計手順を示す説明図、な
らびに第２図（ａ）および（ｂ）はスイッチ素子を有す
る回路例を示す回路図であり、第３図および第４図はそ
れぞれ本実施例で用いるスイッチ素子セルレイアウトデ
ータの設計例を示す説明図である。

手順１の回路情報作成において、回路特性や機能の変更
あるいは複数条件の設定を考慮する際、手順２において
、それらの回路変更を仮想的なスイッチ素子を用いて表
現する方法を考慮し、回路情報にスイッチ素子を加えて
いく。

例えば、第２図（ａ）およびわ）は内部の信号を外部に
出力する部分を示した回路であり、ｌｌａおよび１１ｂ
は反転回路、１２ａおよび１２ｂはスイッチ素子、１３
は出力パッド、ならびに■は入力信号であり、前段の反
転回路１１ａの出力にはスイッチ素子１２ａおよび１２
ｂの一端が接続され、スイッチ素子１２ｂの他端゛は次
段の反転回路１１ｂの入力に接続され、スイッチ素子１
２ａの他端は出力パッド１３に接続される。

第２図（ａ）においては、スイッチ素子１２ａが接続、
１２ｂが非接続となっており、入力信号Ｉは、前段の反
転回路１１ａを通って出力パッド１３に出力され、極性
は反転される。

これに対し第２図ら）では、スイッチ素子１２ａおよび
１２ｂの接続および非接続が第２図（ａ）とは逆になり
、入力信号■は二つの反転回路１１ａおよびｌｌｂを通
るため同極性にて出力パッド１３から出力される。

次に、手順３で、前述したようなスイッチ素子が存在す
る。回路情報および素子情報データを入力とし、レイア
ウト設計を自動配置配線プログラムにより行う。このと
きスイッチ素子レイアウトデータ６が加えられるが、ス
イッチ素子のレイアウトデータ４は、−工程例えば最終
配線層領域のデータの有無で、端子間の接続または非接
続が可能なように設計しておく。

第３図はスイッチ素子レイアウトデータの一般計例であ
る。例えば、最終配線層領域の配線幅が１０μｍ配線間
隔が５μｍであるとすれば、最終配線層のデータにより
、１０μｍ四方の端子部２１を二つ作成し、それらをセ
ルの基準点２２を中心とし、左右に対称な位置に、その
両端子部２１ｒＶＪの距離が５μｍとなるように配置す
る。次に、セル外枠２３を入力する。

このような設計によれば、このスイッチ素子を接続状態
にするには、１０μｍ四方の最終配線層のデータを、こ
のスイッチ素子の基準点２２上に配置することで可能と
なる。

このスイッチ素子レイアウトデータ６を用いて、自動配
置配線を完了した後、その１次レイアウトデータ７と、
１次レイアウトデータ７内でスイッチ素子レイアウトデ
ータ６が配置された位置情報８とが得られる。

次に、手順４で、所望の回路特性あるいは機能を実現す
るためには、どのスイッチ素子を接続状態にするかを判
断し、該当するスイッチ素子の位置に、１０μｍ四方の
最終配線層データの発生を行い、追加レイアウトデータ
８を得る。

最後に、手順５で自動配置配線によって得られた一次レ
イアウトデータ７と、追加レイアウトデータ９とを重ね
ることにより、所望の回路特性あるいは機能を有する最
終レイアウトデータ１０が得られる。

第４図はスイッチ素子レイアウトデータの他の設計例を
示したものである。第一配線層領域の端子部３１ａと、
第二配線層領域の端子部３１ｂとが重なっている。この
状態においては、端子部３１ａおよび３１ｂとは非接続
になっている。

このセルの基準点３２の位置に、第一配線と第二配線と
を接続するスルーホール領域３３のデータを配置するこ
とで、端子部３１および３２とが接続されることになる
。

このスイッチ素子レイアウトデータの設計は、第３図に
示した設計例よりも小さい面積で実現できるため、回路
内に多数の仮想的なスイッチ素子を有する場合には、チ
ップ面積が小さくできる利点がある。

〔発明の効果〕

以上説明したように、本発明は、種々の回路特性および
機能の変更可能性のある回路のレイアウト設計において
も、それらを仮想的なスイッチ素子におきかえるので、
基本的な回路としてはただ一つの回路情報データで表現
できることになる。

従って、自動配置配線プログラムの実行は一回だけです
み、種々の回路変更は追加レイアウトデータを種々作成
し、基本となるレイアウトデータに重ねるだけでよい。

これにより、本発明は以下のような効果が得られる。

（１）　　あらゆる回路の変更に対してもレイアウトデ
ータが変更するのは一つの工程だけでありそれ以外の工
程は共通に使用できる。

（２）あらゆる回路の変更に対しても、全体のレイアウ
ト設計をやり直す必要がない。

（３）変更される部分以外は、素子配置、布線状態が全
て同一であり、回路特性的にも同一のものが得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の設計手順を示す説明図。 第２図（ａ）およびら〕はスイッチ素子を用いた回路例
を示す回路図。 第３図はスイッチ素子レイアウトデータの一般計例を示
す説明図。 第４図はスイッチ素子レイアウトデータの他の設計例を
示す説明図。 第５図（ａ）〜（Ｃ）は従来例における回路変更に対応
するレイアウトデータの設計例を示す説明図。 １〜５・・・手順、６・・・スイッチ素子レイアウトデ
ータ、７・・・１次レイアウトデータ、８・・・スイッ
チ素子位置情報、９・・・追加レイアウトデータ、１０
・・・最終レイアウトデータ、ｌｌａ　、　ｌｌｂ・・
・反転回路、１２ａ　、　１２ｂ　、　４２・・・スイ
ッチ素子、１３・・・出力パッド、２１．３１ａ　、　
３１ｂ−・・端子部、２２．３２−・・基準点、２３−
・・セル外枠、３３・・・スルーホール領域、４１・・
・抵抗、４３・・・コンタクト、４４・・・第一アルミ
配線、■・・・入力信号。

Claims (1)

【特許請求の範囲】
1. １．回路の接続情報および素子情報を入力し、所望の回
   路機能特性を有する半導体集積回路のレイアウトデータ
   を作成する半導体集積回路の設計方法において、 少なくとも二つの端子を有しそれら端子間の接続または
   非接続を単一の工程の追加または削除で実現できる仮想
   的に設けられるスイッチ素子のレイアウトセルデータを
   作成し、 前記スイッチ素子を用いた前記回路の接続情報および前
   記素子情報を入力とする自動配置配線設計により一次レ
   イアウトデータを作成し、 この作成された一次レイアウトデータに、前記スイッチ
   素子のうち接続状態の前記スイッチ素子に対応するレイ
   アウトセルの位置に接続工程データを追加し、前記レイ
   アウトデータを作成することを特徴とする半導体集積回
   路の設計方法。