JP2000049202A

JP2000049202A - 半導体集積回路装置およびその回路選択方法

Info

Publication number: JP2000049202A
Application number: JP10213084A
Authority: JP
Inventors: Katsumi Honma; 勝己本間
Original assignee: NEC IC Microcomputer Systems Co Ltd
Current assignee: NEC IC Microcomputer Systems Co Ltd
Priority date: 1998-07-28
Filing date: 1998-07-28
Publication date: 2000-02-18
Anticipated expiration: 2018-07-28
Also published as: JP3179415B2

Abstract

(57)【要約】【課題】本来必要とされる機能を実現するために必要な
パッドを配置した際のチップサイズを増大させず、また
針立て評価時にしか用いない信号ピン数を増加させない
ようにする。【解決手段】１つのボンディングパッド領域１０６また
はこのボンディングパッド領域の近傍に、回路テストま
たは回路接続切替用の複数の針立て用パッド１０１〜１
０５を設け、この複数の針立て用パッドは、複数の第１
の針立て用パッド１０１，１０２，１０４，１０５が、
内部回路に接続される複数の回路部１１５，１１６の入
出力端子１１１〜１１４の少くとも１つとそれぞれ接続
され、第２の針立て用パッド１０３が、前記複数の回路
部のうち１つを選択する回路として接続されたものから
なり、前記第１または第２の針立て用パッド１０１〜１
０５の接・断により選択信号の入力なしに複数の回路部
１１５，１１６のうち１つを選択できるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路装置
およびその回路選択方法に関し、特に半導体集積回路の
ボンディングパッドの構造およびその利用方法に関す
る。

【０００２】

【従来の技術】近年、半導体回路装置の大規模化、搭載
回路の複雑化に伴い、半導体回路装置の機能確認を行う
ために、本来の半導体回路装置の機能として必要なく、
製造途中のチェックとなる針立て評価時にのみ用いるテ
スト信号ピンＰＩＮを用意している。このテスト信号ピ
ンＰＩＮは、プローブテスト時に探針が接触され、テス
ト信号が供給され試験が行われる。

【０００３】また、半導体プロセスの微細化に伴い、プ
ロセスによる半導体回路装置の寸法ばらつきが従来±１
０％程度であったものが、±２０％程度と大きくなって
きている。そのため一定の水準を持った水準回路を設計
し、この水準回路を参照して各半導体回路装置の評価を
行った後、良好な半導体回路装置を選択したいという状
態が発生している。実際、この半導体回路装置の評価を
行うために、評価用チップを設計・評価し、回路を選択
するということが行われているが、市場の推移が早いた
め評価用チップを設計・評価していると市場動向に間に
合わないという問題がある。そのため、これら水準回路
に付きそれぞれ１チップを作成したり、これら水準回路
を１チップに搭載し、選択用信号ＰＩＮとボンディング
切り替えによって回路を選択しているため、本来必要な
ＰＩＮ数以上のボンディング・パッドを用意することが
必要となっている。

【０００４】この様な理由でピン数が増加するというこ
とは、ボンディング・パッドの数もそれと同様に増加す
ることになる。特に、チップサイズの小さい半導体回路
装置では、内部回路規模よりも、ボンディング・パッド
の数でチップサイズが決まってしまう場合が多いことか
ら、このボンディング・パッドの増加がチップサイズを
大きくする一因となっている。

【０００５】この目的のために、従来例として、図６の
レイアウト図に示すように、パッド１３１，１３２を用
意すると共に、評価後選択したい回路部１１５，１１６
がある場合とする。これら回路部１１５，１１６は、パ
ッド１３１，１３２とそれぞれ接続される入出力端子１
１１，１１３と、内部回路とそれぞれ接続される入出力
端子１１７，１１８とを有し、さらにこれら回路部１１
５，１１６を選択するためのパワーダウン端子１０９，
１１４が用意される。

【０００６】それぞれの回路部１１５，１１６は、パッ
ド１３１，１３２からのテスト信号を入力、出力して評
価が行われた後、回路を選択するためパワーダウン端子
１０９，１１４の入力信号ピンを電源もしくは接地とし
て組み立てを行うという方法が用いらている。この場
合、内部回路からの選択信号とこの選択信号をインバー
タ１３０を介して反転した信号とを、パワーダウン端子
１０９，１１４に供給して、回路部１１５，１１６の一
方が選択される。ただし、評価後選択したい回路が存在
する場合には、組み立て後のピン配置を変更しないため
に複数チップを作成する場合もある。

【０００７】

【発明が解決しようとする課題】しかしながら、この従
来の方法では、針立て評価時にしか用いない信号ピン
や、評価後選択したい回路の入出力ピン数および、回路
を選択するための信号ピン分のパッドを用意しなければ
ならないため、これらのピン数が増加し、ピン数分のパ
ッドを配置するために、本来必要とされる機能を実現す
るために必要なパッドを配置したチップサイズに対し
て、これを大きくする必要が出てくるという問題があ
る。

【０００８】さらに、前述した針立て評価時にしか用い
ない信号ピンや、回路を選択するための信号ピンは組み
立て後は、電源もしくは接地されるが、チップ上電源／
接地の配線には接続されていないため、実質上無駄なピ
ンとなってしまうという問題も存在する。

【０００９】そこで他の従来例として、特公平６−１０
１５００号公報に示されたものがある。この回路は、図
７に示すように、ボンディングパッド領域１４５をスリ
ットにより４つに分割した針立て用パッド１４１〜１４
４を配置し、これら分割された針立て用パッド１４１〜
１４４を針立て評価時にのみ使用する信号入力端子１５
１〜１５４にそれぞれ接続するものである。なお、信号
入力端子１５１〜１５４には、それぞれテスト回路１５
５〜１５８が接続され、これらテスト回路１５５〜１５
８の出力が内部回路に接続されている。このように針立
て評価時にはそれぞれに個別の信号を入力し評価を行
い、組み立て時には針立て用パッド１４１〜１４４を電
源もしくは接地に接続し、回路が動作しない様にする方
法が示されている。

【００１０】この方法は、針立て評価時にしか用いない
入力信号ピンを、通常の１パッド分の領域に複数接続す
ることで、針立て評価時にしか用いない入力信号ピン数
を減少させるという点において一応の効果を奏してい
る。

【００１１】しかしながら、その方法で削減されるの
は、針立て評価時にのみ使用する信号ピンのうち、入力
信号ピンのみである上、針立て評価用の端子としてしか
使用できないのでやはりパッド数を増加させてしまう。
さらに、前述のスリットにより分割された針立て用パッ
ド１４１〜１４４は、組み立て後は、電源もしくは接地
となるが、チップ上電源／接地の配線には接続されてい
ないため、実質上無駄なピンとなってしまうという問題
も依然存在する。

【００１２】本発明の目的は、本来必要とされる機能を
実現するために必要なパッドを配置した際のチップサイ
ズに対して、チップサイズを増大させず、また針立て評
価時にしか用いない信号ピン数を増加させないようにし
た半導体集積回路装置およびその回路選択方法を提供す
ることにある。

【００１３】

【課題を解決するための手段】本発明の半導体集積回路
装置の構成は、１つのボンディングパッド領域またはこ
のボンディングパッド領域の近傍に、回路テストまたは
回路接続切替用の複数の針立て用パッドを設け、この複
数の針立て用パッドは、複数の第１の針立て用パッド
が、内部回路に接続される複数の回路部の入出力端子の
少くとも１つとそれぞれ接続され、第２の針立て用パッ
ドが、前記複数の回路部のうち１つを選択する回路とし
て接続されたものからなり、前記第１または第２の針立
て用パッドの接・断により選択信号の入力なしに前記複
数の回路部のうち１つを選択できるようにしたことを特
徴とする。

【００１４】また、本発明の構成において、１つのボン
ディングパッド領域に少くとも５個の針立て用パッドが
設けられ、この５個の針立て用パッドのうち、４つの第
１の針立て用パッドが第１、第２の回路部の２つの入出
力端子とそれぞれ接続され、第２の針立て用パッドが他
に接続されないパッド部からなり、前記第１、第２の回
路部の選択回路が、前記各回路部の２つの入出力端子か
らの接続線を入力とし２入力の一致を検出しこれらが一
致した時にその回路部を活性化する論理回路からなり、
前記第２の針立て用パッドと接続された側の前記第１ま
たは第２の回路部が選択されるようにしてもよい。

【００１５】さらに、本発明の構成において、１つのボ
ンディングパッド領域に、２個の第１の針立て用パッド
が設けられ、これら第１の針立て用パッド近傍にそれぞ
れ離間してヒューズの両端が接続された２個づつの第２
の針立て用パッドが設けられ、前記ヒューズの両端に第
１、第２の抵抗を接続し、これら第１、第２の抵抗の両
端に電圧源を接続し、その抵抗分割点を前記第１、第２
の回路部の選択端子に接続し、前記ヒューズの接・断に
より前記第１、第２の回路部を選択するようにしてもよ
い。

【００１６】本発明の構成によれば、１つのボンディン
グ・パッド領域に、複数の針立て用パッドを設けて、針
立て評価時にはそれぞれ個別に評価可能とし、半導体集
積回路装置として用いる時には、複数の針立て用パッド
を選択的にボンディングしたり、選択的にヒューズを接
・断したりして、選択信号入力ピンを用いることなく所
望の回路を選択して組み立てることを可能としたことを
特徴とする。

【００１７】

【発明の実施の形態】図１は本発明の第１の実施の形態
を説明するレイアウト図である。本実施形態は、複数の
異なる回路部１１５，１１６と、ボンディングパッド領
域１０６に設けられた５個の針立て用パッド１０１〜１
０５と、２個のＥＸ―ＮＯＲ回路１０７，１０８とから
なり、回路部１１５には、針立て用パッド１０１，１０
２と接続される入出力端子１１１，１１２および内部回
路と接続される入出力端子１１７が設けられ、さらにＥ
Ｘ―ＮＯＲ（排他的論理和否定）回路１０７を介してパ
ワーダウン端子（またはイネーブル端子）１０９が設け
られ、もう一方の回路部１１６には、針立て用パッド１
０３，１０４と接続される入出力端子１１３，１１４お
よび内部回路と接続される入出力端子１１８が設けら
れ、さらにＥＸ―ＮＯＲ回路１０８を介してパワーダウ
ン端子１１０が設けられている。

【００１８】本実施形態による針立て用パッド１０１〜
１０５は、近接するスクライブ線に対して垂直方向に、
従来のボンディングパッド領域の１．５倍とした領域１
０６に配置され、それぞれスリットにより互に分離され
て、複数の異なる回路部１１５，１１６と接続され、針
立て評価時にはそれぞれ個別に評価可能とし、組み立て
を行う際には、ボンディングによる針立て用パッドをシ
ョートすることによって、針立て用パッド１０１〜１０
５に接続したパワーダウン端子１０９，１１０の入力を
切り替え、組み立てを行う際には１回路のみを動作さ
せ、他回路は回路電流が流れない様にすることで、組み
立て後の半導体集積回路装置上では、ピンに選択された
回路のみが有効となるようにしている。

【００１９】図１に示すように、例えばボンディングパ
ッドを近接するスクライブ線に対して垂直方向に１．５
倍としたボンディング領域１０６に配置された５個の針
立て用パッド１０１〜１０５を有し、針立て用パッド１
０１に回路部１１５の入／出力端子１１１を、針立て用
パッド１０２に回路部１１５の入／出力端子１１２をそ
れぞれ接続し、針立て用パッド１０４に回路部１１６の
入／出力端子１１３を、針立て用パッド１０５に回路部
１１６の入／出力端子１１５をそれぞれ接続する。

【００２０】また、針立て用パッド１０１，１０２に接
続される入／出力端子１１１，１１２をＥＸ−ＮＯＲ１
０７の入力とし、その出力を回路部１１５に設けたパワ
ーダウン端子１０９に、針立て用パッド１０４，１０５
に接続される入／出力端子１１３，１１４をＥＸ−ＮＯ
Ｒ１０８の入力とし、その出力を回路部１１６に設けた
パワーダウン端子１１０にそれぞれ接続する。ただし、
針立て用パッド１０３はどこにも接続されていない。

【００２１】針立て評価を行う場合は、針立て用パッド
１０１，１０２、１０４，１０５をショートすること
で、ＥＸ−ＮＯＲ１０７，１０８の入力１１１，１１
２，１１３，１１４がそれぞれ同電位となるので、ＥＸ
−ＮＯＲ１０７，１０８の出力すなわち回路部１１５，
１１６のパワーダウン端子１０９，１１０の入力は“Ｈ
ｉｇｈ”となるので、それぞれ回路部１１５，１１６は
アクティブ状態となり、回路１１５，１１６を用いての
評価を行うことが可能である。

【００２２】いま、回路１１５を有効として組み立てを
行おうとするときは、針立て用パッド１０１，１０２，
１０３を一緒に接続するボンディングを行って組み立て
ることにより、針立て用パッド１０１，１０２はショー
トしされ、これらを入力とするＥＸ−ＮＯＲ１０７の入
力は常に同一となるので、このＥＸ−ＮＯＲ１０７の出
力である回路部１１５のパワーダウン端子１０９の入力
は常に“Ｈｉｇｈ”となり回路部１１５はアクティブ状
態となる。また、針立て用パッド１０４，１０５はオー
プンなので、図２〜３に示す通りこれらを入力とするＥ
Ｘ−ＮＯＲ１０８の入力は常に“ＶＤＤ”と“ＧＮＤ”
となるので、このＥＸ−ＮＯＲ１０８の出力である回路
部１１６のパワーダウン端子１１０の入力は常に“Ｌｏ
ｗ”となり回路１１６は回路電流が流れない状態とな
り、組み立て後の半導体集積回路装置上のピンでは回路
１１５のみが有効となる。

【００２３】また、回路１１６を有効として組み立てる
場合には、針立て用パッド１０３，１０４，１０５を用
いてボンディングを行い組み立てることにより、前述と
同様に回路１１６はアクティブ状態となり、回路１１５
は回路電流が流れない状態となるので、組み立て後の半
導体集積回路装置上のピンでは回路１１６のみが有効と
なる。

【００２４】すなわち、ボンディングを針立て用パッド
１０１，１０２，１０３、針立て用パッド１０３，１０
４，１０５のどちらの領域を用いるかを切り替えること
によって回路１１５，１１６の一方を選択し、他方の回
路の回路電流が流れないようにすることができる。

【００２５】従って、異なる回路１１５，１１６を搭載
してもこれらを切り替えるための信号ピンが不要となる
ため、個別に切り替えが必要なこのような搭載回路が複
数存在する場合でもこれらを切り替えるための信号ピン
を用意する必要がなく、また組み立て後に必要ない評価
用の端子を他の信号ピンと抱き合わせることにより、こ
れらの信号ピンのボンディングパッドを確保する必要が
なくなるため、半導体集積回路装置の機能に必要な端子
以上のボンディングパッドを配置するために、チップサ
イズを増大させる必要がなくなるという効果がもたらさ
れる。

【００２６】また、ボンディングパッド領域に接続する
回路を論理もしくは出力レベルが異なる回路とすること
で、システムの仕様が未定の場合であっても、組み立て
時に選択する回路を変更することで対応が可能となる。

【００２７】なお、本実施形態では、ＥＸ−ＮＯＲ１０
７，１０８を用いたが、回路部１１５，１１６のパワー
ダウン端子１０９，１１０の論理を反転すれば、これら
が、ＥＸ−ＯＲ（排他的論理和）回路でもよいことは明
らかである。

【００２８】さらに、本実施形態では、針立て用パッド
の配置領域を従来のボンディングパッド領域の１．５倍
としたが、これは現状のボンディング装置の精度を考慮
したものであり、高精度のボンディング装置を用いるこ
とによって、針立て用パッドの配置領域がさらに小さく
できることは明らかである。

【００２９】図１においては、複数回路部１１５，１１
６を１ピンに搭載した半導体集積回路装置のボンディン
グ切り替えによる組み立て時の回路選択方法が示されて
いるが、図２、３および図４は、図１の針立て用パッド
１０１〜１０５に接続される回路のパッドとの接続部分
の構成を示したものである。

【００３０】図２は回路部１１５，１１６の入力部を図
１の針立て用パッド１０１〜１０５に接続する場合の回
路を示している。通常ＣＭＯＳ回路の入力部では、Ｐｃ
ｈ／ＮｃｈＭＯＳトランジスタＱ１，Ｑ２のゲートを接
続し入力信号をこれに入力する。この回路は、ＰｃｈＭ
ＯＳトランジスタＱ１のゲートを高抵抗Ｒ１（例えば５
Ｋオーム）によって電源電圧ＶＤＤに接続した上で、こ
のゲートを針立て用パッド１０１に接続する入力端子１
１１とし、またＮｃｈＭＯＳトランジスタＱ２のゲート
は接地に高抵抗Ｒ２（例えば５Ｋオーム）によって接続
した上で、このゲートを針立て用パッド１０２に接続す
る入力端子１１２としている。

【００３１】図３は回路のプッシュプルタイプ出力部を
本発明の針立て用パッド１０１〜１０５に接続する場合
の回路の出力部である。通常ＣＭＯＳ回路のプッシュプ
ルタイプ出力部ではＰｃｈ／ＮｃｈＭＯＳトランジスタ
Ｑ３，Ｑ４のドレインを接続し出力とする。この回路は
ＰｃｈＭＯＳトランジスタＱ３のドレインを高抵抗Ｒ３
によってＶＤＤに接続した上で、このドレインを針立て
用パッド１０１に接続する出力端子１１１とし、またＮ
ｃｈＭＯＳトランジスタＱ４のドレインはＧＮＤに高抵
抗Ｒ４によって接続した上で、このドレインを針立て用
パッド１０２に接続する出力端子１１２としている。

【００３２】図４は回路のオープンドレインタイプ出力
部を針立て用パッド１０１〜１０５に接続する場合の回
路の出力部である。通常ＣＭＯＳ回路のオープンドレイ
ンタイプ出力部ではＮｃｈＭＯＳトランジスタＱ５のド
レインを出力とする。この回路はＮｃｈＭＯＳトランジ
スタＱ５のドレインをＧＮＤに高抵抗Ｒ６によって接続
した上で、このドレインを針立て用パッド１０２に接続
する出力端子１１２とし、ＶＤＤに接続した高抵抗Ｒ５
を針立て用パッド１０１に接続する出力端子１１１とし
ている。

【００３３】なお、図２、図３および図４に示される回
路は、それぞれパワーダウン端子１０９を有しており、
この入力が“Ｈｉｇｈ”のとき回路部１１５がアクティ
ブとなり、“Ｌｏｗ”のとき回路電流が流れなくなるよ
うに構成されている。

【００３４】このように、近接するスクライブ線に対し
て垂直方向に伸ばしたボンディングパッド領域１０３に
複数の異なるパワーダウン端子を有する回路を接続した
針立て用パッドを配置して組み立て時に回路を選択する
方法は、針立て評価時にしか用いない信号ピンがある場
合、これによるチップサイズの増大や、評価後個別に選
択したい回路が複数存在する場合に、評価を要する回路
を搭載することで発生する入出力ピンの増加およびこれ
らを切り替えるための信号入力ピンの増加によるチップ
サイズの増大がなく、また信号ピン配置の変更が無いよ
うに、複数のチップを作成する必要を無くすことがてき
る。

【００３５】図５は本発明の他の実施形態を説明するレ
イアウト図である。図１ではボンディング切り替えによ
って搭載回路の切り替えを実現したが、本実施形態は、
ヒューズＦ１，Ｆ２を用いても同様の効果を得ることが
できる回路を構成したものである。これらヒューズの一
方の切断によって、針立て用パッド１２１〜１２６に接
続された回路１１５，１１６に設けたパワーダウン端子
入力１０９，１１０の入力を切り替え、組み立てを行う
際には１回路のみを動作させ、他回路は回路電流が流れ
ない様にすることで組み立て後の半導体集積回路装置上
では、ピンに選択された回路のみが有効となっている様
にしている。

【００３６】図において、回路部１１５，１１６はボン
ディングパッドに近接するスクライブ線に対して垂直方
向に１．５倍とした領域に配置された６個の針立て用パ
ッド１２１〜１２６の針立て用パッド１２５，１２６に
それぞれ接続されてる。これら回路部１１５，１１６は
それぞれパワーダウン端子１０９，１１０を有してお
り、この入力が“Ｌｏｗ”のとき回路はアクティブとな
り、“Ｈｉｇｈ”のとき回路電流が流れなくなるように
構成されている。

【００３７】回路部１１５，１１６のパワーダウン端子
１０９，１１０は回路をアクティブ状態とする電源（本
例ではＶＤＤ）に高抵抗Ｒ７，Ｒ１０を介して接続する
と共に、回路電流が流れなくなる電源（本例ではＧＮ
Ｄ）に針立て用パッド１２１，１２２、１２３，１２４
間に設けられたヒューズＦ１，Ｆ２と高抵抗Ｒ８，Ｒ９
を介して接続されている。

【００３８】この場合、高抵抗Ｒ７，Ｒ１０＞＞高抵抗
Ｒ８，Ｒ９となっており、高抵抗Ｒ７，Ｒ１０が５０Ｋ
オーム程度で、高抵抗Ｒ８，Ｒ９が５Ｋオーム程度であ
る。高抵抗Ｒ８，Ｒ９、高抵抗Ｒ７，Ｒ１０およびヒュ
ーズＦ１，Ｆ２が接続されている状態ではパワーダウン
端子１０９，１１０の入力は“Ｌｏｗ”となっており、
針立て用パッド１２５，１２６に接続されている回路部
１１５，１１６はそれぞれアクティブ状態にある。従っ
て、針立て評価を行うときは、針立て用パッド１２５，
１２６によってそれぞれの回路１１５，１１６を用いて
評価することが可能である。

【００３９】いま、回路１１５を有効として組み立てを
行おうとするときは、針立て用パッド１２１，１２２間
に接続されているヒューズＦ１を切断し、回路１１６の
パワーダウン端子１１０の入力を“Ｈｉｇｈ”とするこ
とで、回路１１６は回路電流が流れない状態となる、ま
た、回路１１５は前述の通り高抵抗Ｒ７＞＞高抵抗Ｒ８
であることからパワーダウン端子１０９の入力は“Ｌｏ
ｗ”となり、回路１１５はアクティブ状態となっている
ので、針立て用パッド１２５，１２６を用いてボンディ
ングを行うことによって、組み立て後の半導体集積回路
上のＰＩＮでは回路１１５のみが有効となる。

【００４０】また、回路１１６を有効として組み立てを
行おうとするときは、針立て用パッド１２１，１２２間
に接続されているヒューズＦ１を切断し、回路１１５の
パワーダウン端子１１０の入力を“Ｈｉｇｈ”とするこ
とで、回路１１５は回路電流が流れない状態となる、ま
た、回路１１６は前記の通り高抵抗Ｒ１０＞＞高抵抗Ｒ
９であることからパワーダウン端子１１０の入力は“Ｌ
ｏｗ”となり、回路１１６はアクティブ状態となってい
るので、針立て用パッド１２５，１２６を用いてボンデ
ィングを行うことによって、組み立て後の半導体集積回
路装置上のピンでは回路１１６のみが有効となる。

【００４１】すなわち、針立て用パッド１２１〜１２４
に接続されているヒューズＦ１，Ｆ２のいずれかを切断
することによって、図１の場合と同様、回路１１５，１
１６を選択し、残りの回路の回路電流が流れないように
することができる。従って、異なる回路１１５，１１６
を搭載してもこれらを切り替えるための信号ピンが不要
となるため、個別に切り替えが必要な搭載回路が複数存
在する場合でも、これらを切り替えるための信号ピンを
用意する必要はない。また、組み立て後に必要ない評価
用の端子を他の信号ピンと抱き合わせることにより、こ
れらの信号ピンのボンディングパッドを確保する必要が
なくなるため、半導体集積回路装置の機能に必要な端子
以上のボンディングパッドを配置するために、チップサ
イズを増大させる必要がなくなるという効果がある。

【００４２】また、ボンディングパッド領域１２７に接
続する回路を論理もしくは出力レベルが異なる回路とす
ることで、システムの仕様が未定の場合であっても、組
み立て時に選択する回路を変更することで対応が可能と
なる。さらに本実施形態では、いずれの回路を選択した
場合でも、組み立て時のボンディング位置を変更する必
要が無いという効果もある。

【００４３】なお、本実施形態では、ヒューズＦ１，２
の＋側端子をパワーダウン端子１０９，１１０の接続し
たが、回路部１１５，１１６のパワーダウン端子の論理
を反転したものを用いた場合には、ヒューズＦ１，２の
−側端子をパワーダウン端子１０９，１１０の接続し、
抵抗Ｒ７，１０の抵抗値を５Ｋオームとし、抵抗Ｒ８，
９の抵抗値を５０Ｋオームと逆にすればよく、また本実
施形態では高抵抗Ｒ７，Ｒ１０＞＞高抵抗Ｒ８，Ｒ９と
したが、高抵抗Ｒ８，Ｒ９＞＞高抵抗Ｒ７，Ｒ１０であ
ってもヒューズＦ１，Ｆ２の切断を逆にすればよいこと
も明らかであり、これらは設計条件により任意に選択す
ることができる。

【００４４】さらに、本実施形態では、針立て用パッド
の配置領域を従来のボンディングパッド領域に１．５倍
としたが、これは現状のボンディング装置の精度を考慮
したものであり、高精度のボンディング装置を用いるこ
とによって、針立て用パッドの配置領域がさらに小さく
できることは明らかである。

【００４５】

【発明の効果】以上説明したように、本発明によれば、
針立て用パッドを配置して組み立て時に回路を選択する
方法は、針立て評価時にしか用いない信号ピンがある場
合のチップサイズの増大や、評価後個別に選択したい回
路が複数存在する場合に、評価を要する回路を搭載する
ことで発生する入出力ピンの増加およびこれらを切り替
えるための信号入力ピンの増加によるチップサイズの増
大や、信号ピン配置の変更が無いように、複数のチップ
を作成する必要を無くすことができる。

【００４６】従って、針立て評価時にしか用いない信号
ピンが多数必要である場合、または評価後選択したい回
路が複数存在する場合でも、これらを搭載しない場合
と、同様のチップサイズの半導体集積回路装置を１チッ
プに作成すれば良く、さらに、ボンディングパッド領域
に接続する回路を論理もしくは出力レベルが異なる回路
とすることで、システムの仕様が未定の場合であって
も、組み立て時に選択する回路を変更することで対応が
可能となるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の構成を説明するレイ
アウト図。

【図２】図１の回路に入力部を接続する場合の回路図。

【図３】図１の回路に出力部を接続する場合の回路図。

【図４】図１の回路にオープンドレイン型出力部を接続
する場合の回路図。

【図５】本発明の第２の実施形態の構成を説明するレイ
アウト図。

【図６】従来例のパッドと回路部との接続を説明するレ
イアウト図。

【図７】従来例の他のパッドと回路部との接続状態を示
すレイアウト図。

【符号の説明】

１０１〜１０５，１２１〜１２６針立て用パッド１０６，１２７，１４５ボンディングパッド領域１０７，１０８ＥＸ―ＮＯＲ１０９，１１０パワーダウン端子１１１〜１１４，１１７，１１８，入出力端子１１５，１１６回路部１３０インバータ１３１，１３２，１４１〜１４４パッド１５１〜１５４入力端子１５５〜１５８テスト回路Ｑ１，３，５ＰｃｈＭＯＳトランジスタＱ２，４ＮｃｈＭＯＳトランジスタＲ１〜Ｒ１０高抵抗

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2G032 AA00 AB00 AE07 AK03 AK11 AK14 AL00 AL05 4M106 AA02 AC02 AC08 AD13 AD14 AD23 AD24 BA01 BA14

Claims

【特許請求の範囲】

【請求項１】１つのボンディングパッド領域またはこ
のボンディングパッド領域の近傍に、回路テストまたは
回路接続切替用の複数の針立て用パッドを設け、この複
数の針立て用パッドは、複数の第１の針立て用パッド
が、内部回路に接続される複数の回路部の入出力端子の
少くとも１つとそれぞれ接続され、第２の針立て用パッ
ドが、前記複数の回路部のうち１つを選択する回路とし
て接続されたものからなり、前記第１または第２の針立
て用パッドの接・断により選択信号の入力なしに前記複
数の回路部のうち１つを選択できるようにしたことを特
徴とする半導体集積回路装置。
【請求項２】前記請求項１記載の半導体集積回路装置
の回路選択方法において、前記第１または第２の針立て
用パッドを接続または断続することにより、回路選択信
号を入力せずに前記複数の回路部のうち１つを選択する
ことを特徴とする半導体集積回路装置の回路選択方法。
【請求項３】１つのボンディングパッド領域に少くと
も５個の針立て用パッドが設けられ、この５個の針立て
用パッドのうち、４つの第１の針立て用パッドが第１、
第２の回路部の２つの入出力端子とそれぞれ接続され、
第２の針立て用パッドが他に接続されないパッド部から
なり、前記第１、第２の回路部の選択回路が、前記各回
路部の２つの入出力端子からの接続線を入力とし２入力
の一致を検出しこれらが一致した時にその回路部を活性
化する論理回路からなり、前記第２の針立て用パッドと
接続された側の前記第１または第２の回路部が選択され
るようにした請求項１記載の半導体集積回路装置。
【請求項４】論理回路が排他的論理和回路または排他
的論理和否定回路からなる請求項３記載の半導体集積回
路装置。
【請求項５】前記請求項３または４記載の半導体集積
回路装置の回路選択方法において、前記第２の針立て用
パッドと前記第１または第２各回路部の２つの入出力端
子からの接続線と接続した側の第１の針立て用パッドと
をボンディングし、ボンディングされた側の第１または
第２の回路部を選択することを特徴とする半導体集積回
路装置の回路選択方法。
【請求項６】１つのボンディングパッド領域に、２個
の第１の針立て用パッドが設けられ、これら第１の針立
て用パッド近傍にそれぞれ離間してヒューズの両端が接
続された２個づつの第２の針立て用パッドが設けられ、
前記ヒューズの両端に第１、第２の抵抗を接続し、これ
ら第１、第２の抵抗の両端に電圧源を接続し、その抵抗
分割点を前記第１、第２の回路部の選択端子に接続し、
前記ヒューズの接・断により前記第１、第２の回路部を
選択するようにした請求項１記載の半導体集積回路装
置。
【請求項７】高電圧側の第１の抵抗の抵抗値を低電圧
側の第２の抵抗よりも数倍以上大きくし、ヒューズの高
電圧側を各回路部の選択端子に接続した請求項５記載の
半導体集積回路装置。
【請求項８】高電圧側の第１の抵抗の抵抗値を低電圧
側の第２の抵抗より数分の１以下にし、ヒューズの低電
圧側を各回路部の選択端子に接続した請求項５記載の半
導体集積回路装置。
【請求項９】前記請求項６記載の半導体集積回路装置
の回路選択方法において、前記ヒューズの一方を切断
し、前記第１、第２の回路部の一方を選択することを特
徴とする半導体集積回路装置の回路選択方法。