JPH0877227A - スタンダードセル方式のレイアウト手法 - Google Patents
スタンダードセル方式のレイアウト手法Info
- Publication number
- JPH0877227A JPH0877227A JP6209464A JP20946494A JPH0877227A JP H0877227 A JPH0877227 A JP H0877227A JP 6209464 A JP6209464 A JP 6209464A JP 20946494 A JP20946494 A JP 20946494A JP H0877227 A JPH0877227 A JP H0877227A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- cell
- clock
- delay time
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】セル・ライブラリに登録されているセル群を使
用して行われる集積回路のレイアウト設計手法、いわゆ
る、スタンダードセル方式のレイアウト手法に関し、ク
ロック・スキューを小さくするための処理を容易に自動
化することができるようにする。 【構成】クロック信号を必要とするセルについて、クロ
ック信号配線の長さを異にし、クロック信号を遅延させ
る時間を異にする複数のセルをパターンバージョンとし
て予めセル・ライブラリに登録しておく。
用して行われる集積回路のレイアウト設計手法、いわゆ
る、スタンダードセル方式のレイアウト手法に関し、ク
ロック・スキューを小さくするための処理を容易に自動
化することができるようにする。 【構成】クロック信号を必要とするセルについて、クロ
ック信号配線の長さを異にし、クロック信号を遅延させ
る時間を異にする複数のセルをパターンバージョンとし
て予めセル・ライブラリに登録しておく。
Description
【０００１】
【産業上の利用分野】本発明は、予めセル・ライブラリ
に登録されているセル群を使用して行われる集積回路の
レイアウト設計手法、いわゆる、スタンダードセル方式
のレイアウト手法に関する。
に登録されているセル群を使用して行われる集積回路の
レイアウト設計手法、いわゆる、スタンダードセル方式
のレイアウト手法に関する。
【０００２】近年、集積回路においては、高速化が著し
く、このことから、クロック信号を必要とする回路に伝
送されるクロック信号の各回路間での位相ずれ、いわゆ
る、クロック・スキューが重要な問題の１つとされてお
り、クロック・スキューを小さくするスタンダードセル
方式のレイアウト手法が求められている。
く、このことから、クロック信号を必要とする回路に伝
送されるクロック信号の各回路間での位相ずれ、いわゆ
る、クロック・スキューが重要な問題の１つとされてお
り、クロック・スキューを小さくするスタンダードセル
方式のレイアウト手法が求められている。
【０００３】
【従来の技術】従来においては、スタンダードセル方式
のレイアウトを行う場合、クロック信号をセルに供給す
るクロック信号配線について、冗長配線を行ったり、同
じくクロック信号をセルに供給するクロック信号配線に
バッファ・ゲートを挿入したり、あるいは、配置配線を
マニュアルで行うという方法で、クロック・スキューを
小さくするようにしていた。
のレイアウトを行う場合、クロック信号をセルに供給す
るクロック信号配線について、冗長配線を行ったり、同
じくクロック信号をセルに供給するクロック信号配線に
バッファ・ゲートを挿入したり、あるいは、配置配線を
マニュアルで行うという方法で、クロック・スキューを
小さくするようにしていた。
【０００４】
【発明が解決しようとする課題】しかし、これら従来の
スタンダードセル方式のレイアウト方法では、実配線の
抵抗値及び容量値をパラメータとしたクロック・スキュ
ーの計算結果に基づいてレイアウトの変更を行う場合、
セルの配置や配線に変更量が多く、自動化が困難である
という問題点があった。
スタンダードセル方式のレイアウト方法では、実配線の
抵抗値及び容量値をパラメータとしたクロック・スキュ
ーの計算結果に基づいてレイアウトの変更を行う場合、
セルの配置や配線に変更量が多く、自動化が困難である
という問題点があった。
【０００５】本発明は、かかる点に鑑み、クロック・ス
キューを小さくするための処理を容易に自動化すること
ができるようにしたスタンダードセル方式のレイアウト
手法を提供することを目的とする。
キューを小さくするための処理を容易に自動化すること
ができるようにしたスタンダードセル方式のレイアウト
手法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明によるスタンダー
ドセル方式のレイアウト手法は、クロック信号を必要と
するセルについて、クロック信号を遅延させる時間を異
にするクロック信号遅延手段を設けてなる複数のセルを
パターンバージョンとして予めセル・ライブラリに登録
しておくというものである。
ドセル方式のレイアウト手法は、クロック信号を必要と
するセルについて、クロック信号を遅延させる時間を異
にするクロック信号遅延手段を設けてなる複数のセルを
パターンバージョンとして予めセル・ライブラリに登録
しておくというものである。
【０００７】
【作用】本発明においては、自動配置配線時には、パタ
ーンバージョンのうち、クロック信号遅延手段によるク
ロック信号の遅延時間が標準値とされているセルを使用
して配置、配線を行う。
ーンバージョンのうち、クロック信号遅延手段によるク
ロック信号の遅延時間が標準値とされているセルを使用
して配置、配線を行う。
【０００８】そして、その後、実配線の抵抗値及び容量
値をパラメータとしたクロック・スキューの計算結果に
基づいて、クロック・スキューの調整を行う必要のある
セルについては、パターンバージョン間でセルの入れ替
えのみを行うことにより、クロック・スキューを小さく
することができる。
値をパラメータとしたクロック・スキューの計算結果に
基づいて、クロック・スキューの調整を行う必要のある
セルについては、パターンバージョン間でセルの入れ替
えのみを行うことにより、クロック・スキューを小さく
することができる。
【０００９】
【実施例】図１、図２は本発明の一実施例を説明するた
めの平面図であり、特に、図１は本実施例において使用
されるセルを示す平面図、図２はクロック・スキューを
小さくする処理方法を説明するための平面図である。
めの平面図であり、特に、図１は本実施例において使用
されるセルを示す平面図、図２はクロック・スキューを
小さくする処理方法を説明するための平面図である。
【００１０】ここに、図１Ａ〜図１Ｃは、回路構成、端
子位置及び配線禁止領域をそれぞれ同一にし、クロック
信号配線の長さのみを異にするセルであり、本実施例に
おいては、これら図１Ａ〜図１Ｃに示すセルをパターン
バージョンとして予めセル・ライブラリに登録してお
く。
子位置及び配線禁止領域をそれぞれ同一にし、クロック
信号配線の長さのみを異にするセルであり、本実施例に
おいては、これら図１Ａ〜図１Ｃに示すセルをパターン
バージョンとして予めセル・ライブラリに登録してお
く。
【００１１】以下、説明の便宜上、図１Ａに示すセルを
Ａタイプ・セル、図１Ｂに示すセルをＢタイプ・セル、
図１Ｃに示すセルをＣタイプ・セルという。
Ａタイプ・セル、図１Ｂに示すセルをＢタイプ・セル、
図１Ｃに示すセルをＣタイプ・セルという。
【００１２】これら図１Ａ〜図１Ｃにおいて、１〜３は
セルの枠、４〜６はクロック信号を受信するクロック信
号受信端子、７〜９は高抵抗ポリシリコンからなるクロ
ック信号配線、１０〜１２はクロック信号を必要とする
同一の回路構成の論理回路である。
セルの枠、４〜６はクロック信号を受信するクロック信
号受信端子、７〜９は高抵抗ポリシリコンからなるクロ
ック信号配線、１０〜１２はクロック信号を必要とする
同一の回路構成の論理回路である。
【００１３】ここに、クロック信号配線７は標準とされ
る遅延時間を持つ長さに形成され、クロック信号配線８
はクロック信号配線７よりも長く形成され、クロック信
号配線９は、クロック信号配線８よりも長く形成されて
いる。
る遅延時間を持つ長さに形成され、クロック信号配線８
はクロック信号配線７よりも長く形成され、クロック信
号配線９は、クロック信号配線８よりも長く形成されて
いる。
【００１４】即ち、本実施例においては、Ｂタイプ・セ
ルは、そのクロック信号配線８がＡタイプ・セルのクロ
ック信号配線７よりも大きな遅延時間を持つように構成
され、Ｃタイプ・セルは、そのクロック信号配線９がＢ
タイプ・セルのクロック信号配線８よりも大きな遅延時
間を持つように構成されている。
ルは、そのクロック信号配線８がＡタイプ・セルのクロ
ック信号配線７よりも大きな遅延時間を持つように構成
され、Ｃタイプ・セルは、そのクロック信号配線９がＢ
タイプ・セルのクロック信号配線８よりも大きな遅延時
間を持つように構成されている。
【００１５】また、図２において、図２Ａは自動配置配
線後のレイアウト、図２Ｂはクロック・スキューを小さ
くするためのセル変更後のレイアウトを示している。
線後のレイアウト、図２Ｂはクロック・スキューを小さ
くするためのセル変更後のレイアウトを示している。
【００１６】図２中、１４はチップの枠、１５はクロッ
ク信号受信端子、１６はクロック信号受信端子１５に入
力されたクロック信号を波形整形するクロック・バッフ
ァ、１７はクロック信号配線、１８〜２１はＡタイプ・
セル、２２はＢタイプ・セル、２３、２４はＣタイプ・
セルである。
ク信号受信端子、１６はクロック信号受信端子１５に入
力されたクロック信号を波形整形するクロック・バッフ
ァ、１７はクロック信号配線、１８〜２１はＡタイプ・
セル、２２はＢタイプ・セル、２３、２４はＣタイプ・
セルである。
【００１７】即ち、本実施例では、まず、標準の遅延時
間を有するＡタイプ・セルを使用して自動配置配線を行
い、その後、実配線の抵抗値及び容量値をパラメータと
したクロック・スキューの計算を行い、クロック・スキ
ューが小さくなるように、パターンバージョン間でセル
の変更を行うようにする。
間を有するＡタイプ・セルを使用して自動配置配線を行
い、その後、実配線の抵抗値及び容量値をパラメータと
したクロック・スキューの計算を行い、クロック・スキ
ューが小さくなるように、パターンバージョン間でセル
の変更を行うようにする。
【００１８】図２の例では、Ａタイプ・セル１９をＢタ
イプ・セル２２に変更し、Ａタイプ・セル２０、２１を
Ｃタイプ・セル２３、２４に変更している。
イプ・セル２２に変更し、Ａタイプ・セル２０、２１を
Ｃタイプ・セル２３、２４に変更している。
【００１９】このように、本実施例によれば、クロック
・スキューの調整が必要なセルについては、最適な遅延
時間を有するセルをパターンバージョンの中から選択
し、そのセルに変更するだけで、クロック・スキューを
小さくすることができる。
・スキューの調整が必要なセルについては、最適な遅延
時間を有するセルをパターンバージョンの中から選択
し、そのセルに変更するだけで、クロック・スキューを
小さくすることができる。
【００２０】即ち、セルの移動や、周辺の配線の移動と
いうことを一切行わずに、クロック・スキューの調整を
行うことができ、他のネットの遅延時間を変えてしまう
という問題は生ぜず、セルの変更後、再び、実配線の抵
抗値及び容量値を抽出してクロック・スキューの計算を
行い、セル変更後の状態を確認するということも必要が
ない。
いうことを一切行わずに、クロック・スキューの調整を
行うことができ、他のネットの遅延時間を変えてしまう
という問題は生ぜず、セルの変更後、再び、実配線の抵
抗値及び容量値を抽出してクロック・スキューの計算を
行い、セル変更後の状態を確認するということも必要が
ない。
【００２１】この場合、セル・ライブラリにセルのクロ
ック信号配線の遅延時間情報を持たせることにより、ク
ロック・スキューの計算結果をもとに最適な遅延時間を
持つセルへの自動変更を容易に行うことができる。
ック信号配線の遅延時間情報を持たせることにより、ク
ロック・スキューの計算結果をもとに最適な遅延時間を
持つセルへの自動変更を容易に行うことができる。
【００２２】なお、遅延時間及びパターンバージョンの
数は、テクノロジや回路規模などに応じて最適なものと
すれば良いが、クロック・スキュー対策を行うクロック
・ツリー・シンセシス機能を使用した自動配置配線を行
う場合には、大きなクロック・スキューは生じないの
で、微調整を行うことができる遅延時間を持つパターン
バージョンを用意しておくことが好適である。
数は、テクノロジや回路規模などに応じて最適なものと
すれば良いが、クロック・スキュー対策を行うクロック
・ツリー・シンセシス機能を使用した自動配置配線を行
う場合には、大きなクロック・スキューは生じないの
で、微調整を行うことができる遅延時間を持つパターン
バージョンを用意しておくことが好適である。
【００２３】これに対して、クロック・ツリー・シンセ
シス機能を持たない通常の自動配置配線を行う場合に
は、大きなクロック・スキューが生じる場合があるの
で、遅延時間の調整範囲を大きくとることができるパタ
ーンバージョンを用意しておくことが好適である。
シス機能を持たない通常の自動配置配線を行う場合に
は、大きなクロック・スキューが生じる場合があるの
で、遅延時間の調整範囲を大きくとることができるパタ
ーンバージョンを用意しておくことが好適である。
【００２４】また、上述の実施例においては、セル内の
クロック信号遅延手段を高抵抗ポリシリコンからなるク
ロック信号配線で構成する場合について説明したが、ト
ランジスタ回路や、メタル配線などを使用してクロック
信号遅延手段を構成するようにしても良い。
クロック信号遅延手段を高抵抗ポリシリコンからなるク
ロック信号配線で構成する場合について説明したが、ト
ランジスタ回路や、メタル配線などを使用してクロック
信号遅延手段を構成するようにしても良い。
【００２５】
【発明の効果】以上のように、本発明によれば、自動配
置配線後、実配線の抵抗値及び容量値をパラメータとし
たクロック・スキューの計算結果に基づいて、クロック
・スキューの調整を行う必要のあるセルについては、パ
ターンバージョン間でセルの入れ替えのみを行うことに
より、クロック・スキューを小さくすることができるの
で、自動配置配線後のデータの修正量が少なく、クロッ
ク・スキューを小さくするための処理を容易に自動化す
ることができる。
置配線後、実配線の抵抗値及び容量値をパラメータとし
たクロック・スキューの計算結果に基づいて、クロック
・スキューの調整を行う必要のあるセルについては、パ
ターンバージョン間でセルの入れ替えのみを行うことに
より、クロック・スキューを小さくすることができるの
で、自動配置配線後のデータの修正量が少なく、クロッ
ク・スキューを小さくするための処理を容易に自動化す
ることができる。
【図１】本発明の一実施例において使用されるセルを示
す平面図である。
す平面図である。
【図２】クロック・スキューを小さくするための処理方
法を説明するための平面図である。
法を説明するための平面図である。
（図１） １〜３ セルの枠 ４〜６ クロック信号受信端子 ７〜９ クロック信号配線 １０〜１２ 同一の回路構成の論理回路 （図２） １４ チップの枠 １５ クロック信号受信端子 １６ クロック・バッファ １７ クロック信号配線 １８〜２１ Ａタイプ・セル ２２ Ｂタイプ・セル ２３、２４ Ｃタイプ・セル
Claims (6)
- 【請求項１】クロック信号を必要とするセルについて、
前記クロック信号を遅延させる時間を異にするクロック
信号遅延手段を設けてなる複数のセルをパターンバージ
ョンとして予めセル・ライブラリに登録しておくことを
特徴とするスタンダードセル方式のレイアウト手法。 - 【請求項２】前記クロック信号遅延手段は、クロック信
号配線により構成されていることを特徴とする請求項１
記載のスタンダードセル方式のレイアウト手法。 - 【請求項３】前記クロック信号を必要とするセル内の端
子位置及び配線禁止領域は、全てのパターンバージョン
間で同一とされていることを特徴とする請求項１又は２
記載のスタンダードセル方式のレイアウト手法。 - 【請求項４】自動配置配線時には、パターンバージョン
のうち、前記クロック信号遅延手段による前記クロック
信号の遅延時間が標準値とされているセルを使用して配
置、配線を行うことを特徴とする請求項１、２又は３記
載のスタンダードセル方式のレイアウト手法。 - 【請求項５】前記自動配置配線後の実配線の抵抗値及び
容量値をパラメータとしたクロック・スキューの計算結
果に基づいて前記クロック信号を必要とするセルのパタ
ーンバージョン間の入れ替え処理のみを行うことにより
クロック・スキューを小さくすることを特徴とする請求
項４記載のスタンダードセル方式のレイアウト手法。 - 【請求項６】前記クロック信号遅延手段による前記クロ
ック信号の遅延時間をセル・ライブラリに登録しておく
ことにより、前記クロック信号を必要とするセルのパタ
ーンバージョン間の入れ替え処理を自動的に行うことを
特徴とする請求項５記載のスタンダードセル方式のレイ
アウト手法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209464A JPH0877227A (ja) | 1994-09-02 | 1994-09-02 | スタンダードセル方式のレイアウト手法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6209464A JPH0877227A (ja) | 1994-09-02 | 1994-09-02 | スタンダードセル方式のレイアウト手法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0877227A true JPH0877227A (ja) | 1996-03-22 |
Family
ID=16573308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6209464A Withdrawn JPH0877227A (ja) | 1994-09-02 | 1994-09-02 | スタンダードセル方式のレイアウト手法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0877227A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6253358B1 (en) | 1997-04-09 | 2001-06-26 | Nec Corporation | Method for supporting the design of semiconductor integrated circuit and system using the same method |
| US7559041B2 (en) | 2005-11-17 | 2009-07-07 | Freescale Semiconductor, Inc | Method and apparatus for designing semiconductor integrated circuit |
| US7590961B2 (en) | 2004-08-24 | 2009-09-15 | Agere Systems Inc. | Integrated circuit with signal skew adjusting cell selected from cell library |
| CN101808460A (zh) * | 2010-03-25 | 2010-08-18 | 中兴通讯股份有限公司 | 用于pcb的布线方法及pcb |
-
1994
- 1994-09-02 JP JP6209464A patent/JPH0877227A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6253358B1 (en) | 1997-04-09 | 2001-06-26 | Nec Corporation | Method for supporting the design of semiconductor integrated circuit and system using the same method |
| US7590961B2 (en) | 2004-08-24 | 2009-09-15 | Agere Systems Inc. | Integrated circuit with signal skew adjusting cell selected from cell library |
| US7559041B2 (en) | 2005-11-17 | 2009-07-07 | Freescale Semiconductor, Inc | Method and apparatus for designing semiconductor integrated circuit |
| CN101808460A (zh) * | 2010-03-25 | 2010-08-18 | 中兴通讯股份有限公司 | 用于pcb的布线方法及pcb |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS64821B2 (ja) | ||
| JPH0877227A (ja) | スタンダードセル方式のレイアウト手法 | |
| JPH09181187A (ja) | 集積回路のクロック配線設計法 | |
| JP3412745B2 (ja) | 半導体回路におけるクロック供給装置およびその設計方法 | |
| JPH0793386A (ja) | Ｌｓｉ実装設計システム | |
| US6373288B1 (en) | Method of implementing clock trees in synchronous digital electronic circuits, and a programmable delay buffer stage therefor | |
| JP3925679B2 (ja) | 半導体装置および半導体設計装置 | |
| JPH0384951A (ja) | 集積回路のレイアウト設計方法 | |
| JPH1092939A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH08274260A (ja) | クロックスキュー低減方法 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JP3017038B2 (ja) | 半導体集積回路の設計方式 | |
| JP2692608B2 (ja) | 集積回路配置装置および方法 | |
| JPH04148376A (ja) | 印刷回路の階層的配置処理方式 | |
| JP3064387B2 (ja) | 半導体装置 | |
| JP2004241699A (ja) | 半導体集積回路装置の設計方法 | |
| JP2872174B2 (ja) | マスタースライス方式の半導体集積回路及びそのレイアウト方法 | |
| JPH04282772A (ja) | 集積回路の自動配置配線システム | |
| JPH0417354A (ja) | 半導体集積回路の自動配置配線システム | |
| JPH08306866A (ja) | 半導体集積回路のレイアウト設計方法 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JP2000124319A (ja) | 半導体集積回路の配線方法 | |
| JPS63187647A (ja) | マスタ−スライス方式の半導体集積回路 | |
| JPS61158161A (ja) | 配線処理方式 | |
| JP2003068855A (ja) | 半導体集積回路のレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |