JP3412745B2 - 半導体回路におけるクロック供給装置およびその設計方法 - Google Patents
半導体回路におけるクロック供給装置およびその設計方法Info
- Publication number
- JP3412745B2 JP3412745B2 JP25365397A JP25365397A JP3412745B2 JP 3412745 B2 JP3412745 B2 JP 3412745B2 JP 25365397 A JP25365397 A JP 25365397A JP 25365397 A JP25365397 A JP 25365397A JP 3412745 B2 JP3412745 B2 JP 3412745B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- flip
- supply device
- clock control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路(以
下半導体回路という)におけるクロック供給装置および
その設計方法に関するものである。
下半導体回路という)におけるクロック供給装置および
その設計方法に関するものである。
【０００２】
【従来の技術】以下図面を参照しながら従来のクロック
供給装置およびその設計方法について説明する。図６は
一般的なクロック供給装置およびその設計方法の対象と
なるクロック制御ゲートを含む回路のブロック図、図７
は従来のクロック供給装置およびその設計方法の対象と
なる回路構成を示すブロック図、図８は従来のクロック
供給装置の回路構成例を示すブロック図、図９は従来の
クロック制御ゲートを含むクロック供給装置の回路構成
例を示すブロック図、図10は従来のクロック制御ゲート
を含むクロック供給装置の回路構成の他の例を示すブロ
ック図である。なお、これら各図において同一部分には
同一符号を用いるものとする。
供給装置およびその設計方法について説明する。図６は
一般的なクロック供給装置およびその設計方法の対象と
なるクロック制御ゲートを含む回路のブロック図、図７
は従来のクロック供給装置およびその設計方法の対象と
なる回路構成を示すブロック図、図８は従来のクロック
供給装置の回路構成例を示すブロック図、図９は従来の
クロック制御ゲートを含むクロック供給装置の回路構成
例を示すブロック図、図10は従来のクロック制御ゲート
を含むクロック供給装置の回路構成の他の例を示すブロ
ック図である。なお、これら各図において同一部分には
同一符号を用いるものとする。
【０００３】まず、図７に示すようなクロック入力端子
40にフリップフロップ41〜48が接続されるような半導体
回路においては、クロック信号を前記フリップフロップ
41〜48でのタイミングを一致させるために例えば図８に
示すような回路が用いられる。すなわち、図８に示すク
ロック入力端子40から順に分岐した複数段のバッファ49
〜55の組み合わせによりクロック入力端子40からそれぞ
れのフリップフロップ41〜48のクロック端子ＣＫまでの
バッファ段数が等しくなるようなクロック回路構成と、
各バッファから各々のクロック端子ＣＫまでの配線長が
等しくなるようなバッファおよびフリップフロップの配
置配線からなるクロックツリー構成が用いられている。
なお、このクロックツリー構成を実現する手法をクロッ
クツリー合成という。
40にフリップフロップ41〜48が接続されるような半導体
回路においては、クロック信号を前記フリップフロップ
41〜48でのタイミングを一致させるために例えば図８に
示すような回路が用いられる。すなわち、図８に示すク
ロック入力端子40から順に分岐した複数段のバッファ49
〜55の組み合わせによりクロック入力端子40からそれぞ
れのフリップフロップ41〜48のクロック端子ＣＫまでの
バッファ段数が等しくなるようなクロック回路構成と、
各バッファから各々のクロック端子ＣＫまでの配線長が
等しくなるようなバッファおよびフリップフロップの配
置配線からなるクロックツリー構成が用いられている。
なお、このクロックツリー構成を実現する手法をクロッ
クツリー合成という。
【０００４】前記クロックツリー合成の設計方法として
は、回路の接続情報からレイアウトを行うＣＡＤシステ
ムにおいて、初期配置後に同一クロックに接続するフリ
ップフロップを初期配置後に近接する複数のグループに
分割し、各々のグループ内の各フリップフロップ素子か
ら同等の距離となる位置にバッファを配置し、次に各グ
ループのバッファを複数のグループに分割しそのグルー
プ内のバッファから同等の距離となる位置にバッファを
配置し、この操作を繰り返して、全バッファの配置を決
定した後、各々のバッファから前記クロック端子までの
配線長が同等となるよう自動配線を行うことにより前記
のクロックツリー構成を実現する。
は、回路の接続情報からレイアウトを行うＣＡＤシステ
ムにおいて、初期配置後に同一クロックに接続するフリ
ップフロップを初期配置後に近接する複数のグループに
分割し、各々のグループ内の各フリップフロップ素子か
ら同等の距離となる位置にバッファを配置し、次に各グ
ループのバッファを複数のグループに分割しそのグルー
プ内のバッファから同等の距離となる位置にバッファを
配置し、この操作を繰り返して、全バッファの配置を決
定した後、各々のバッファから前記クロック端子までの
配線長が同等となるよう自動配線を行うことにより前記
のクロックツリー構成を実現する。
【０００５】また、図６に示すクロック入力端子１から
クロックが入力されるフリップフロップ14〜17、クロッ
ク入力端子１とクロック制御信号入力端子２からの信号
をクロック制御信号ゲート３を介して入力されるフリッ
プフロップ10〜13のようなクロック経路上にクロック制
御ゲートが含まれている回路におけるクロックツリーの
合成は、図９に示すようにクロック入力端子１とクロッ
ク信号を直接供給しているフリップフロップ14〜17ある
いはクロック制御ゲート３間のみでクロックツリー合成
が行なわれ、バッファ26〜28が挿入されてクロックツリ
ーが構成される。
クロックが入力されるフリップフロップ14〜17、クロッ
ク入力端子１とクロック制御信号入力端子２からの信号
をクロック制御信号ゲート３を介して入力されるフリッ
プフロップ10〜13のようなクロック経路上にクロック制
御ゲートが含まれている回路におけるクロックツリーの
合成は、図９に示すようにクロック入力端子１とクロッ
ク信号を直接供給しているフリップフロップ14〜17ある
いはクロック制御ゲート３間のみでクロックツリー合成
が行なわれ、バッファ26〜28が挿入されてクロックツリ
ーが構成される。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うなクロックツリー構成では、図９のクロック制御ゲー
ト３の出力に接続されているフリップフロップ10〜13で
のタイミングがクロック入力端子３と直接接続している
フリップフロップ14〜17と相違するというクロックスキ
ューの問題があり、これを解決するために図10に示すよ
うにクロック制御ゲート36〜39を各フリップフロップ10
〜13のクロック入力直前に配置したものでクロックツリ
ー合成を行ない、バッファ29〜35を挿入してクロックツ
リーを構成する方法があるが、この方法ではクロック制
御ゲートの面積および消費電力がそれぞれ増加するとい
う問題点がある。
うなクロックツリー構成では、図９のクロック制御ゲー
ト３の出力に接続されているフリップフロップ10〜13で
のタイミングがクロック入力端子３と直接接続している
フリップフロップ14〜17と相違するというクロックスキ
ューの問題があり、これを解決するために図10に示すよ
うにクロック制御ゲート36〜39を各フリップフロップ10
〜13のクロック入力直前に配置したものでクロックツリ
ー合成を行ない、バッファ29〜35を挿入してクロックツ
リーを構成する方法があるが、この方法ではクロック制
御ゲートの面積および消費電力がそれぞれ増加するとい
う問題点がある。
【０００７】本発明は上記従来の問題点を解決するもの
であり、クロックの経路上にクロック制御ゲートが含ま
れている回路配置においてもクロックスキューの問題の
ないクロック供給装置およびその設計方法を提供するこ
とを目的とする。
であり、クロックの経路上にクロック制御ゲートが含ま
れている回路配置においてもクロックスキューの問題の
ないクロック供給装置およびその設計方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体回路にお
けるクロック供給装置は、同一のクロック信号から前記
クロック信号により駆動されるすべてのフリップフロッ
プに至る信号経路がバッファあるいはクロック制御ゲー
トからなり、すべての前記信号経路の論理段数が同等
で、かつ前記信号経路中の各バッファあるいはクロック
制御ゲートから出力先への配線長が同等になるようにし
たものであり、また、本発明の半導体回路におけるクロ
ック供給装置の設計方法は、回路の接続情報から回路中
のフリップフロップを駆動するクロック信号の経路およ
び前記フリップフロップとクロックを制御するクロック
制御信号の組み合わせの情報を分離して抽出する工程
と、前記回路の初期配置工程と、クロックツリー合成工
程と、クロックツリー中のバッファをクロック制御ゲー
トに置き換える工程と、クロック信号配線工程と、クロ
ック制御信号配線工程を有するものである。
けるクロック供給装置は、同一のクロック信号から前記
クロック信号により駆動されるすべてのフリップフロッ
プに至る信号経路がバッファあるいはクロック制御ゲー
トからなり、すべての前記信号経路の論理段数が同等
で、かつ前記信号経路中の各バッファあるいはクロック
制御ゲートから出力先への配線長が同等になるようにし
たものであり、また、本発明の半導体回路におけるクロ
ック供給装置の設計方法は、回路の接続情報から回路中
のフリップフロップを駆動するクロック信号の経路およ
び前記フリップフロップとクロックを制御するクロック
制御信号の組み合わせの情報を分離して抽出する工程
と、前記回路の初期配置工程と、クロックツリー合成工
程と、クロックツリー中のバッファをクロック制御ゲー
トに置き換える工程と、クロック信号配線工程と、クロ
ック制御信号配線工程を有するものである。
【０００９】この発明によれば、クロック供給装置内の
クロックの経路上にクロック制御ゲートが含まれている
回路配置においてもクロックスキューの問題が少なく、
また、このようなクロック供給装置を容易に設計するこ
とができる。
クロックの経路上にクロック制御ゲートが含まれている
回路配置においてもクロックスキューの問題が少なく、
また、このようなクロック供給装置を容易に設計するこ
とができる。
【００１０】
【発明の実施の形態】以下本発明の一実施の形態につい
て図面を参照しながら説明する。なお、前記従来のもの
と同一部分については同一符号を用いるものとする。図
１は本発明の半導体回路におけるクロック供給装置の一
実施の形態における回路構成を示すブロック図、図２は
本発明の半導体回路におけるクロック供給装置の一実施
の形態におけるレイアウト概念図である。
て図面を参照しながら説明する。なお、前記従来のもの
と同一部分については同一符号を用いるものとする。図
１は本発明の半導体回路におけるクロック供給装置の一
実施の形態における回路構成を示すブロック図、図２は
本発明の半導体回路におけるクロック供給装置の一実施
の形態におけるレイアウト概念図である。
【００１１】まず、図６に示すような回路、すなわち、
クロック入力端子１から直接クロックが入力されるフリ
ップフロップ14〜17、クロック入力端子１とクロック制
御信号入力端子２からの信号をクロック制御ゲート３を
介して入力されるフリップフロップ10〜13のような回路
において、後述の本発明のクロック供給装置の設計方法
により、図１に示すように、この回路はクロック入力端
子１から初段のバッファ４を経由し、クロック制御ゲー
ト３を介したフリップフロップ10〜13のグループと、バ
ッファ５を介したフリップフロップ14〜17のグループに
分けられ、クロック制御ゲート３，バッファ５からそれ
ぞれバッファ６〜９、バッファ６からフリップフロップ
10，11、バッファ７からフリップフロップ12，13、バッ
ファ８からフリップフロップ14，15、バッファ９からフ
リップフロップ16，17に接続されるクロックツリー構成
が形成される。なお、クロック制御ゲート３はクロック
制御信号入力端子２から入力されるクロック制御信号に
よって制御される。この構成は図２のレイアウト概念図
から明らかなように、初段のバッファ４からすべてのフ
リップフロップのクロック端子ＣＫまでの論理段数は等
しく、かつ各段の配線距離は同等になっており、これに
よりクロック制御ゲートを含んでいてもスキューの少な
い回路構成が可能になる。なお、図１のフリップフロッ
プ10〜17はこれをクロック信号が供給されるゲートもし
くは回路素子に代えても同様に実施できる。
クロック入力端子１から直接クロックが入力されるフリ
ップフロップ14〜17、クロック入力端子１とクロック制
御信号入力端子２からの信号をクロック制御ゲート３を
介して入力されるフリップフロップ10〜13のような回路
において、後述の本発明のクロック供給装置の設計方法
により、図１に示すように、この回路はクロック入力端
子１から初段のバッファ４を経由し、クロック制御ゲー
ト３を介したフリップフロップ10〜13のグループと、バ
ッファ５を介したフリップフロップ14〜17のグループに
分けられ、クロック制御ゲート３，バッファ５からそれ
ぞれバッファ６〜９、バッファ６からフリップフロップ
10，11、バッファ７からフリップフロップ12，13、バッ
ファ８からフリップフロップ14，15、バッファ９からフ
リップフロップ16，17に接続されるクロックツリー構成
が形成される。なお、クロック制御ゲート３はクロック
制御信号入力端子２から入力されるクロック制御信号に
よって制御される。この構成は図２のレイアウト概念図
から明らかなように、初段のバッファ４からすべてのフ
リップフロップのクロック端子ＣＫまでの論理段数は等
しく、かつ各段の配線距離は同等になっており、これに
よりクロック制御ゲートを含んでいてもスキューの少な
い回路構成が可能になる。なお、図１のフリップフロッ
プ10〜17はこれをクロック信号が供給されるゲートもし
くは回路素子に代えても同様に実施できる。
【００１２】次に本発明のクロック供給装置の設計方法
について説明する。図３は本発明の設計処理工程の一例
を示すフローチャートであり、まず、回路の接続情報を
入力とし、工程18(ステップ１)において回路の接続情報
からクロックに関する情報のみを抽出する。クロックの
情報は２つに分けて出力され、一方はクロックに接続す
るフリップフロップの情報すなわちクロックの経路を示
す情報20であり、他方はフリップフロップとクロック制
御信号の組み合わせを示す情報19である。前記クロック
経路を示す情報20をもとに初期配置を行なう工程21(ス
テップ２)ではすべてのフリップフロップおよびクロッ
ク経路以外のすべての回路素子の配置を行なう。前記初
期配置の工程21の配置情報をもとにクロックツリーを合
成する工程22(ステップ３)を実施する。この工程ではク
ロック入力端子からすべてのフリップフロップに至る論
理段数が等しくなるようにバッファを挿入する。工程23
(ステップ４)では、前記フリップフロップとクロック制
御信号の組み合わせ情報19からクロック配線上のバッフ
ァとクロック制御ゲートと入れ換える。この時点でクロ
ックに関するセルの配置がすべて終了しているので工程
24(ステップ５)においてクロック信号についての配線を
実施する。クロック信号の配線が終ると前記フリップフ
ロップとクロック制御信号の組み合わせ情報19をもとに
クロック制御信号の配線を工程25(ステップ６)で実施す
る。この方法によりクロック制御ゲートを含んでいても
スキューの少ない回路構成が可能になる。
について説明する。図３は本発明の設計処理工程の一例
を示すフローチャートであり、まず、回路の接続情報を
入力とし、工程18(ステップ１)において回路の接続情報
からクロックに関する情報のみを抽出する。クロックの
情報は２つに分けて出力され、一方はクロックに接続す
るフリップフロップの情報すなわちクロックの経路を示
す情報20であり、他方はフリップフロップとクロック制
御信号の組み合わせを示す情報19である。前記クロック
経路を示す情報20をもとに初期配置を行なう工程21(ス
テップ２)ではすべてのフリップフロップおよびクロッ
ク経路以外のすべての回路素子の配置を行なう。前記初
期配置の工程21の配置情報をもとにクロックツリーを合
成する工程22(ステップ３)を実施する。この工程ではク
ロック入力端子からすべてのフリップフロップに至る論
理段数が等しくなるようにバッファを挿入する。工程23
(ステップ４)では、前記フリップフロップとクロック制
御信号の組み合わせ情報19からクロック配線上のバッフ
ァとクロック制御ゲートと入れ換える。この時点でクロ
ックに関するセルの配置がすべて終了しているので工程
24(ステップ５)においてクロック信号についての配線を
実施する。クロック信号の配線が終ると前記フリップフ
ロップとクロック制御信号の組み合わせ情報19をもとに
クロック制御信号の配線を工程25(ステップ６)で実施す
る。この方法によりクロック制御ゲートを含んでいても
スキューの少ない回路構成が可能になる。
【００１３】図４は本発明の半導体回路におけるクロッ
ク供給装置の設計方法の一実施の形態における設計処理
工程例の変形例を示すフローチャートである。この変形
例は前記の図３に示したクロックツリー合成22(ステッ
プ３)にフリップフロップのグループ分けの工程22-a
と、バッファ挿入の工程22-bを設け、このフリップフロ
ップのグループ分けの工程22-aにおいて、フリップフロ
ップとクロック制御信号の組み合わせを示す情報19から
フリップフロップがクロック制御ゲートに接続している
か、または接続している場合どのクロック制御ゲートに
接続されているかという情報を使って同じクロック制御
ゲートごとにフリップフロップのグループ分けを行な
い、その後クロックツリーを合成してバッファの挿入を
行なうようにしたものである。図３のフローに比べると
クロック制御ゲートをクロック入力端子により近い位置
に配置することができるため消費電力削減に効果があ
り、挿入するクロック制御ゲートをより少なくできるた
め面積削減に効果がある。
ク供給装置の設計方法の一実施の形態における設計処理
工程例の変形例を示すフローチャートである。この変形
例は前記の図３に示したクロックツリー合成22(ステッ
プ３)にフリップフロップのグループ分けの工程22-a
と、バッファ挿入の工程22-bを設け、このフリップフロ
ップのグループ分けの工程22-aにおいて、フリップフロ
ップとクロック制御信号の組み合わせを示す情報19から
フリップフロップがクロック制御ゲートに接続している
か、または接続している場合どのクロック制御ゲートに
接続されているかという情報を使って同じクロック制御
ゲートごとにフリップフロップのグループ分けを行な
い、その後クロックツリーを合成してバッファの挿入を
行なうようにしたものである。図３のフローに比べると
クロック制御ゲートをクロック入力端子により近い位置
に配置することができるため消費電力削減に効果があ
り、挿入するクロック制御ゲートをより少なくできるた
め面積削減に効果がある。
【００１４】図５は本発明の半導体回路におけるクロッ
ク供給装置の設計方法の一実施の形態における設計処理
工程例の他の変形例を示すフローチャートであり、この
変形例は前記同様に図３に示すフローに加えて初期配置
の工程21に優先グループ化の工程21-aとグループ優先初
期配置の工程21-bを設け、この優先グループ化の工程21
-aにおいて、フリップフロップとクロック制御信号の組
み合わせを示す情報19から同じクロック制御ゲートに接
続しているフリップフロップの情報を取り出してそれぞ
れをグループ分けし、グループ優先初期配置工程21-bで
前記グループ内のフリップフロップを優先して近隣に初
期配置するようにしたものである。図３のフローに比
べ、同一のクロック制御信号によって制御されるフリッ
プフロップが近隣に配置されることにより前記図４に示
した方法と同等の効果がある。なお、図３，４，５で示
した方法においてフリップフロップをゲートあるいは回
路素子に代えても同様に実施できる。
ク供給装置の設計方法の一実施の形態における設計処理
工程例の他の変形例を示すフローチャートであり、この
変形例は前記同様に図３に示すフローに加えて初期配置
の工程21に優先グループ化の工程21-aとグループ優先初
期配置の工程21-bを設け、この優先グループ化の工程21
-aにおいて、フリップフロップとクロック制御信号の組
み合わせを示す情報19から同じクロック制御ゲートに接
続しているフリップフロップの情報を取り出してそれぞ
れをグループ分けし、グループ優先初期配置工程21-bで
前記グループ内のフリップフロップを優先して近隣に初
期配置するようにしたものである。図３のフローに比
べ、同一のクロック制御信号によって制御されるフリッ
プフロップが近隣に配置されることにより前記図４に示
した方法と同等の効果がある。なお、図３，４，５で示
した方法においてフリップフロップをゲートあるいは回
路素子に代えても同様に実施できる。
【００１５】以上のように、本実施の形態によるクロッ
ク供給装置は、クロックの経路上にクロック制御ゲート
が含まれている回路配置においてもスキューを少なくす
ることができ、また、本実施の形態による設計方法によ
れば、前記のスキューが少なく、しかも消費電力の削
減、面積削減に効果のある回路を容易に設計することが
できる。
ク供給装置は、クロックの経路上にクロック制御ゲート
が含まれている回路配置においてもスキューを少なくす
ることができ、また、本実施の形態による設計方法によ
れば、前記のスキューが少なく、しかも消費電力の削
減、面積削減に効果のある回路を容易に設計することが
できる。
【００１６】
【発明の効果】以上のように本発明によれば、同一クロ
ックから直接およびクロック制御ゲートを経由してフリ
ップフロップの入力に至る信号経路におけるスキューを
少なくすることができるという有利な効果が得られる。
ックから直接およびクロック制御ゲートを経由してフリ
ップフロップの入力に至る信号経路におけるスキューを
少なくすることができるという有利な効果が得られる。
【図１】本発明の半導体回路におけるクロック供給装置
の一実施の形態における回路構成を示すブロック図であ
る。
の一実施の形態における回路構成を示すブロック図であ
る。
【図２】本発明の半導体回路におけるクロック供給装置
の一実施の形態におけるレイアウト概念図である。
の一実施の形態におけるレイアウト概念図である。
【図３】本発明の半導体回路におけるクロック供給装置
の設計方法の一実施の形態における設計処理工程の一例
を示すフローチャートである。
の設計方法の一実施の形態における設計処理工程の一例
を示すフローチャートである。
【図４】本発明の半導体回路におけるクロック供給装置
の設計方法の一実施の形態における設計処理工程例の変
形例を示すフローチャートである。
の設計方法の一実施の形態における設計処理工程例の変
形例を示すフローチャートである。
【図５】本発明の半導体回路におけるクロック供給装置
の設計方法の一実施の形態における設計処理工程例の他
の変形例を示すフローチャートである。
の設計方法の一実施の形態における設計処理工程例の他
の変形例を示すフローチャートである。
【図６】一般的なクロック供給装置およびその設計方法
の対象となるクロック制御ゲートを含む回路のブロック
図である。
の対象となるクロック制御ゲートを含む回路のブロック
図である。
【図７】従来のクロック供給装置およびその設計方法の
対象となる回路構成を示すブロック図である。
対象となる回路構成を示すブロック図である。
【図８】従来のクロック供給装置の回路構成例を示すブ
ロック図である。
ロック図である。
【図９】従来のクロック制御ゲートを含むクロック供給
装置の回路構成例を示すブロック図である。
装置の回路構成例を示すブロック図である。
【図１０】従来のクロック制御ゲートを含むクロック供
給装置の回路構成の他の例を示すブロック図である。
給装置の回路構成の他の例を示すブロック図である。
１…クロック入力端子、 ２…クロック制御入力端子、
３…クロック制御ゲート、 ４〜９…バッファ、 10
〜17…フリップフロップ。
３…クロック制御ゲート、 ４〜９…バッファ、 10
〜17…フリップフロップ。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
G06F 17/50
Claims (6)
- 【請求項１】 同一のクロック信号から前記クロック信
号により駆動されるすべてのフリップフロップに至る信
号経路がバッファあるいはクロック制御ゲートからな
り、すべての前記信号経路の論理段数が同等で、かつ前
記信号経路中の各バッファあるいはクロック制御ゲート
から出力先への配線長が同等であることを特徴とする半
導体回路におけるクロック供給装置。 - 【請求項２】 フリップフロップをゲートあるいは回路
素子に置き換えたことを特徴とする請求項１の半導体回
路におけるクロック供給装置。 - 【請求項３】 回路の接続情報から回路中のフリップフ
ロップを駆動するクロック信号の経路および前記フリッ
プフロップとクロックを制御するクロック制御信号の組
み合わせの情報を分離して抽出する工程と、前記回路の
初期配置工程と、クロックツリー合成工程と、クロック
ツリー中のバッファをクロック制御ゲートに置き換える
工程と、クロック信号配線工程と、クロック制御信号配
線工程を有することを特徴とする半導体回路におけるク
ロック供給装置の設計方法。 - 【請求項４】 クロックツリー合成工程は、フリップフ
ロップとクロック制御信号の組み合わせの情報から同一
のクロック制御信号で制御されるフリップフロップを同
一グループとする工程を含むことを特徴とする請求項３
記載の半導体回路におけるクロック供給装置の設計方
法。 - 【請求項５】 初期配置の工程は、フリップフロップと
クロック制御信号の組み合わせの情報から同一クロック
制御信号で制御されるフリップフロップを近接配置する
工程を含むことを特徴とする請求項３記載の半導体回路
におけるクロック供給装置の設計方法。 - 【請求項６】 フリップフロップをゲートあるいは回路
素子に置き換えたことを特徴とする請求項３ないし請求
項５のいずれか一つに記載の半導体回路におけるクロッ
ク供給装置の設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25365397A JP3412745B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体回路におけるクロック供給装置およびその設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25365397A JP3412745B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体回路におけるクロック供給装置およびその設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197540A JPH1197540A (ja) | 1999-04-09 |
| JP3412745B2 true JP3412745B2 (ja) | 2003-06-03 |
Family
ID=17254325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25365397A Expired - Fee Related JP3412745B2 (ja) | 1997-09-18 | 1997-09-18 | 半導体回路におけるクロック供給装置およびその設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3412745B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399908B1 (ko) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 클럭의 스큐를 줄이기 위한 반도체 회로 |
| EP1403863A3 (de) | 2002-05-31 | 2006-09-27 | Heidelberger Druckmaschinen Aktiengesellschaft | Vorrichtung und Verfahren zum Auffinden und Darstellen von Informationen |
| US7890904B2 (en) * | 2005-06-06 | 2011-02-15 | Fujitsu Limited | Estimating jitter in a clock tree of a circuit and synthesizing a jitter-aware and skew-aware clock tree |
| US7233188B1 (en) * | 2005-12-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Methods and apparatus for reducing power consumption in a processor using clock signal control |
| JP2007329586A (ja) * | 2006-06-06 | 2007-12-20 | Sanyo Electric Co Ltd | 半導体集積回路装置並びにその設計装置及び設計方法 |
| JP2008028930A (ja) * | 2006-07-25 | 2008-02-07 | Toshiba Corp | 半導体集積回路及びその設計方法 |
| US7586355B2 (en) * | 2007-07-11 | 2009-09-08 | United Memories, Inc. | Low skew clock distribution tree |
| US8099702B2 (en) * | 2008-07-30 | 2012-01-17 | Synopsys, Inc. | Method and apparatus for proximate placement of sequential cells |
| JP5531479B2 (ja) * | 2009-07-17 | 2014-06-25 | 日本電気株式会社 | 回路設計方法、及び回路設計プログラム |
-
1997
- 1997-09-18 JP JP25365397A patent/JP3412745B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197540A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7039891B2 (en) | Method of clock driven cell placement and clock tree synthesis for integrated circuit design | |
| JP2877128B2 (ja) | レイアウト方法及び装置 | |
| JPH08339236A (ja) | クロック信号分配回路 | |
| US6434731B1 (en) | Automated placement of signal distribution to diminish skew among same capacitance targets in integrated circuits | |
| JP3412745B2 (ja) | 半導体回路におけるクロック供給装置およびその設計方法 | |
| JP2007027841A (ja) | 半導体集積回路の設計装置と方法並びにプログラム | |
| JP2001357090A (ja) | 論理合成方法及び論理合成装置 | |
| US6711089B2 (en) | Method and apparatus for performing signal synchronization | |
| JPH09181187A (ja) | 集積回路のクロック配線設計法 | |
| JP2007072995A (ja) | レイアウト装置、自動配置配線方法および半導体集積回路製造方法 | |
| JP3869406B2 (ja) | クロック位相差検出回路、クロック分配回路、及び大規模集積回路 | |
| JP2003173361A (ja) | 半導体集積回路のレイアウト設計方法及び装置 | |
| JP2005136286A (ja) | 半導体集積回路の設計方法、及びその装置 | |
| US6373288B1 (en) | Method of implementing clock trees in synchronous digital electronic circuits, and a programmable delay buffer stage therefor | |
| US7155687B2 (en) | Methods and apparatus for scan insertion | |
| JPH113945A (ja) | 半導体集積回路のクロックツリー設計方法及びそれによる半導体集積回路 | |
| JP3437748B2 (ja) | クロック供給回路及びイネーブルバッファーセル | |
| JP2001155045A (ja) | クロック供給制御方式、クロック供給制御回路の設計方法、及び、クロック供給制御回路の設計プログラムを記録した記録媒体 | |
| JP3184135B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2012137986A (ja) | 半導体集積回路のレイアウト設計装置、半導体集積回路のレイアウト設計方法及びプログラム | |
| JP2822741B2 (ja) | クロック配線設計方式 | |
| JP2000222451A (ja) | 半導体集積回路の設計支援システム | |
| JP2000294651A (ja) | クロックスキュー低減レイアウト方法 | |
| JP3614758B2 (ja) | クロック位相調整システム及びクロックツリー設計方法 | |
| JP2004207530A (ja) | 半導体集積回路及びそのレイアウト設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090328 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100328 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |