JP2004241699A - 半導体集積回路装置の設計方法 - Google Patents
半導体集積回路装置の設計方法 Download PDFInfo
- Publication number
- JP2004241699A JP2004241699A JP2003030979A JP2003030979A JP2004241699A JP 2004241699 A JP2004241699 A JP 2004241699A JP 2003030979 A JP2003030979 A JP 2003030979A JP 2003030979 A JP2003030979 A JP 2003030979A JP 2004241699 A JP2004241699 A JP 2004241699A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- wiring
- gate
- clock
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】半導体回路におけるクロックの温度と電圧の変動によるばらつきを抑制し、さらに挿入するバッファ数の削減による、消費電力の増大を抑制する。
配線の迂回経路を確保するために必要となる領域の削減により、チップサイズの増大を防ぐ。
【解決手段】本発明の半導体集積回路装置の設計方法は、ネット情報にもとづき、各回路要素を複数のクロック系統に分岐して接続し、クロックツリーを形成するに際し、クロックの供給源としてのソースからクロックの供給先である各リーフポイントまでの接続部を、物理的距離にもとづいてゲートで接続するゲート遅延と、配線で接続する配線遅延とに分け、クロックツリーを形成し、各クロック系統でゲートの遅延値と配線の遅延値とを比率として求め、この遅延比率と、遅延時間とが各クロック系統で一定になるように、再分配するようにしたことを特徴とするもので、挿入するバッファ数の削減を実現でき、消費電力の増大を抑制しつつも、温度や電圧の変動に対するばらつきの低減をはかる。
【選択図】図2
配線の迂回経路を確保するために必要となる領域の削減により、チップサイズの増大を防ぐ。
【解決手段】本発明の半導体集積回路装置の設計方法は、ネット情報にもとづき、各回路要素を複数のクロック系統に分岐して接続し、クロックツリーを形成するに際し、クロックの供給源としてのソースからクロックの供給先である各リーフポイントまでの接続部を、物理的距離にもとづいてゲートで接続するゲート遅延と、配線で接続する配線遅延とに分け、クロックツリーを形成し、各クロック系統でゲートの遅延値と配線の遅延値とを比率として求め、この遅延比率と、遅延時間とが各クロック系統で一定になるように、再分配するようにしたことを特徴とするもので、挿入するバッファ数の削減を実現でき、消費電力の増大を抑制しつつも、温度や電圧の変動に対するばらつきの低減をはかる。
【選択図】図2
Description
【0001】
【発明の属する技術分野】
本発明は、半導体集積回路装置の設計方法にかかり、特に半導体集積回路において、クロックラインにおける温度と電圧の変動による遅延時間のばらつきを抑制する方法に関する。
【0002】
【従来の技術】
近年、LSIの微細化、高集積化に伴い、信号配線の配線抵抗および配線容量による信号遅延低減の重要性が高まり、特にLSI全体にわたって内部動作の同期をとるクロック信号(以下、単にクロックと称す)の遅延時間に対して、クロックにおける温度と電圧の変動によるばらつき(クロックスキュー)を抑制することが重要な設計課題となっている。
【0003】
従来の半導体回路におけるばらつきを抑制するためのCTS手法として、内部回路の接続情報を元にクロック供給先セルをも含めて全てのセルを配置した後に、クロック系についてクロックツリーを生成して配置する方法が提案されている。
【0004】
この方法は、以下に示すとおりである。まず、図4に示すように、正方形状のLSIチップの内部回路領域110を等しい形状の直角二等辺三角形の三角形領域111に分割し、三角形領域111の長辺の中点にクロックツリーの最終段バッファ121を配置する。そしてLSIチップの内部回路領域110の角部にクロックツリーの第1段目中継バッファ122を配置し、これを基点として中心点からのマンハッタン距離が等しい図形をその辺長を2分の1となるように縮小しつつ繰り返し使用することにより、設計するものである。これにより、最終段バッファまでの配線が等長を保証して設置されることになる(特許文献1参照)。
【0005】
この例では、クロックの最終段バッファ1個が駆動するフリップフロップ回路などのクロック供給先セルの個数を略一定とし、LSIのクロック入力端子からそれぞれの最終段バッファまで中継バッファを枝状に分岐させつつ縦列に接続してクロックを伝播させるように構成している。
そして、入力段バッファと複数の第1段目の中継バッファを接続するそれぞれの配線長を等長に制御するとともに、第k段目の中継バッファと複数の第(k+1)段目の中継バッファを接続するそれぞれの配線長を等長に制御している。
また、中継バッファと複数の最終段バッファを接続するそれぞれの配線長を等長に制御するように構成される。
【0006】
【特許文献1】
特開2002−7500号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上記方法では、等段ステップによって、ソースポイントからリーフポイントまで最も多くバッファが挿入されるクロックに段数が一致するように、その他のクロックの段数をあわせてバッファを挿入するという方法がとられるため、挿入するバッファ数が多くなり、クロックにおける消費電力が大きくなり、品質低下の原因となってしまう。
また、配線長を等長に制御することで、配線の迂回経路を確保するための領域が必要になるため、チップサイズが増大するという問題がある。
【0008】
本発明は、前記実情に鑑みてなされたものであり、半導体回路におけるクロックの温度と電圧の変動によるばらつきを抑制するとともに、さらに挿入するバッファ数の削減による、消費電力の増大を抑制することを目的とする
また、配線の迂回経路を確保するために必要となる領域の削減により、チップサイズの増大を防ぐことを目的とする。
【0009】
【課題を解決するための手段】
本発明の半導体集積回路装置の設計方法は、ネット情報にもとづき、各回路要素を複数のクロック系統に分岐して接続し、クロックツリーを形成する半導体集積回路装置の設計方法において、クロックの供給源としてのソースからクロックの供給先である各リーフポイントまでの接続部を、物理的距離にもとづいてゲートで接続するゲート遅延と、配線で接続する配線遅延とに分け、前記ゲートと前記配線の遅延比率と遅延時間とを算出し、これらが、各クロック系統において一定となるようにしたことを特徴とする。
【0010】
本発明では、ゲートと配線では温度や電圧の変動に対してばらつき方が異なる点に着目し、種々の実験を重ねた結果、ゲートの遅延および配線の遅延は、回路の温度および電圧に以下のような影響を与えることを確認した。
すなわち、以下の4ケースにわけられる。
1. 温度が低く、電圧が高い場合: ゲート遅延が大きくなり、配線遅延も大きくなる。
2. 温度が高く、電圧が低い場合: ゲート遅延が小さくなり、配線遅延も小さくなる。
3. 温度が高く、電圧も高い場合: ゲート遅延が小さくなり、配線遅延が大きくなる。
4. 温度が低く、電圧も低い場合: ゲート遅延が大きくなり、配線遅延が小さくなる。
【0011】
このため、特に3,4の場合すなわち、温度も電圧も高い、あるいは温度も電圧も低い場合において、ゲートと配線の遅延傾向が逆であり、ゲートと配線の遅延比率がばらばらであるとばらつきが拡大されることがわかった。
【0012】
そこで、本発明では、ゲートの遅延値と配線の遅延値とを比率として求め、この遅延比率と、遅延時間とが各クロック系統で一定になるようにすることで、温度や電圧の変動に対してばらつきの少ない半導体集積回路装置を形成している。
【0013】
また本発明の方法は、ネット情報にもとづき、各回路要素を複数のクロック系統に分岐して接続し、クロックツリーを形成するに際し、クロックの供給源としてのソースからクロックの供給先である各リーフポイントまでの接続部を、物理的距離にもとづいてゲートで接続するゲート遅延と、配線で接続する配線遅延とに分け、クロックツリーを形成する初期クロックツリー形成(初期CTS)ステップと、前記各クロック系統における前記ソースから各リーフポイントまでのゲートと配線の遅延比率と、配線時間とを抽出する遅延抽出ステップと、前記遅延抽出ステップによって得られるクロック系統の中で最も配線の遅延時間が大きくなるリーフポイントまでを基準クロック系統とし、このゲートと配線の遅延比率と遅延時間とを抽出し、基準値として設定する基準設定ステップと、前記基準設定ステップで設定した前記リーフポイント以外のリーフポイントに対して、前記基準設定ステップで設定した基準と同程度となるように前記遅延抽出ステップで抽出したゲートと配線を再度分配する遅延分配ステップと、前記遅延分配ステップによって分配した遅延比率と遅延時間とを考慮して配線経路を決定する配線経路決定ステップとを具備したことを特徴とする。
【0014】
かかる構成によれば、ゲートの遅延値と配線の遅延値とを比率として求め、この遅延比率と、遅延時間とが各クロック系統で一定になるように、再分配することで、挿入するバッファ数の削減を実現でき、消費電力の増大を抑制しつつも、温度や電圧の変動に対してばらつきの少ない半導体集積回路装置を形成している。
【0015】
また、本発明の方法では、前記配線経路決定ステップは、前記遅延分配ステップによって分配したゲートの遅延時間に合わせて挿入するゲートの配置位置を決定するゲート配置ステップと、前記ゲート配置ステップによって決定されたゲート位置を考慮して、前記配線経路決定ステップによって得られた配線経路とから最終クロックツリーを形成する最終クロックツリー形成(最終CTS)ステップとを備えたことを特徴とする。
【0016】
かかる構成によれば、挿入するゲートの配置位置を遅延分配ステップによって分配したゲートの遅延時間に合わせて決定するようにしているため、さらに挿入するバッファ数を削減することができ、消費電力のさらなる増大を抑制することが可能となる。前記最終CTSステップが、前記遅延抽出ステップによって得られた前記遅延比率と遅延時間と、前記基準設定ステップによって設定した基準値との差を抽出する第1のサブステップと、前記第1のサブステップによって抽出したゲートと配線のそれぞれの遅延比率と遅延時間の組み合わせをテーブル化した表と照合し、適合する組み合わせを設定する第2のサブステップと、前記第2のサブステップで設定した組み合わせに従って挿入するゲートの配置位置を制御する第3のサブステップとを具備したことを特徴とする。
【0017】
かかる構成によれば、テーブル化された表の照合によってより効率よく挿入するゲートの配置位置を制御することができるため、設計に要する時間の低減を図ることが可能となる。
【0018】
また、本発明の方法では、前記第3のサブステップで配置制御した位置での配線の遅延時間がゲート間の単純接続で満たされるかどうかをテーブル化した表から、配線長にもとづいて検討する第4のサブステップと、前記第4のサブステップで満たされた場合は単純接続を実施するとともに、前記第4のサブステップで満たされない場合は配線迂回経路を設定する第5のサブステップとを含むことを特徴とする。
【0019】
かかる構成によれば、効率よく短時間で設計を行うことができる。
【0020】
また、本発明の方法では、前記最終CTSステップで得られたゲートおよび配線経路に対し、寄生回路を含めて各クロック系統における再度遅延比率および遅延時間を抽出する再抽出ステップを具備し、前記寄生抽出を実施した情報にもとづいてゲートと配線の遅延時間と遅延比率を計算し、前記計算の結果から前記基準設定ステップによって設定した基準値に近づくように、前記基準クロック系統以外のクロック系統のゲートの駆動能力を変更するゲートリサイズ処理ステップと、ゲートの挿入・削除によってゲート遅延の比率を変更するゲート変更ステップと、前記ゲートリサイズ処理ステップおよびゲート変更ステップで変更されたゲートと配線の遅延時間と遅延比率とに基づいて、配線経路の変更を決定する変更ステップとを含むことを特徴とする。
【0021】
かかる構成によれば、寄生回路を考慮して再設計を行うようにしているため、より高精度のCTSを実現することができる。
【0022】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
(第1の発明の実施の形態)
図1は、本発明の第1の実施の形態のCTS手法を説明するための模式図であり、ゲートと配線の遅延比率を一定としたCTS手法結果の一例を示す図である。図2は本発明のゲートと配線の遅延比率を一定としたCTS手法の概略を示すフロー図である。ここではソースポイントからリーフポイントである4つのフリップフロップFF7、FF14、FF19、FF24までのクロック系統の回路設計を行うものとする。
【0023】
このゲートと配線の遅延比率を一定としたCTS手法を用いたシステムのフローは、図2に示すように、あらかじめ段数と配線経路を考慮しない通常のCTSを実施する初期CTSステップ30と、初期CTSステップ30で得られる各クロック系統のゲートと配線の遅延比率と遅延時間を抽出する遅延抽出ステップ31と、前記遅延抽出ステップによって得られるクロックツリー構成の中で最も配線の遅延時間が大きくなる箇所のゲートと配線の遅延比率と遅延時間を基準として設定する基準設定ステップ32と、基準設定ステップ32で設定したリーフポイント以外のリーフポイントに対して、基準設定ステップ32で設定した基準にあわせるために遅延抽出ステップ31で抽出したゲートと配線の遅延時間を分配する遅延分配ステップ33と、遅延分配ステップ33で分配したゲートの遅延時間に合わせて挿入するゲートの配置位置を制御する位置調整ステップ34と、位置調整ステップ34で配置したゲートと遅延分配ステップ33で分配した配線の遅延時間に合わせて配線経路を制御する配線経路調整ステップ35と、位置調整ステップ34の配置位置と配線経路調整ステップ35の配線経路からCTSを実施する最終CTSステップ36とから構成される。
【0024】
まず、ゲートと配線の遅延比率を一定としたCTS手法の結果例である図1を参照して、本発明により得られるゲートと配線の遅延比率を一定としたCTS手法の結果について詳細に説明する。図1は、一箇所のソースポイントから4箇所のリーフポイントまでのツリー生成の例である。この半導体集積回路装置は1箇所のソースポイントから4箇所のリーフポイントまでのツリー生成のみで形成されているものとする。
【0025】
まず、ネット情報に基づき、ソースポイントとなるソースポイント1からリーフポイントとなるFF7、FF14、FF19、FF24までのクロックツリーを生成する。ここでは順次第1乃至第4のクロックツリーCT1、CT2、CT3、CT4とする。
【0026】
次に、生成したクロックツリーCT1、CT2、CT3、CT4に関して、各クロック系統それぞれにおけるゲートと配線の遅延時間を算出し、ゲートの遅延時間を配線の遅延時間で除算し、その数値を遅延比率として設定する。
【0027】
さらに、算出した遅延時間の結果からクロックツリー構成の中で最も配線の遅延時間が大きい箇所としてFF24のゲートと配線の遅延時間と比率を基準値として設定する。
【0028】
次に、FF24以外のリーフポイントとなるFF7、FF14、FF19の遅延時間を基準値に合わせるために、ゲートと配線の遅延時間を分配する。第1のクロック系統CT1であるソースポイント1からFF7への経路は、ソース1からの距離が近いので、配線遅延の時間が少ないため、ゲート遅延が増大する。そのゲート遅延を分配した数値にあわせるために、バッファの削除とバッファの駆動能力の低下を実施することで、バッファ3とバッファ5を生成する。
【0029】
次に、生成したバッファ3とバッファ5の配置位置を決定する。図1では、ネット2、ネット4、ネット6での配線遅延のトータル遅延時間が分配した値になるように配置位置を制御する。
【0030】
その制御方法は、バッファが駆動する能力に対して、接続されているネットの配線長から配線の遅延時間を見積もる表を元に、SAアルゴリズムで最も良い解に配置する。ここでSAアルゴリズムとは、確率的アルゴリズムの一種であり、疑似乱数を用いて、繰返し解を改善するものをいう。ここでは、セル位置をランダムに変更しながら、配置シミュレーションを繰返し実行し改善する。
【0031】
次に、配置したバッファ位置に基づき、接続処理を実施する。接続した配線の遅延時間が分配時に設定した数値に満たないネット4は、駆動するバッファ能力に対して、接続されているネットの配線長を表から導き、迂回経路の距離を決定する。
【0032】
最後に、バッファの配置位置とネットの配線経路に従ってCTSを実施する。
【0033】
このように、本実施の形態のゲートと配線の遅延比率を一定としたCTS手法によれば、半導体回路におけるクロックの温度と電圧の変動によるばらつきを抑制し、さらに挿入するバッファ数の削減により、消費電力が大きくなってしまうことの抑制を実現することと、配線の迂回経路を確保するために必要となる領域の削減により、面積ダメージの低減を実現することができる。
【0034】
(第2の発明の実施の形態)
図3は、本発明の第2の実施の形態のCTS手法を説明するための模式図であり、最終CTSステップで得られた、レイアウト結果から再度リサイズ処理あるいはゲートの挿入あるいは削除処理を行い、再度配線経路を決定するようにしたものである。
【0035】
すなわち、最終CTSステップで得られた、レイアウト結果から、配線遅延の計算処理を行うようにしたゲートおよび配線経路に対し、寄生回路を含めて各クロック系統における再度遅延比率および遅延時間を抽出する再度の寄生抽出処理ステップ37と、前記寄生抽出を実施した情報にもとづいてゲートと配線の遅延時間と遅延比率を計算する計算処理ステップ38と、前記計算の結果から前記基準設定ステップによって設定した基準値に近づくように、前記基準クロック系統以外のクロック系統のゲートの駆動能力を変更するゲートリサイズ処理ステップ39と、ゲートの挿入・削除によってゲート遅延の比率を変更するゲート変更ステップ40と、前記ゲートリサイズ処理ステップおよびゲート変更ステップで変更されたゲートと配線の遅延時間と遅延比率とに基づいて、配線遅延の計算処理を行う処理ステップ41と、配線経路の変更を決定する変更ステップ42とを含むことを特徴とする。
【0036】
まず、図2に示した第1の実施の形態の方法で得られた最終CTS結果に基づいてレイアウトを行い、このレイアウト結果から寄生抽出処理を行う(ステップ37)。
【0037】
そしてステップ37で得られた寄生抽出情報に基づいて遅延時間と遅延比率を計算する(ステップ38)。
【0038】
この後、ゲートの駆動能力を変更するようにリサイズ処理を行う(ステップ39)。
【0039】
あるいはゲートの挿入あるいは削除を行う(ステップ40)。
このようにして変更したゲートの遅延時間に対応した配線遅延の研鑚処理を行う(ステップ41)。
【0040】
さらに計算した配線遅延に相当する配線経路の決定処理を行う(ステップ42)
【0041】
このように、本実施の形態ではレイアウト後の寄生抵抗あるいは寄生容量を考慮して再度リサイズあるいはゲートの挿入・削除を行うようにしているため、より高精度に、温度あるいは電圧の変動による遅延時間のばらつきが抑制される。
【0042】
【発明の効果】
以上説明したように、本発明によれば、遅延時間のみならずゲートと配線の遅延比率を考慮し、これらが各クロック系統において等しくなるように回路設計をおこなっているため、半導体回路におけるクロックの温度と電圧の変動によるばらつきを抑制することができる。
【0043】
また、さらに挿入するバッファ数を削減することができるため、消費電力の増大を抑制することができる。
【0044】
さらにまた、配線の迂回経路を確保するために必要となる領域を削減することができるため、チップ面積の低減を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1実施の形態に係るゲートと配線の遅延比率を一定としたCTS手法の一例を示す図である。
【図2】本発明の第1の実施の形態に係るゲートと配線の遅延比率を一定としたCTS手法を実施するためのフローチャート図である。
【図3】本発明の第2の実施の形態に係るCTS手法の工程説明図である。
【図4】従来例のCTS手法を示す図である。
【符号の説明】
1 ソースポイント
2,4,6,9,11,13,16,18,21,23 クロックネット
3,5,8,10,12,15,17,20,22 クロックバッファ
7,14,19,24 フリップフロップ
【発明の属する技術分野】
本発明は、半導体集積回路装置の設計方法にかかり、特に半導体集積回路において、クロックラインにおける温度と電圧の変動による遅延時間のばらつきを抑制する方法に関する。
【0002】
【従来の技術】
近年、LSIの微細化、高集積化に伴い、信号配線の配線抵抗および配線容量による信号遅延低減の重要性が高まり、特にLSI全体にわたって内部動作の同期をとるクロック信号(以下、単にクロックと称す)の遅延時間に対して、クロックにおける温度と電圧の変動によるばらつき(クロックスキュー)を抑制することが重要な設計課題となっている。
【0003】
従来の半導体回路におけるばらつきを抑制するためのCTS手法として、内部回路の接続情報を元にクロック供給先セルをも含めて全てのセルを配置した後に、クロック系についてクロックツリーを生成して配置する方法が提案されている。
【0004】
この方法は、以下に示すとおりである。まず、図4に示すように、正方形状のLSIチップの内部回路領域110を等しい形状の直角二等辺三角形の三角形領域111に分割し、三角形領域111の長辺の中点にクロックツリーの最終段バッファ121を配置する。そしてLSIチップの内部回路領域110の角部にクロックツリーの第1段目中継バッファ122を配置し、これを基点として中心点からのマンハッタン距離が等しい図形をその辺長を2分の1となるように縮小しつつ繰り返し使用することにより、設計するものである。これにより、最終段バッファまでの配線が等長を保証して設置されることになる(特許文献1参照)。
【0005】
この例では、クロックの最終段バッファ1個が駆動するフリップフロップ回路などのクロック供給先セルの個数を略一定とし、LSIのクロック入力端子からそれぞれの最終段バッファまで中継バッファを枝状に分岐させつつ縦列に接続してクロックを伝播させるように構成している。
そして、入力段バッファと複数の第1段目の中継バッファを接続するそれぞれの配線長を等長に制御するとともに、第k段目の中継バッファと複数の第(k+1)段目の中継バッファを接続するそれぞれの配線長を等長に制御している。
また、中継バッファと複数の最終段バッファを接続するそれぞれの配線長を等長に制御するように構成される。
【0006】
【特許文献1】
特開2002−7500号公報
【0007】
【発明が解決しようとする課題】
しかしながら、上記方法では、等段ステップによって、ソースポイントからリーフポイントまで最も多くバッファが挿入されるクロックに段数が一致するように、その他のクロックの段数をあわせてバッファを挿入するという方法がとられるため、挿入するバッファ数が多くなり、クロックにおける消費電力が大きくなり、品質低下の原因となってしまう。
また、配線長を等長に制御することで、配線の迂回経路を確保するための領域が必要になるため、チップサイズが増大するという問題がある。
【0008】
本発明は、前記実情に鑑みてなされたものであり、半導体回路におけるクロックの温度と電圧の変動によるばらつきを抑制するとともに、さらに挿入するバッファ数の削減による、消費電力の増大を抑制することを目的とする
また、配線の迂回経路を確保するために必要となる領域の削減により、チップサイズの増大を防ぐことを目的とする。
【0009】
【課題を解決するための手段】
本発明の半導体集積回路装置の設計方法は、ネット情報にもとづき、各回路要素を複数のクロック系統に分岐して接続し、クロックツリーを形成する半導体集積回路装置の設計方法において、クロックの供給源としてのソースからクロックの供給先である各リーフポイントまでの接続部を、物理的距離にもとづいてゲートで接続するゲート遅延と、配線で接続する配線遅延とに分け、前記ゲートと前記配線の遅延比率と遅延時間とを算出し、これらが、各クロック系統において一定となるようにしたことを特徴とする。
【0010】
本発明では、ゲートと配線では温度や電圧の変動に対してばらつき方が異なる点に着目し、種々の実験を重ねた結果、ゲートの遅延および配線の遅延は、回路の温度および電圧に以下のような影響を与えることを確認した。
すなわち、以下の4ケースにわけられる。
1. 温度が低く、電圧が高い場合: ゲート遅延が大きくなり、配線遅延も大きくなる。
2. 温度が高く、電圧が低い場合: ゲート遅延が小さくなり、配線遅延も小さくなる。
3. 温度が高く、電圧も高い場合: ゲート遅延が小さくなり、配線遅延が大きくなる。
4. 温度が低く、電圧も低い場合: ゲート遅延が大きくなり、配線遅延が小さくなる。
【0011】
このため、特に3,4の場合すなわち、温度も電圧も高い、あるいは温度も電圧も低い場合において、ゲートと配線の遅延傾向が逆であり、ゲートと配線の遅延比率がばらばらであるとばらつきが拡大されることがわかった。
【0012】
そこで、本発明では、ゲートの遅延値と配線の遅延値とを比率として求め、この遅延比率と、遅延時間とが各クロック系統で一定になるようにすることで、温度や電圧の変動に対してばらつきの少ない半導体集積回路装置を形成している。
【0013】
また本発明の方法は、ネット情報にもとづき、各回路要素を複数のクロック系統に分岐して接続し、クロックツリーを形成するに際し、クロックの供給源としてのソースからクロックの供給先である各リーフポイントまでの接続部を、物理的距離にもとづいてゲートで接続するゲート遅延と、配線で接続する配線遅延とに分け、クロックツリーを形成する初期クロックツリー形成(初期CTS)ステップと、前記各クロック系統における前記ソースから各リーフポイントまでのゲートと配線の遅延比率と、配線時間とを抽出する遅延抽出ステップと、前記遅延抽出ステップによって得られるクロック系統の中で最も配線の遅延時間が大きくなるリーフポイントまでを基準クロック系統とし、このゲートと配線の遅延比率と遅延時間とを抽出し、基準値として設定する基準設定ステップと、前記基準設定ステップで設定した前記リーフポイント以外のリーフポイントに対して、前記基準設定ステップで設定した基準と同程度となるように前記遅延抽出ステップで抽出したゲートと配線を再度分配する遅延分配ステップと、前記遅延分配ステップによって分配した遅延比率と遅延時間とを考慮して配線経路を決定する配線経路決定ステップとを具備したことを特徴とする。
【0014】
かかる構成によれば、ゲートの遅延値と配線の遅延値とを比率として求め、この遅延比率と、遅延時間とが各クロック系統で一定になるように、再分配することで、挿入するバッファ数の削減を実現でき、消費電力の増大を抑制しつつも、温度や電圧の変動に対してばらつきの少ない半導体集積回路装置を形成している。
【0015】
また、本発明の方法では、前記配線経路決定ステップは、前記遅延分配ステップによって分配したゲートの遅延時間に合わせて挿入するゲートの配置位置を決定するゲート配置ステップと、前記ゲート配置ステップによって決定されたゲート位置を考慮して、前記配線経路決定ステップによって得られた配線経路とから最終クロックツリーを形成する最終クロックツリー形成(最終CTS)ステップとを備えたことを特徴とする。
【0016】
かかる構成によれば、挿入するゲートの配置位置を遅延分配ステップによって分配したゲートの遅延時間に合わせて決定するようにしているため、さらに挿入するバッファ数を削減することができ、消費電力のさらなる増大を抑制することが可能となる。前記最終CTSステップが、前記遅延抽出ステップによって得られた前記遅延比率と遅延時間と、前記基準設定ステップによって設定した基準値との差を抽出する第1のサブステップと、前記第1のサブステップによって抽出したゲートと配線のそれぞれの遅延比率と遅延時間の組み合わせをテーブル化した表と照合し、適合する組み合わせを設定する第2のサブステップと、前記第2のサブステップで設定した組み合わせに従って挿入するゲートの配置位置を制御する第3のサブステップとを具備したことを特徴とする。
【0017】
かかる構成によれば、テーブル化された表の照合によってより効率よく挿入するゲートの配置位置を制御することができるため、設計に要する時間の低減を図ることが可能となる。
【0018】
また、本発明の方法では、前記第3のサブステップで配置制御した位置での配線の遅延時間がゲート間の単純接続で満たされるかどうかをテーブル化した表から、配線長にもとづいて検討する第4のサブステップと、前記第4のサブステップで満たされた場合は単純接続を実施するとともに、前記第4のサブステップで満たされない場合は配線迂回経路を設定する第5のサブステップとを含むことを特徴とする。
【0019】
かかる構成によれば、効率よく短時間で設計を行うことができる。
【0020】
また、本発明の方法では、前記最終CTSステップで得られたゲートおよび配線経路に対し、寄生回路を含めて各クロック系統における再度遅延比率および遅延時間を抽出する再抽出ステップを具備し、前記寄生抽出を実施した情報にもとづいてゲートと配線の遅延時間と遅延比率を計算し、前記計算の結果から前記基準設定ステップによって設定した基準値に近づくように、前記基準クロック系統以外のクロック系統のゲートの駆動能力を変更するゲートリサイズ処理ステップと、ゲートの挿入・削除によってゲート遅延の比率を変更するゲート変更ステップと、前記ゲートリサイズ処理ステップおよびゲート変更ステップで変更されたゲートと配線の遅延時間と遅延比率とに基づいて、配線経路の変更を決定する変更ステップとを含むことを特徴とする。
【0021】
かかる構成によれば、寄生回路を考慮して再設計を行うようにしているため、より高精度のCTSを実現することができる。
【0022】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
(第1の発明の実施の形態)
図1は、本発明の第1の実施の形態のCTS手法を説明するための模式図であり、ゲートと配線の遅延比率を一定としたCTS手法結果の一例を示す図である。図2は本発明のゲートと配線の遅延比率を一定としたCTS手法の概略を示すフロー図である。ここではソースポイントからリーフポイントである4つのフリップフロップFF7、FF14、FF19、FF24までのクロック系統の回路設計を行うものとする。
【0023】
このゲートと配線の遅延比率を一定としたCTS手法を用いたシステムのフローは、図2に示すように、あらかじめ段数と配線経路を考慮しない通常のCTSを実施する初期CTSステップ30と、初期CTSステップ30で得られる各クロック系統のゲートと配線の遅延比率と遅延時間を抽出する遅延抽出ステップ31と、前記遅延抽出ステップによって得られるクロックツリー構成の中で最も配線の遅延時間が大きくなる箇所のゲートと配線の遅延比率と遅延時間を基準として設定する基準設定ステップ32と、基準設定ステップ32で設定したリーフポイント以外のリーフポイントに対して、基準設定ステップ32で設定した基準にあわせるために遅延抽出ステップ31で抽出したゲートと配線の遅延時間を分配する遅延分配ステップ33と、遅延分配ステップ33で分配したゲートの遅延時間に合わせて挿入するゲートの配置位置を制御する位置調整ステップ34と、位置調整ステップ34で配置したゲートと遅延分配ステップ33で分配した配線の遅延時間に合わせて配線経路を制御する配線経路調整ステップ35と、位置調整ステップ34の配置位置と配線経路調整ステップ35の配線経路からCTSを実施する最終CTSステップ36とから構成される。
【0024】
まず、ゲートと配線の遅延比率を一定としたCTS手法の結果例である図1を参照して、本発明により得られるゲートと配線の遅延比率を一定としたCTS手法の結果について詳細に説明する。図1は、一箇所のソースポイントから4箇所のリーフポイントまでのツリー生成の例である。この半導体集積回路装置は1箇所のソースポイントから4箇所のリーフポイントまでのツリー生成のみで形成されているものとする。
【0025】
まず、ネット情報に基づき、ソースポイントとなるソースポイント1からリーフポイントとなるFF7、FF14、FF19、FF24までのクロックツリーを生成する。ここでは順次第1乃至第4のクロックツリーCT1、CT2、CT3、CT4とする。
【0026】
次に、生成したクロックツリーCT1、CT2、CT3、CT4に関して、各クロック系統それぞれにおけるゲートと配線の遅延時間を算出し、ゲートの遅延時間を配線の遅延時間で除算し、その数値を遅延比率として設定する。
【0027】
さらに、算出した遅延時間の結果からクロックツリー構成の中で最も配線の遅延時間が大きい箇所としてFF24のゲートと配線の遅延時間と比率を基準値として設定する。
【0028】
次に、FF24以外のリーフポイントとなるFF7、FF14、FF19の遅延時間を基準値に合わせるために、ゲートと配線の遅延時間を分配する。第1のクロック系統CT1であるソースポイント1からFF7への経路は、ソース1からの距離が近いので、配線遅延の時間が少ないため、ゲート遅延が増大する。そのゲート遅延を分配した数値にあわせるために、バッファの削除とバッファの駆動能力の低下を実施することで、バッファ3とバッファ5を生成する。
【0029】
次に、生成したバッファ3とバッファ5の配置位置を決定する。図1では、ネット2、ネット4、ネット6での配線遅延のトータル遅延時間が分配した値になるように配置位置を制御する。
【0030】
その制御方法は、バッファが駆動する能力に対して、接続されているネットの配線長から配線の遅延時間を見積もる表を元に、SAアルゴリズムで最も良い解に配置する。ここでSAアルゴリズムとは、確率的アルゴリズムの一種であり、疑似乱数を用いて、繰返し解を改善するものをいう。ここでは、セル位置をランダムに変更しながら、配置シミュレーションを繰返し実行し改善する。
【0031】
次に、配置したバッファ位置に基づき、接続処理を実施する。接続した配線の遅延時間が分配時に設定した数値に満たないネット4は、駆動するバッファ能力に対して、接続されているネットの配線長を表から導き、迂回経路の距離を決定する。
【0032】
最後に、バッファの配置位置とネットの配線経路に従ってCTSを実施する。
【0033】
このように、本実施の形態のゲートと配線の遅延比率を一定としたCTS手法によれば、半導体回路におけるクロックの温度と電圧の変動によるばらつきを抑制し、さらに挿入するバッファ数の削減により、消費電力が大きくなってしまうことの抑制を実現することと、配線の迂回経路を確保するために必要となる領域の削減により、面積ダメージの低減を実現することができる。
【0034】
(第2の発明の実施の形態)
図3は、本発明の第2の実施の形態のCTS手法を説明するための模式図であり、最終CTSステップで得られた、レイアウト結果から再度リサイズ処理あるいはゲートの挿入あるいは削除処理を行い、再度配線経路を決定するようにしたものである。
【0035】
すなわち、最終CTSステップで得られた、レイアウト結果から、配線遅延の計算処理を行うようにしたゲートおよび配線経路に対し、寄生回路を含めて各クロック系統における再度遅延比率および遅延時間を抽出する再度の寄生抽出処理ステップ37と、前記寄生抽出を実施した情報にもとづいてゲートと配線の遅延時間と遅延比率を計算する計算処理ステップ38と、前記計算の結果から前記基準設定ステップによって設定した基準値に近づくように、前記基準クロック系統以外のクロック系統のゲートの駆動能力を変更するゲートリサイズ処理ステップ39と、ゲートの挿入・削除によってゲート遅延の比率を変更するゲート変更ステップ40と、前記ゲートリサイズ処理ステップおよびゲート変更ステップで変更されたゲートと配線の遅延時間と遅延比率とに基づいて、配線遅延の計算処理を行う処理ステップ41と、配線経路の変更を決定する変更ステップ42とを含むことを特徴とする。
【0036】
まず、図2に示した第1の実施の形態の方法で得られた最終CTS結果に基づいてレイアウトを行い、このレイアウト結果から寄生抽出処理を行う(ステップ37)。
【0037】
そしてステップ37で得られた寄生抽出情報に基づいて遅延時間と遅延比率を計算する(ステップ38)。
【0038】
この後、ゲートの駆動能力を変更するようにリサイズ処理を行う(ステップ39)。
【0039】
あるいはゲートの挿入あるいは削除を行う(ステップ40)。
このようにして変更したゲートの遅延時間に対応した配線遅延の研鑚処理を行う(ステップ41)。
【0040】
さらに計算した配線遅延に相当する配線経路の決定処理を行う(ステップ42)
【0041】
このように、本実施の形態ではレイアウト後の寄生抵抗あるいは寄生容量を考慮して再度リサイズあるいはゲートの挿入・削除を行うようにしているため、より高精度に、温度あるいは電圧の変動による遅延時間のばらつきが抑制される。
【0042】
【発明の効果】
以上説明したように、本発明によれば、遅延時間のみならずゲートと配線の遅延比率を考慮し、これらが各クロック系統において等しくなるように回路設計をおこなっているため、半導体回路におけるクロックの温度と電圧の変動によるばらつきを抑制することができる。
【0043】
また、さらに挿入するバッファ数を削減することができるため、消費電力の増大を抑制することができる。
【0044】
さらにまた、配線の迂回経路を確保するために必要となる領域を削減することができるため、チップ面積の低減を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1実施の形態に係るゲートと配線の遅延比率を一定としたCTS手法の一例を示す図である。
【図2】本発明の第1の実施の形態に係るゲートと配線の遅延比率を一定としたCTS手法を実施するためのフローチャート図である。
【図3】本発明の第2の実施の形態に係るCTS手法の工程説明図である。
【図4】従来例のCTS手法を示す図である。
【符号の説明】
1 ソースポイント
2,4,6,9,11,13,16,18,21,23 クロックネット
3,5,8,10,12,15,17,20,22 クロックバッファ
7,14,19,24 フリップフロップ
Claims (6)
- ネット情報にもとづき、各回路要素を複数のクロック系統に分岐して接続し、クロックツリーを形成する半導体集積回路装置の設計方法において、
クロックの供給源としてのソースからクロックの供給先である各リーフポイントまでの接続部を、物理的距離にもとづいてゲートで接続するゲート遅延と、配線で接続する配線遅延とに分け、前記ゲートと前記配線の遅延比率と遅延時間とを算出し、これらが、各クロック系統において一定となるようにしたことを特徴とする半導体集積回路装置の設計方法。 - ネット情報にもとづき、各回路要素を複数のクロック系統に分岐して接続し、クロックツリーを形成する前記半導体集積回路装置の設計方法が、
クロックの供給源としてのソースからクロックの供給先である各リーフポイントまでの接続部を、物理的距離にもとづいてゲートで接続するゲート遅延と、配線で接続する配線遅延とに分け、クロックツリーを形成する初期クロックツリー形成(初期CTS)ステップと、
前記各クロック系統における前記ソースから各リーフポイントまでのゲートと配線の遅延比率と、配線時間とを抽出する遅延抽出ステップと、
前記遅延抽出ステップによって得られるクロック系統の中で最も配線の遅延時間が大きくなるリーフポイントまでを基準クロック系統とし、このゲートと配線の遅延比率と遅延時間とを抽出し、基準値として設定する基準設定ステップと、
前記基準設定ステップで設定した前記リーフポイント以外のリーフポイントに対して、前記基準設定ステップで設定した基準と同程度となるように前記遅延抽出ステップで抽出したゲートと配線を再度分配する遅延分配ステップと、
前記遅延分配ステップによって分配した遅延比率と遅延時間とを考慮して配線経路を決定する配線経路決定ステップとを具備したことを特徴とする請求項1に記載の半導体集積回路装置の設計方法。 - 前記配線経路決定ステップは、
前記遅延分配ステップによって分配したゲートの遅延時間に合わせて挿入するゲートの配置位置を決定するゲート配置ステップと、
前記ゲート配置ステップによって決定されたゲート位置と、前記配線経路決定ステップによって得られた配線経路とから最終クロックツリーを形成する最終クロックツリー形成(最終CTS)ステップとを備えたことを特徴とする請求項2に記載の半導体集積回路装置の設計方法。 - 前記最終CTSステップが、前記遅延抽出ステップによって得られた前記遅延比率と遅延時間と、前記基準設定ステップによって設定した基準値との差を抽出する第1のサブステップと、
前記第1のサブステップによって抽出したゲートと配線のそれぞれの遅延比率と遅延時間の組み合わせをテーブル化した表と照合し、適合する組み合わせを設定する第2のサブステップと、
前記第2のサブステップで設定した組み合わせに従って挿入するゲートの配置位置を制御する第3のサブステップとを具備したことを特徴とする請求項3に記載の半導体集積回路装置の設計方法。 - 前記第3のサブステップで配置制御した位置での配線の遅延時間がゲート間の単純接続で満たされるかどうかをテーブル化した表から、配線長にもとづいて検討する第4のサブステップと、
前記第4のサブステップで満たされた場合は単純接続を実施するとともに、前記第4のサブステップで満たされない場合は配線迂回経路を設定する第5のサブステップとを含むことを特徴とする請求項4に記載の半導体集積回路装置の設計方法。 - 前記最終CTSステップで得られたゲートおよび配線経路に対し、寄生回路を含めて各クロック系統における再度遅延比率および遅延時間を抽出する再抽出ステップを具備し、
前記寄生抽出を実施した情報にもとづいてゲートと配線の遅延時間と遅延比率を計算し、前記計算の結果から前記基準設定ステップによって設定した基準値に近づくように、前記基準クロック系統以外のクロック系統のゲートの駆動能力を変更するゲートリサイズ処理ステップと、ゲートの挿入・削除によってゲート遅延の比率を変更するゲート変更ステップと、
前記ゲートリサイズ処理ステップおよびゲート変更ステップで変更されたゲートと配線の遅延時間と遅延比率とに基づいて、配線経路の変更を決定する変更ステップとを含むことを特徴とする請求項3に記載の半導体集積回路装置の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003030979A JP2004241699A (ja) | 2003-02-07 | 2003-02-07 | 半導体集積回路装置の設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003030979A JP2004241699A (ja) | 2003-02-07 | 2003-02-07 | 半導体集積回路装置の設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004241699A true JP2004241699A (ja) | 2004-08-26 |
Family
ID=32957713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003030979A Pending JP2004241699A (ja) | 2003-02-07 | 2003-02-07 | 半導体集積回路装置の設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004241699A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006197569A (ja) * | 2004-12-13 | 2006-07-27 | Samsung Electronics Co Ltd | ポイント拡散クロックの分配ネットワーク及びクロックの分配方法 |
JP2007027841A (ja) * | 2005-07-12 | 2007-02-01 | Nec Electronics Corp | 半導体集積回路の設計装置と方法並びにプログラム |
US7809971B2 (en) | 2006-06-12 | 2010-10-05 | Nec Electronics Corporation | Clock distribution circuit, semiconductor integrated circuit and method of designing clock distribution circuit |
-
2003
- 2003-02-07 JP JP2003030979A patent/JP2004241699A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006197569A (ja) * | 2004-12-13 | 2006-07-27 | Samsung Electronics Co Ltd | ポイント拡散クロックの分配ネットワーク及びクロックの分配方法 |
JP2007027841A (ja) * | 2005-07-12 | 2007-02-01 | Nec Electronics Corp | 半導体集積回路の設計装置と方法並びにプログラム |
US7809971B2 (en) | 2006-06-12 | 2010-10-05 | Nec Electronics Corporation | Clock distribution circuit, semiconductor integrated circuit and method of designing clock distribution circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lu et al. | Flip-flop and repeater insertion for early interconnect planning | |
US7689964B2 (en) | System and method for routing connections | |
CN113792520A (zh) | 布局布线方法、装置、同步电路以及集成电路芯片 | |
JP2002312411A (ja) | 論理合成装置および論理合成方法 | |
JP3178371B2 (ja) | 半導体集積回路の設計方法 | |
US8099701B2 (en) | Efficient chip routing method and apparatus for integrated circuit blocks with multiple connections | |
JP2004241699A (ja) | 半導体集積回路装置の設計方法 | |
US20040237060A1 (en) | Integrated circuit device, clock layout system, clock layout method, and clock layout program | |
JP3469006B2 (ja) | 半導体集積回路及びその設計方法 | |
US7418675B2 (en) | System and method for reducing the power consumption of clock systems | |
US20080079468A1 (en) | Layout method for semiconductor integrated circuit | |
JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
JP3217022B2 (ja) | クロックツリー合成方法 | |
JP2001267429A (ja) | レイアウト設計装置およびレイアウト設計方法 | |
US7519926B2 (en) | Semiconductor device and method for designing the same | |
JP2006319162A (ja) | クロックツリー作成方法およびクロックツリー作成プログラム | |
JPH0877227A (ja) | スタンダードセル方式のレイアウト手法 | |
JP2000172367A (ja) | クロック信号分配方法及びクロック分配回路 | |
Dong et al. | New metal fill considerations for nanometer technologies | |
JP2000294737A (ja) | 半導体集積回路およびその製造方法 | |
JP2804702B2 (ja) | クロックラインの最適化設計方法 | |
JP2692608B2 (ja) | 集積回路配置装置および方法 | |
JP2908447B1 (ja) | 半導体集積回路のレイアウト方法 | |
JP2011154537A (ja) | レイアウト装置及びレイアウト方法 | |
JPH10335467A (ja) | 半導体集積回路のセル配置方法 |