JPS61158161A - 配線処理方式 - Google Patents

配線処理方式

Info

Publication number
JPS61158161A
JPS61158161A JP59278946A JP27894684A JPS61158161A JP S61158161 A JPS61158161 A JP S61158161A JP 59278946 A JP59278946 A JP 59278946A JP 27894684 A JP27894684 A JP 27894684A JP S61158161 A JPS61158161 A JP S61158161A
Authority
JP
Japan
Prior art keywords
data
wiring
area
area compensation
unwired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59278946A
Other languages
English (en)
Inventor
Minoru Nomura
稔 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59278946A priority Critical patent/JPS61158161A/ja
Publication of JPS61158161A publication Critical patent/JPS61158161A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＬＳＩにおける配線処理方式に関する。
（従来の技術） 高速論理回路を実現するためには、電気的特性を考慮し
た配線が必要である。例えば、ｌ５ＩＫＴｈいてり四ツ
ク系回路のクロックースキュウを小さくおさえるため等
容量配線が必要である。これは回路配線データの線幅の
拡大により容量値を予め定めた制限値に調整することに
よシ解決できる。
この方式は、電気的特性上の要件を満すようＫ、回路配
線データの面積を補償するという考えに基いている。
従来、これら回路の面積補償は、人手に委ねられていた
。その九めに、配線データの出図結果を元に、配線デー
タの加工を行うことになシ、多大の作成工数と検証工数
を必要としていた。
（発明が解決しようとする問題点） ところで、今後、高速論理回路の実現は、ますます必要
になシ、本方式での処置の重要性が増すことＫなる。こ
のとき、この多大の工数は、その目的達成上で大きな障
害になることは明らかである。
杢褪明９目的は、従゛来人手によっていた回路配線デー
タの面積補償の作業を自動化し、工数の削減、信頼度の
向上を計ることができる配線処理方式を提供するととだ
ある。
（問題を解決するための手段） 前記目的を達成するために本発ＩＩＡＫよる配線処理方
式は回路配線データと基板データと回路の面積補償デー
タを記憶する記憶手段と、回路配線データに隣接する未
配線領域を探索する未配線領域探索手段と、前記未配線
領域内で回路配線データの線幅を前記面積補償データに
応じて拡大する線幅拡大手段と、前記記憶手段の中から
面積補償が必要な配線データを捜し出し念後、前記未配
線領域探索手段に制御を移して、その未配線領域を発見
させ、その後、前記線幅拡大手段に制御を移し、未配線
領域内での線幅を拡大させる制御を行う制御手段とから
構成されている。
（作　用） 前記構成によれば、回路配線における工数の削減と信頼
性を向上させることができ、本発明の目的は完全に達成
される。
（実　雄側） 次に本発明の実施例について図面を参照して詳細に説明
する。
第１図は、本発明による配線処理方式の一実施例であり
、データ記憶手段１、未配線領域探索手段２、線幅拡大
手段３および制御手段４から構成されている。
第２図はＬ８Ｉ基板の平面図の１部であり、回路２ａ　
、２ｂの間には、回路配線データ２ｃが設置されている
。
ＬＳＩ基板２０には、禁止領域ｚｄ、２ｅ（斜線部）が
設けられてかり、その領域内には回路配線データの侵入
は禁止される。
データ記憶手段１は、メモリ素子または磁気ファイルに
よシ構成され、回路配線データ２ｃ。
Ｌ８１基板データ２０、回路の配線データの面積補償デ
ータが格納されている。
制御手段４は、データ記憶手段ｌ内で面積補償が必要な
配線データ２Ｃを捜し、未配線領域探索手段２に制御を
移す。未配線領域探索手段２は、配線データ２Ｃ上を探
索し、配線２ｃに隣接する未配線領域を、基板データ２
０、他の回路の配線データを参照して発見する。
未配線領域が発見されたところで制御手順４は、線幅拡
大手段３に制御を移す。
線幅拡大手段３では、発見された未配線領域内で線幅を
拡大し、面積補償を行う。線幅の拡大は、基板上の禁止
２ｄ　、２ｅや、他の回路の配線に接触しない様に行う
、、また、線幅の拡大結果は、配線データの線幅データ
を変更する。この場合、１ケ所の未配線領域だけでは、
面積の補償が完全にできなかったときには、未配線領域
の探索を配線データ２Ｃ上で継続して行う。
この探索は、面積補償が完了した時点または未配線領域
が発見できなくなった時点で終了する。
面積補償が未完のときには、不足分の面積をデータ記憶
手段ｌ内に格納しておく。
以上の手順で、面積補償を必要とする全ての回路配線デ
ータについて処理するように制御手段４が制御を行う。
第３図は、以上により実現された線幅拡大の結果を示す
。ここで回路２ａ、２ｂ１回路配線データ２ｃ、ＬＳＩ
基板２ζ禁止領域２ｄ、２ｅは、第２図のそれらと同じ
ものである。面積補償は、回路配線データ２ｃに対し行
われ、線幅の拡大３Ｃが、配線データの１部分で施され
ている。
（発明の効果） 本発明には以上説明したように、回路配線データの面積
補償を自動化することによシ、従来人手作業に委ねてい
た方法に比し、工数の削減ができ、信頼度を大幅に向上
させることができる。
【図面の簡単な説明】 第１図は、本発明の一実施例である面積補償を行う配線
方式の構成図、第２図は、面積補償を行う前の配線状態
を示すＬ８Ｉの平面図、第３図は、面積補償を行つ穴径
の配線状態を示すＬＳＩの平面図である。 １・・・データ記憶手段 ２・・・未配線領域探索手段 ３・・・線幅拡大手段　　４・・・制御手段２０　・Ｌ
　Ｓ　Ｉ基板　　２ａ、２ｂ・・・回路２Ｃ・・・回路
配線データ ２ｄ　、２ｅ・・・禁止領域 ３Ｃ・・・線幅の拡大 特許出願人　　日本電気株式会社 代理人　弁理士　井　ノ　　ロ　　　壽才１図

Claims (1)

    【特許請求の範囲】
  1. 回路配線データと基板データと回路の面積補償データを
    記憶する記憶手段と、回路配線データに隣接する未配線
    領域を探索する未配線領域探索手段と、前記未配線領域
    内で回路配線データの線幅を前記面積補償データに応じ
    て拡大する線幅拡大手段と、前記記憶手段の中から面積
    補償が必要な配線データを捜し出した後、前記未配線領
    域探索手段に制御を移して、その未配線領域を発見させ
    、その後、前記線幅拡大手段に制御を移し、未配線領域
    内での線幅を拡大させる制御を行う制御手段とから構成
    したことを特徴とする配線処理方式。
JP59278946A 1984-12-28 1984-12-28 配線処理方式 Pending JPS61158161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59278946A JPS61158161A (ja) 1984-12-28 1984-12-28 配線処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59278946A JPS61158161A (ja) 1984-12-28 1984-12-28 配線処理方式

Publications (1)

Publication Number Publication Date
JPS61158161A true JPS61158161A (ja) 1986-07-17

Family

ID=17604264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59278946A Pending JPS61158161A (ja) 1984-12-28 1984-12-28 配線処理方式

Country Status (1)

Country Link
JP (1) JPS61158161A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224209A (ja) * 1988-07-11 1990-01-26 Nissan Motor Co Ltd リヤサスペンション装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224209A (ja) * 1988-07-11 1990-01-26 Nissan Motor Co Ltd リヤサスペンション装置

Similar Documents

Publication Publication Date Title
US5231590A (en) Technique for modifying an integrated circuit layout
JPS61158161A (ja) 配線処理方式
JPH0877227A (ja) スタンダードセル方式のレイアウト手法
US7698675B2 (en) Method and design system for semiconductor integrated circuit with a reduced placement area
US6304931B1 (en) Access limiting bus control system and method
JP3204381B2 (ja) 半導体装置の自動配置配線方法
JP2679343B2 (ja) ループ処理方法
JPH0582640A (ja) レイアウトデータ作成方法
JP2001308189A (ja) 半導体集積回路装置及びクロック配線方法並びに記録媒体
JPH05266224A (ja) 半導体集積回路、及びそのレイアウト方法
JP2786017B2 (ja) 半導体集積回路の製造方法
JP2716284B2 (ja) 半導体集積回路
JP3204380B2 (ja) 自動配置配線方法
JPS5837586B2 (ja) デ−タファイル制御方法
JPH0695356A (ja) マスク用データ作成方法
JP2810584B2 (ja) シリアルデータ転送回路
JP3191183B2 (ja) スキャンテスト制御ゲート挿入方式
JP2734268B2 (ja) クロック配線設計装置
JP2699859B2 (ja) 半導体装置の製造方法
JPH03116777A (ja) 集積回路の配線設計法
JPH0529461A (ja) Ｌｓｉ内部の配線方式
JPS6031663A (ja) メモリ切換装置
JPH0529460A (ja) Ｌｓｉの配置処理方式
JPH0417354A (ja) 半導体集積回路の自動配置配線システム
JPH03101232A (ja) 集積回路内の配置配線方法