JPH0529460A - Ｌｓｉの配置処理方式 - Google Patents
Ｌｓｉの配置処理方式Info
- Publication number
- JPH0529460A JPH0529460A JP3178645A JP17864591A JPH0529460A JP H0529460 A JPH0529460 A JP H0529460A JP 3178645 A JP3178645 A JP 3178645A JP 17864591 A JP17864591 A JP 17864591A JP H0529460 A JPH0529460 A JP H0529460A
- Authority
- JP
- Japan
- Prior art keywords
- path
- block
- blocks
- information
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】伝搬遅延時間に制限のあるパスの経路に迂回が
発生することがなく、常に遅延制限を守ることができる
ＬＳＩの配置処理方式を提供すること。 【構成】遅延制限のあるパスの、始点のブロック２１と
終点のブロック２５とをパス長２６を基に配置し、この
パスの中心のブロック２３を、ブロック２１，２５の配
置位置を結ぶ線分２７の中心に配置する。次に、プロッ
ク２１からブロック２５までのパスを、ブロック２１か
らブロック２３までと、ブロック２３からブロック２５
までの２つのパスに分け、パス情報を更新する。その
後、同様にして、プロック２１からブロック２３までの
パスの中心のブロック２２を配置し、ブロック２３から
ブロック２５までのパスの中心のブロック２４を配置し
ていく。パス情報に関するブロックの配置処理が終った
後、未配置のブロックを配置する。
発生することがなく、常に遅延制限を守ることができる
ＬＳＩの配置処理方式を提供すること。 【構成】遅延制限のあるパスの、始点のブロック２１と
終点のブロック２５とをパス長２６を基に配置し、この
パスの中心のブロック２３を、ブロック２１，２５の配
置位置を結ぶ線分２７の中心に配置する。次に、プロッ
ク２１からブロック２５までのパスを、ブロック２１か
らブロック２３までと、ブロック２３からブロック２５
までの２つのパスに分け、パス情報を更新する。その
後、同様にして、プロック２１からブロック２３までの
パスの中心のブロック２２を配置し、ブロック２３から
ブロック２５までのパスの中心のブロック２４を配置し
ていく。パス情報に関するブロックの配置処理が終った
後、未配置のブロックを配置する。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩの配置処理方式
に関する。
に関する。
【０００２】
【従来の技術】従来のＬＳＩの配置処理方式は、図３に
示すように、遅延制限のあるパスの伝搬遅延時間の制限
を満たすため、パスの長さ３６を考慮して、パスの始点
のブロック３１と終点のブロック３５とは予め配置指定
しておき、パスを構成する他のブロック２２，２３，２
４は、斜線で示すその他のブロックと同様にレイアウト
設計情報を基に、一般的な配置手法で配置していた。
示すように、遅延制限のあるパスの伝搬遅延時間の制限
を満たすため、パスの長さ３６を考慮して、パスの始点
のブロック３１と終点のブロック３５とは予め配置指定
しておき、パスを構成する他のブロック２２，２３，２
４は、斜線で示すその他のブロックと同様にレイアウト
設計情報を基に、一般的な配置手法で配置していた。
【０００３】
【発明が解決しようとする課題】上述した従来のＬＳＩ
の配置処理方式は、パスの長さ３６を考慮して、パスの
始点のブロック３１と終点のブロック３５とは予め配置
指定しているが、該当のパスを構成する他のブロック３
２，３３，３４は優先的に配置されておらず、斜線で示
すその他のブロックと同様に、一般的な配置手法によっ
て、全プロックに関するレイアウト設計情報を基にして
配置位置を決定しているため、パスの経路が必ずしも最
短となるような配置結果にはならない。このため、パス
の経路の迂回が大きい場合は、パスの伝搬遅延時間の制
限を違反してしまうという問題点がある。
の配置処理方式は、パスの長さ３６を考慮して、パスの
始点のブロック３１と終点のブロック３５とは予め配置
指定しているが、該当のパスを構成する他のブロック３
２，３３，３４は優先的に配置されておらず、斜線で示
すその他のブロックと同様に、一般的な配置手法によっ
て、全プロックに関するレイアウト設計情報を基にして
配置位置を決定しているため、パスの経路が必ずしも最
短となるような配置結果にはならない。このため、パス
の経路の迂回が大きい場合は、パスの伝搬遅延時間の制
限を違反してしまうという問題点がある。
【０００４】本発明の目的は、伝搬遅延時間に制限のあ
るパスの経路に迂回が発生することがなく、常に遅延制
限を守ることができるＬＳＩの配置処理方式を提供する
ことである。
るパスの経路に迂回が発生することがなく、常に遅延制
限を守ることができるＬＳＩの配置処理方式を提供する
ことである。
【０００５】
【課題を解決するための手段】本発明のＬＳＩの配置処
理方式は、論理接続情報とレイアウト設計情報とを入力
して記憶し、次に遅延制限のあるパスの情報とこのパス
を構成するブロックおよびブロック間相互の接続関係と
前記パスの遅延制限を満たすためのパス長の情報とを入
力して記憶し、記憶した前記遅延制限のあるパスの情報
から任意のパスを取り出し、この取り出したパスの始点
と終点である２つのブロックを遅延制限を満すためのパ
ス長を考慮して配置し、次に前記取り出したパス上の中
央に位置するブロックであるパスの中間点のブロックを
前記始点と終点の２つのブロックの配置位置を基に配置
し、前記始点と終点と中間点とにブロックを配置したパ
スをさらに前記始点および前記中間点の２つのブロック
と前記中間点および終点の２つのブロックとで構成する
２つのパスに分け、それぞれのパスに含まれるブロック
を新しいパスの始点と終点のブロックとし、この２つの
パスの情報に基づき既に記憶したパスの情報を更新し、
前記遅延制限のあるパスの情報に記述されているすべて
のパスを構成するブロックを配置後遅延制限のないブロ
ックを配置する構成である。
理方式は、論理接続情報とレイアウト設計情報とを入力
して記憶し、次に遅延制限のあるパスの情報とこのパス
を構成するブロックおよびブロック間相互の接続関係と
前記パスの遅延制限を満たすためのパス長の情報とを入
力して記憶し、記憶した前記遅延制限のあるパスの情報
から任意のパスを取り出し、この取り出したパスの始点
と終点である２つのブロックを遅延制限を満すためのパ
ス長を考慮して配置し、次に前記取り出したパス上の中
央に位置するブロックであるパスの中間点のブロックを
前記始点と終点の２つのブロックの配置位置を基に配置
し、前記始点と終点と中間点とにブロックを配置したパ
スをさらに前記始点および前記中間点の２つのブロック
と前記中間点および終点の２つのブロックとで構成する
２つのパスに分け、それぞれのパスに含まれるブロック
を新しいパスの始点と終点のブロックとし、この２つの
パスの情報に基づき既に記憶したパスの情報を更新し、
前記遅延制限のあるパスの情報に記述されているすべて
のパスを構成するブロックを配置後遅延制限のないブロ
ックを配置する構成である。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、本発明のＬＳＩの配置処理方式を
実現するための処理手順を示した流れ図である。
実現するための処理手順を示した流れ図である。
【０００８】まず処理を開始すると、ステップ（以下Ｓ
と記す）１でＬＳＩをレイアウト設計情報を入力し、記
憶する。次にＳ２でＬＳＩのパスの情報（以下パス情報
と記す）を入力し、記憶する。次にＳ３で未処理パスが
存在する場合は、Ｓ４で先に記憶したパス情報から、１
つのパスについての情報を取り出す。次にＳ５で今Ｓ４
で取り出したパスの始点のブロックと終点のブロックが
両方とも配置済か否かを判定し、どちらか一方でも未配
置の場合はＳ６で今Ｓ４で取り出されたパスの始点のブ
ロックと終点のブロックの内の未配置のブロックをパス
の長さ（以下パス長と記す）を考慮して配置し、Ｓ７に
進み、配置済みの場合は直接Ｓ７に進む。Ｓ７では先に
Ｓ４で取り出したパス内に中間点のブロックがあるか否
かを判定し、パス内に中間点のブロックがない場合はＳ
３に戻り、中間点のブロックのある場合は、Ｓ８で先に
Ｓ４で取り出したパスの中間点のブロックを、始点のブ
ロックと終点のブロックとの配置位置を基に、例えば始
点のブロックと終点のブロックとの配置位置を結ぶ直線
の中心位置に配置し、次にＳ９で始点のブロックと終点
のブロックと中間点とにブロックを配置したパスを、始
点および中間点のブロックと、中間点および終点のブロ
ックとで構成する２つのパスに分け、それぞれのパスに
含まれるブロックを新しいパスの始点と終点とのブロッ
クとする二つのパスに分け、この２つのパス情報に基づ
き既に記憶したパス情報を更新しＳ３に戻る。Ｓ３でパ
ス情報のすべてのパスを処理したと判定すれば、Ｓ１０
で先にＳ６，Ｓ８で配置したブロック以外の未配置のブ
ロックを、レイアウト設計情報を基に一般的な配置手法
で配置して、本発明のＬＳＩの配置処理方式を動作を終
了する。
と記す）１でＬＳＩをレイアウト設計情報を入力し、記
憶する。次にＳ２でＬＳＩのパスの情報（以下パス情報
と記す）を入力し、記憶する。次にＳ３で未処理パスが
存在する場合は、Ｓ４で先に記憶したパス情報から、１
つのパスについての情報を取り出す。次にＳ５で今Ｓ４
で取り出したパスの始点のブロックと終点のブロックが
両方とも配置済か否かを判定し、どちらか一方でも未配
置の場合はＳ６で今Ｓ４で取り出されたパスの始点のブ
ロックと終点のブロックの内の未配置のブロックをパス
の長さ（以下パス長と記す）を考慮して配置し、Ｓ７に
進み、配置済みの場合は直接Ｓ７に進む。Ｓ７では先に
Ｓ４で取り出したパス内に中間点のブロックがあるか否
かを判定し、パス内に中間点のブロックがない場合はＳ
３に戻り、中間点のブロックのある場合は、Ｓ８で先に
Ｓ４で取り出したパスの中間点のブロックを、始点のブ
ロックと終点のブロックとの配置位置を基に、例えば始
点のブロックと終点のブロックとの配置位置を結ぶ直線
の中心位置に配置し、次にＳ９で始点のブロックと終点
のブロックと中間点とにブロックを配置したパスを、始
点および中間点のブロックと、中間点および終点のブロ
ックとで構成する２つのパスに分け、それぞれのパスに
含まれるブロックを新しいパスの始点と終点とのブロッ
クとする二つのパスに分け、この２つのパス情報に基づ
き既に記憶したパス情報を更新しＳ３に戻る。Ｓ３でパ
ス情報のすべてのパスを処理したと判定すれば、Ｓ１０
で先にＳ６，Ｓ８で配置したブロック以外の未配置のブ
ロックを、レイアウト設計情報を基に一般的な配置手法
で配置して、本発明のＬＳＩの配置処理方式を動作を終
了する。
【０００９】図２は図１で説明した処理手順を模式図と
して示すものである。
して示すものである。
【００１０】図２分図（Ａ）は遅延制限のあるパスの一
例で、プロック２１，２２，２３，２４，２５で構成し
たパスの各々のブロック間の接続関係による相対位置を
示すものである。
例で、プロック２１，２２，２３，２４，２５で構成し
たパスの各々のブロック間の接続関係による相対位置を
示すものである。
【００１１】図２分図（Ｂ）は図１のＳ６でパス長２６
を基にして配置したパスの始点のブロック２１と終点の
ブロック２５との間に、図１のＳ８でパスの中間点であ
るブロック２３を、始点のブロック２１と終点のブロッ
ク２５との配置位置を結ぶ線分２７の中心位置付近に配
置した状態を示している。
を基にして配置したパスの始点のブロック２１と終点の
ブロック２５との間に、図１のＳ８でパスの中間点であ
るブロック２３を、始点のブロック２１と終点のブロッ
ク２５との配置位置を結ぶ線分２７の中心位置付近に配
置した状態を示している。
【００１２】図２分図（Ｃ）は図１のＳ９で更新したパ
ス情報、すなわちパスの始点をブロック２１、終点をブ
ロック２３とし、パス長２８のパスと、パスの始点をブ
ロック２２、終点をブロック２５とし、パス長２９のパ
スとの情報を入力し、処理した状態を示めしている。こ
こで、ブロック２１，２３をそれぞれパスの始点および
終点としたパスを処理したとき、図１のＳ５ではブロッ
ク２１，２３は共に配置済みであるため、Ｓ７で中間点
のブロック２２のあることを検出し、更にＳ８でブロッ
ク２１とブロック２３とを結ぶ線分３０の中心付近にブ
ロック２２の配置を行っている。これは、ブロック２
３，２５をそれぞれパスの始点および終点としたパスに
ついても同様に、ブロック２３とブロック２５とを結ぶ
線分の中心付近にブロック２４を配置する。そして図１
のＳ９でブロック２１，２３を始点および終点とするパ
スは、ブロック２１，２２を始点および終点とするパス
と、ブロック２２，２３を始点および終点とするパスに
分けられ、それぞれパス情報を更新する。この後、更新
されたパスを処理するとき、例えば、ブロック２１，２
２を始点および終点とするパスの場合、ブロック２１，
２２は共に配置済みであるため、図１のＳ５で判定の結
果Ｓ７に行くが、中間点となるブロックが無いために、
このパスに対する処理を終了する。他のパスについて
も、同様に処理される。
ス情報、すなわちパスの始点をブロック２１、終点をブ
ロック２３とし、パス長２８のパスと、パスの始点をブ
ロック２２、終点をブロック２５とし、パス長２９のパ
スとの情報を入力し、処理した状態を示めしている。こ
こで、ブロック２１，２３をそれぞれパスの始点および
終点としたパスを処理したとき、図１のＳ５ではブロッ
ク２１，２３は共に配置済みであるため、Ｓ７で中間点
のブロック２２のあることを検出し、更にＳ８でブロッ
ク２１とブロック２３とを結ぶ線分３０の中心付近にブ
ロック２２の配置を行っている。これは、ブロック２
３，２５をそれぞれパスの始点および終点としたパスに
ついても同様に、ブロック２３とブロック２５とを結ぶ
線分の中心付近にブロック２４を配置する。そして図１
のＳ９でブロック２１，２３を始点および終点とするパ
スは、ブロック２１，２２を始点および終点とするパス
と、ブロック２２，２３を始点および終点とするパスに
分けられ、それぞれパス情報を更新する。この後、更新
されたパスを処理するとき、例えば、ブロック２１，２
２を始点および終点とするパスの場合、ブロック２１，
２２は共に配置済みであるため、図１のＳ５で判定の結
果Ｓ７に行くが、中間点となるブロックが無いために、
このパスに対する処理を終了する。他のパスについて
も、同様に処理される。
【００１３】図２分図（Ｄ）は図１のＳ３ですべてのパ
ス情報の処理が終了したと判定した後、図１のＳ１０で
斜線で示すその他のブロックを配置した状態を示してい
る。
ス情報の処理が終了したと判定した後、図１のＳ１０で
斜線で示すその他のブロックを配置した状態を示してい
る。
【００１４】
【発明の効果】以上説明したように本発明は、一般的な
配置手法による配置を行う前に、遅延制限のあるパス例
えばフリップフロップ間のパスを構成すブロックを、パ
ス情報を基に優先的に配置しているために、パスの経路
に迂回が発生することがなく、信号の伝搬遅延時間の制
限を守ることができるという効果を有する。
配置手法による配置を行う前に、遅延制限のあるパス例
えばフリップフロップ間のパスを構成すブロックを、パ
ス情報を基に優先的に配置しているために、パスの経路
に迂回が発生することがなく、信号の伝搬遅延時間の制
限を守ることができるという効果を有する。
【図１】本発明の一実施例の処理手順の流れ図である。
【図２】図１で説明した処理手順を示す模式図である。
【図３】従来のＬＳＩの配置処理方式の処理手順を示す
模式図である。
模式図である。
２１，２２，２３，２４，２５ ブロック ２６，２８，２９ パスの長さ（パス長） ２７，３０ 直線
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＬＳＩの配置処理方式において、論理接
続情報とレイアウト設計情報とを入力して記憶し、次に
遅延制限のあるパスの情報とこのパスを構成するブロッ
クおよびブロック間相互の接続関係と前記パスの遅延制
限を満たすためのパス長の情報とを入力して記憶し、記
憶した前記遅延制限のあるパスの情報から任意のパスを
取り出し、この取り出したパスの始点と終点である２つ
のブロックを遅延制限を満すためのパス長を考慮して配
置し、次に前記取り出したパス上の中央に位置するブロ
ックであるパスの中間点のブロックを前記始点と終点の
２つのブロックの配置位置を基に配置し、前記始点と終
点と中間点とにブロックを配置したパスをさらに前記始
点および前記中間点の２つのブロックと前記中間点およ
び終点の２つのブロックとで構成する２つのパスに分
け、それぞれのパスに含まれるブロックを新しいパスの
始点と終点のブロックとし、この２つのパスの情報に基
づき既に記憶したパスの情報を更新し、前記遅延制限の
あるパスの情報に記述されているすべてのパスを構成す
るブロックを配置後遅延制限のないブロックを配置する
ことを特徴とするＬＳＩの配置処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178645A JPH0529460A (ja) | 1991-07-19 | 1991-07-19 | Ｌｓｉの配置処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3178645A JPH0529460A (ja) | 1991-07-19 | 1991-07-19 | Ｌｓｉの配置処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529460A true JPH0529460A (ja) | 1993-02-05 |
Family
ID=16052089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3178645A Pending JPH0529460A (ja) | 1991-07-19 | 1991-07-19 | Ｌｓｉの配置処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529460A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8869092B2 (en) | 2013-03-25 | 2014-10-21 | Fujitsu Limited | Wiring inspection apparatus and wiring inspection method |
| US8875085B2 (en) | 2013-03-25 | 2014-10-28 | Fujitsu Limited | Wiring inspection apparatus and wiring inspection method |
-
1991
- 1991-07-19 JP JP3178645A patent/JPH0529460A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8869092B2 (en) | 2013-03-25 | 2014-10-21 | Fujitsu Limited | Wiring inspection apparatus and wiring inspection method |
| US8875085B2 (en) | 2013-03-25 | 2014-10-28 | Fujitsu Limited | Wiring inspection apparatus and wiring inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03173471A (ja) | マスタスライス方式ｌｓｉの配線構造 | |
| JPH0529460A (ja) | Ｌｓｉの配置処理方式 | |
| JP3279034B2 (ja) | 運行管理制御装置およびその方法 | |
| JP3102365B2 (ja) | 配置配線方法 | |
| JPH05159025A (ja) | エリア分割配線方式 | |
| JP2921294B2 (ja) | レイアウト設計方法 | |
| JP2929978B2 (ja) | 自動配線方法及びその装置 | |
| JPH0513580A (ja) | Ｌｓｉの配置処理方式 | |
| JP2833886B2 (ja) | 半導体集積回路の自動レイアウト手法 | |
| JP4140013B2 (ja) | 半導体集積回路のゲートリサイズ装置及び方法とそのプログラム | |
| JP2935316B2 (ja) | 論理回路の遅延経路探索方法 | |
| JP2001134627A (ja) | パターンデータ補正方法 | |
| JPH04320577A (ja) | 概略経路決定処理方式 | |
| JP3199061B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH03262144A (ja) | 半導体集積回路の配線方式 | |
| JPH0830671A (ja) | 配線経路調査装置 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0550029B2 (ja) | ||
| JPH11297843A (ja) | 半導体集積回路製造装置および半導体集積回路の配線方法、並びに記録媒体 | |
| JPH0850608A (ja) | 配線経路表示方法 | |
| JPH04290171A (ja) | 自動配線方式 | |
| JPH0669340A (ja) | 半導体集積回路のブロック端子配置方法 | |
| JPH06151593A (ja) | 集積回路の配線設計装置 | |
| JPS61158161A (ja) | 配線処理方式 | |
| JPH04235683A (ja) | 指定長配線方式 |