JPH0850608A - 配線経路表示方法 - Google Patents

Abstract

(57)【要約】 【目的】クリティカルブロック配置前のフロアプランの
段階で、クリティカルパスの配線経路の表示を可能にす
る配線経路表示方法の提供。 【構成】入力装置(1)から入力されたクリティカルパス
に接続するブロックを順に調べ、グループ情報記憶部(3
1)に記憶されたグループとブロックとの関係を調べ、ブ
ロックがグループに属している場合は該グループの領域
内の１点をグループ代表点として算出して代表点記憶部
(33)に記憶し、クリティカルパスの始点から終点までに
接続するブロックを順に調べ、ブロックがグループに属
す場合代表点記憶部(33)に記憶されたグループ代表点
を、グループに属さない場合はクリティカルブロック情
報記憶部(32)に記憶されたブロックの端子位置を、配線
経路の経由点とし、決定した経由点を直線でつないでク
リティカルパスの経路を表示する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は配線経路表示方法に関
し、特にフロアプラン後におけるクリティカルパスの配
線経路表示方法に関する。

【０００２】

【従来の技術】従来、この種の配線経路表示方法は、遅
延制約のきびしいクリティカルパスに属するクリティカ
ルブロックを配置し、その端子間を線でつないで表示す
ることにより、配線長が必要以上に長くならないことを
確認・検証するために用いられている。

【０００３】従来のクリティカルパスの配線経路表示方
法として、例えば特開平3-266082号公報には、始まりの
ブロックのソースピンと終わりのブロックのロードピン
とを指定し、機能ブロックの接続関係を示す接続情報に
基づき、ソースピンに接続されているパスを全てトレー
スして該パス中からロードピンに接続しているクリティ
カルパスと該クリティカルパス上のクリティカルブロッ
クとを検出し、検出されたクリティカルブロックを接続
順に表示し、実質的な平面領域上でクリティカルブロッ
クを表示された順にインタラクティブに配置する、配置
方法（以下「従来の配線経路表示方法」という）が開示
されている。

【０００４】図７の流れ図を参照して、前記従来の配線
経路表示方法の処理フローを説明する。なお、図７は、
前記特開平3-266082号公報に開示されたクリティカルパ
スの配線経路表示方法の処理フローを見易く整理したも
のである。

【０００５】図７において、まず、クリティカルパスを
入力し（ステップＳ２０）、このクリティカルパス上の
ブロックをクリティカルブロックとして検出する（ステ
ップＳ２１）。

【０００６】検出したクリティカルブロックを接続順に
表示し、クリティカルブロックを表示された順にインタ
ラクティブに配置する（ステップＳ２２）。

【０００７】配置したブロックの端子位置を接続順に線
で結ぶことにより、クリティカルパスの配線経路を表示
する（ステップＳ２３）。

【０００８】図８は、フロアプラン後において、前記従
来の配線経路表示方法を適用した例を説明するためのレ
イアウト図である。

【０００９】図８に示すように、チップ１００には５個
のグループ（Ｇ１〜Ｇ５）が配置されている。

【００１０】始点１０１から終点１０２の間にクリティ
カルパスが存在し、クリティカルパス上にクリティカル
ブロックが７個（ブロック１０３、１０４にそれぞれ２
個、ブロック１０３に３個）接続している。

【００１１】ブロック１０３はグループＧ１に属してい
るため、グループＧ１の領域内にしか配置できない。同
様に、グループＧ２、Ｇ３に属するブロック１０４、１
０５もそれぞれの領域内に配置される。

【００１２】クリティカルパス上のブロックの接続順に
したがって、ブロックの端子位置を線で結ぶことによ
り、配線経路２００を表示することができる。

【００１３】

【発明が解決しようとする課題】クリティカルパスは始
点から終点までの遅延時間が制約として与えられている
ため、クリティカルパスに接続されるブロックは、なる
べく配線が迂回することがないように、信号の流れに沿
って配置されることが必要とされる。

【００１４】しかしながら、前記従来の配線経路表示方
法では、ブロックを配置した後でないと配線経路を表示
することができない。このため、グループの配置を行っ
た段階では、配線経路が必要以上に長くなっていないか
否かを確認することができないという問題がある。

【００１５】また、前記従来の配線経路表示方法では、
クリティカルパス上のブロックが多い場合、描画する線
分数も多くなるため、描画速度が遅くなるという問題が
ある。

【００１６】従って、本発明は上記問題点を解消し、ク
リティカルブロック配置前のフロアプランの段階で、ク
リティカルパスの配線経路の表示を可能にする配線経路
表示方法を提供することを目的とする。

【００１７】

【課題を解決するための手段】前記目的を達成するため
本発明は、クリティカルパス上のクリティカルブロック
とグループの関係を検出し、クリティカルブロックがグ
ループに含まれている場合には該グループ領域内の代表
点を決定し、前記代表点を配線経路の経由点として始点
から終点まで線分で結びクリティカルパスを表示するこ
とを特徴とする配線経路表示方法を提供する。

【００１８】また、本発明の配線経路表示方法は、好ま
しい態様において、階層設計された論理接続データを有
する半導体集積回路を設計する際に配線経路を表示する
方法であって、フロアプラン後のグループ配置結果を記
憶したグループ情報記憶手段と、クリティカルブロック
とグループの関係を記憶したクリティカルブロック情報
記憶手段と、グループ領域内の代表点を記憶する代表点
記憶手段と、を含み、更に、入力手段と、表示手段と、
を備えて成る計算機支援型設計システムにて為される配
線経路表示方法であって、(A)前記入力手段から入力さ
れたクリティカルパスに接続するブロックについて前記
グループ情報記憶手段に記憶されたグループとの関係を
調べ、(B)前記ブロックが前記グループに属している場
合には、前記グループ領域内の代表点を算出してこれを
前記代表点記憶手段に記憶し、(C)クリティカルパスの
始点から終点までに接続するブロックを順に調べ、該ブ
ロックがグループに属している場合は前記代表点記憶手
段に記憶されたグループ領域内の代表点を配線経路の経
由点とし、(D)前記ブロックがグループに属していない
場合には前記クリティカルブロック情報記憶手段に記憶
されたブロックの端子位置を配線経路の経由点とし、
(E)前記各経由点を直線で結んでクリティカルパスの経
路を前記出力手段に表示する、上記各工程を含むことを
特徴としている。

【００１９】さらに、本発明においては、(F)フロアプ
ラン後に仮想配線負荷容量を算出し、(G)該算出した仮
想配線負荷容量を基に遅延時間を算出し、(H)前記クリ
ティカルパスの配線経路と共に遅延時間の表示を行い、
(I)該算出した遅延時間がクリティカルパスの予め定め
られた遅延制約値を満たさない場合には前記フロアプラ
ンを再試行する、上記各工程を更に含むことを特徴とし
ている。

【００２０】

【作用】本発明は、クリティカルパス上のクリティカル
ブロックとグループの関係を検出し、ブロックがグルー
プに含まれている場合にはグループ領域内の代表点を配
線経路の経由点とすることにより、クリティカルブロッ
クを配置しなくても、クリティカルブロック配置前のフ
ロアプランの段階で、クリティカルパスの配線経路の表
示を行うことができる。

【００２１】また、本発明によれば、クリティカルブロ
ックの端子位置またはグループ代表点を直線で結んで配
線経路の表示を行うため、描画する線分数が少なくな
り、描画速度の高速化を達成している。

【００２２】さらに、本発明によれば、遅延時間がクリ
ティカルパスの遅延制約値を満足しない場合は再度フロ
アプランをやり直すことにより、遅延制約値よりも遅延
値が大きい場合はグループの配置位置の変更等により遅
延配線経路を短くすることができ、半導体集積回路の配
置配線設計の最適化、効率化を促進する。

【００２３】

【実施例】次に、本発明について図面を参照して説明す
る。

【００２４】

【実施例１】図１は、本発明の第１の実施例の構成を示
すブロック図である。図１を参照すると、本実施例は、
入力装置１と、データ処理装置２と、記憶装置３と、表
示装置４とから構成される。

【００２５】データ処理装置２は、フロアプラン手段２
１と、グループ関係検出手段２２と、グループ代表点決
定手段２３と、配線経路決定手段２４とを備えている。

【００２６】記憶装置３は、グループ情報記憶部３１
と、クリティカルブロック情報記憶部３２と、代表点記
憶部３３とを備えている。

【００２７】グループ情報記憶部３１は、グループを構
成するブロックの情報、グループ領域の情報等を記憶し
ている。

【００２８】クリティカルブロック情報記憶部３２は、
クリティカルパスの始点から終点までのブロックの接続
順、ブロックの端子位置、及びブロックが属するグルー
プの情報等を記憶している。

【００２９】代表点記憶部３３は、グループ領域を基に
して算出された領域内の代表点の座標を記憶している。

【００３０】次に、図１及び図２を参照して、本実施例
の動作について説明する。図２は本実施例の処理フロー
を示す流れ図である。

【００３１】入力装置１から入力されたクリティカルパ
スに接続するブロックを順に調べ、グループ情報記憶部
３１に記憶されているグループと、これらのブロックと
の関係を調べ、ブロックとグループとの関係、及びブロ
ックの端子位置の情報をクリティカルブロック情報記憶
部３２に記憶する（ステップＳ１）。

【００３２】ステップＳ２の判定において、ブロックが
グループ情報記憶部３１のグループに属している場合に
は、そのグループの領域内の１点をグループ代表点とし
て算出し、代表点記憶部３３に記憶する（ステップＳ
３）。

【００３３】クリティカルパスの始点から終点までに接
続するブロックを順に調べ、ブロックがグループに属し
ている場合には代表点記憶部３３に記憶されたグループ
代表点を、グループに属していない場合にはクリティカ
ルブロック情報記憶部３２に記憶されたブロックの端子
位置を配線経路の経由点として決定する（ステップＳ
４）。

【００３４】ステップＳ４で決定した経由点を直線でつ
ないで表示することにより、クリティカルパスの配線経
路が表示される（ステップＳ５）。

【００３５】次に、図４、図８を参照して、本実施例を
適用した具体例について説明する。

【００３６】図８に示すように、クリティカルパスに
は、始点１０１から終点１０２の間に７つのクリティカ
ルブロック（１０３〜１０５）が接続されている。

【００３７】各ブロックとグループの関係を調べると、
ブロック１０３はグループＧ１に、ブロック１０４はグ
ループＧ２に、ブロック１０５はグループＧ３にそれぞ
れ含まれていることが分かる（図２のステップＳ１の処
理）。

【００３８】そこで、クリティカルブロックを含んでい
るグループＧ１、Ｇ２、Ｇ３について、図４に示すよう
に、それぞれ代表点１１０、１１１、１１２を求める
（図２のステップＳ３の処理）。

【００３９】始点１０１から終点１０２までのクリティ
カルブロックを順に調べると、ブロック１０５はグルー
プＧ３に含まれているため（図８参照）、配線経路の経
由点はグループ代表点１１２となる。

【００４０】同様にして、全てのクリティカルブロック
について調べると、このクリティカルパスの配線経路２
０１は、始点１０１、代表点１１２、代表点１１０、代
表点１１１、終点１０２を順番に直線でつないだものに
なる。

【００４１】配線経路を表示するための描画線分数とし
て、前記従来の配線経路表示方法による配線経路２００
では８本であったのに対し（図８参照）、本発明の方法
による配線経路２０１では４本に削減されている。

【００４２】

【実施例２】次に、本発明の第２の実施例について説明
する。

【００４３】図３を参照すると、本発明の第２の実施例
は、図２に示された前記第１の実施例に加えて、フロア
プラン後に仮想配線負荷容量を算出し（ステップＳ１
１）、算出した配線負荷容量をもとに遅延時間を算出し
（ステップＳ１２）、クリティカルパスの配線経路と共
に遅延時間の表示を行ない（ステップＳ１３）、算出し
た遅延時間がクリティカルパスの遅延制約値を満足しな
い場合は、フロアプランをやり直す処理（ステップＳ１
０）と、を更に備えている。

【００４４】図５を参照すると、クリティカルパスの始
点及び終点と、遅延制約値、算出した遅延値が、表示装
置４の画面上に表示されている。

【００４５】ユーザはこの画面表示をもとに、遅延制約
値より遅延値が大きい場合にはグループの配置位置の変
更等により、配線経路が短くなるようにフロアプランを
変更する（図３のステップＳ１０参照）。

【００４６】そして、再度、前記第１の実施例で説明し
た処理にしたがって、配線経路を決定し、遅延値を算出
して表示する。

【００４７】遅延値が遅延制約値を満たすまで、フロア
プランの変更を繰り返す。

【００４８】図６は、本実施例に従ってフロアプランを
変更した後の結果を示すレイアウト図である。図６を参
照すると、本実施例では、グループの配置位置が変更さ
れたことにより、配線経路２０２は、前記第１の実施例
による配線経路２０１（図４参照）と比べて大幅に短く
なっていることが分かる。

【００４９】

【発明の効果】以上説明したように、本発明による配線
経路表示方法は、クリティカルパス上のクリティカルブ
ロックとグループの関係を検出し、ブロックがグループ
に含まれている場合にはグループ領域内の代表点を配線
経路の経由点とすることにより、クリティカルブロック
を配置しなくても、フロアプラン後にクリティカルパス
の表示を行うことができるという効果を有する。

【００５０】また、本発明によれば、クリティカルブロ
ックの端子位置またはグループ代表点を直線で結んで配
線経路の表示を行うため、描画する線分数が少なくな
り、描画速度が速くなるという効果を有する。

【００５１】さらに、本発明によれば、クリティカルブ
ロックを配置しなくてもフロアプラン後にクリティカル
パスの表示を行うことができることに加えて、更に、フ
ロアプラン後に仮想配線負荷容量を算出し、算出した配
線負荷容量をもとに遅延時間を算出してクリティカルパ
スの配線経路と共に遅延時間の表示を行ない、遅延制約
値より遅延値が大きい場合にはグループの配置位置を変
更するなどして遅延配線経路を短くすることを可能とし
ており、半導体集積回路設計の最適化、効率化に著しく
貢献するものである。

【図面の簡単な説明】

【図１】本発明の第１の実施例の構成を示すブロック図
である。

【図２】本発明の第１の実施例の処理フローを示す流れ
図である。

【図３】本発明の第２の実施例の処理フローを示す流れ
図である。

【図４】本発明の第１の実施例によるレイアウト図であ
る。

【図５】本発明の第２の実施例において画面上に表示さ
れる遅延値の一例を示す図である。

【図６】本発明の第２の実施例によるレイアウト図であ
る。

【図７】従来例の処理フローを示す流れ図である。

【図８】従来例によるレイアウト図である。

【符号の説明】 １ 入力装置 ２ データ処理装置 ３ 記憶装置 ４ 表示装置 ２１ フロアプラン手段 ２２ グループ関係検出手段 ２３ グループ代表点決定手段 ２４ 配線経路決定手段 ３１ グループ情報記憶部 ３２ クリティカルブロック情報記憶部 ３３ 代表点記憶部 １００ チップ １０１ 始点 １０２ 終点 １０３〜１０５ クリティカルブロック ２００〜２０２ 配線経路 Ｇ１〜Ｇ５ グループ

Claims (3)

【特許請求の範囲】
1. 【請求項１】クリティカルパス上のクリティカルブロッ
   クとグループの関係を検出し、クリティカルブロックが
   グループに含まれている場合には該グループ領域内の代
   表点を決定し、前記代表点を配線経路の経由点として始
   点から終点まで線分で結びクリティカルパスを表示する
   ことを特徴とする配線経路表示方法。
2. 【請求項２】階層設計された論理接続データを有する半
   導体集積回路を設計する際に配線経路を表示する方法で
   あって、 フロアプラン後のグループ配置結果を記憶したグループ
   情報記憶手段と、 クリティカルブロックとグループの関係を記憶したクリ
   ティカルブロック情報記憶手段と、 グループ領域内の代表点を記憶する代表点記憶手段と、
   を含み、更に、 入力手段と、表示手段と、を備えて成る計算機支援型設
   計システムにて為される配線経路表示方法であって、 (A) 前記入力手段から入力されたクリティカルパスに
   接続するブロックについて前記グループ情報記憶手段に
   記憶されたグループとの関係を調べ、 (B) 前記ブロックが前記グループに属している場合に
   は、前記グループ領域内の代表点を算出してこれを前記
   代表点記憶手段に記憶し、 (C) クリティカルパスの始点から終点までに接続する
   ブロックを順に調べ、該ブロックがグループに属してい
   る場合は前記代表点記憶手段に記憶されたグループ領域
   内の代表点を配線経路の経由点とし、 (D) 前記ブロックがグループに属していない場合には
   前記クリティカルブロック情報記憶手段に記憶されたブ
   ロックの端子位置を配線経路の経由点とし、 (E) 前記各経由点を直線で結んでクリティカルパスの
   経路を前記出力手段に表示する、 上記各工程を含むことを特徴とする配線経路表示方法。
3. 【請求項３】(F) フロアプラン後に仮想配線負荷容量
   を算出し、 (G) 該算出した仮想配線負荷容量を基に遅延時間を算
   出し、 (H) 前記クリティカルパスの配線経路と共に遅延時間
   の表示を行い、 (I) 該算出した遅延時間がクリティカルパスの予め定
   められた遅延制約値を満たさない場合には前記フロアプ
   ランを再試行する、 上記各工程を更に含むことを特徴とする請求項１又は２
   記載の配線経路表示方法。