JPH06120344A - Lsiのフロアプランシステム - Google Patents

Lsiのフロアプランシステム

Info

Publication number
JPH06120344A
JPH06120344A JP4262564A JP26256492A JPH06120344A JP H06120344 A JPH06120344 A JP H06120344A JP 4262564 A JP4262564 A JP 4262564A JP 26256492 A JP26256492 A JP 26256492A JP H06120344 A JPH06120344 A JP H06120344A
Authority
JP
Japan
Prior art keywords
wiring
bundled
wires
route
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4262564A
Other languages
English (en)
Other versions
JP2921294B2 (ja
Inventor
直哉 ▲高▼橋
Naoya Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4262564A priority Critical patent/JP2921294B2/ja
Publication of JPH06120344A publication Critical patent/JPH06120344A/ja
Application granted granted Critical
Publication of JP2921294B2 publication Critical patent/JP2921294B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 複数の配線をまとめた束配線の取り扱いが可
能であり、会話的に概略配線経路を作成する作業を容易
化すると共に、束配線を個別の配線に展開し、各配線の
経路として出力するLSIのフロアプランシステムを提
供する。 【構成】 入力処理3では、束配線の記述を含む接続情
報2を入力する。概略配線経路作成処理5では会話的に
配線経路を作成するが、束配線を用いることにより複数
の配線の経路を同時に作成する。このとき、束配線を接
続しようとするブロックの端子が束端子でない場合、端
子の近傍に束配線の端点を配置する。束配線展開処理6
では、束配線を個別の配線に展開すると共に、前記配線
の端点と端子との間の配線経路を自動的に補完する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、LSI(大規模集積回
路)のレイアウト設計支援システムに関し、特にLSI
内部の機能ブロックの配置及び概略配線経路の作成に使
用されるLSIのフロアプランシステムに関する。
【0002】
【従来の技術】図10は、従来のこの種のフロアプラン
システムの概略を示すフローチャート図である。
【0003】入力処理103では形状情報101及び接
続情報102を読み込む。この形状情報101には、L
SIチップ内部に配置される機能ブロック(以下、短に
「ブロック」という)の形状及び端子位置の情報が含ま
れている。ここで取り扱われるブロックには既にその内
部のレイアウト設計が完了しているブロック(以下、
「ハードブロック」という)と、内部のレイアウトが最
終的に確定していないブロック(以下、「ソフトブロッ
ク」という)との2種類がある。一方、接続情報には、
これらのブロックの端子間の接続関係を示す情報が記述
されている。この接続情報は、通常、回路図エディタか
ら出力されるが、回路図エディタ上では複数の信号がま
とまって一つのデータを構成する場合、これらの信号が
通る複数の配線を一つにまとめて束配線という形状で記
述することがある。
【0004】例えば、図11は回路図エディタ上でのイ
メージを示す図である。この図11において、符号10
8,109はブロック、符号110,111は個別の配
線、符号112は複数の配線からなる束配線である。通
常の配線110,111は端子113〜116に接続さ
れるが、束配線112は複数の配線が束になったもので
あるからこのような端子とは接続できない。従って、回
路図エディタ上では、ブロック上に束端子117,11
8を設け、束配線112はこれらの束端子に接続され
る。
【0005】しかし、実際にレイアウトを作成する際に
は、回路エディタ上の束配線及び束端子のように複数の
配線及び端子が物理的に同一座標上に存在することはで
きない。このため、通常は、フロアプランシステムに入
力される前に接続情報中の束配線及び束端子を展開し、
個別の複数の配線及び端子に記述する。
【0006】配置処理104では、オペレータが各ブロ
ックの配置をフロアプランシステムの画面上で会話的に
決定する。
【0007】概略配線経路作成処理105では、配置さ
れたブロックの端子間を結ぶ配線を会話的に作成する。
この概略配線経路作成処理105においては、特定の配
線についてその経路を指定するが、回路図エディタ上で
束配線として記述されていた配線群は本来まとまって一
つのデータを構成するものであるから、配線経路として
も同一であることが好ましい場合が多い。従って、これ
ら束配線が展開された配線群が同一の配線経路となるよ
うに、オペレータはフロアプラン画面上で会話的に配線
経路を作成する。
【0008】図12はこの概略配線経路作成途中のフロ
アプラン画面のイメージを示す図である。符号119〜
112は配置されたブロック、符号123,124は回
路図エディタ上では束端子として表されていた端子群、
符号125は回路図エディタ上では束配線として表され
ていた配線群であり、これらの配線について同一の経路
を作成したところである。
【0009】出力処理106では、このようにして作成
したブロックの配線情報及び概略配線経路の情報107
を定められた書式で出力する。これにより、フロアプラ
ンが完了する、
【0010】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフロアプランシステムでは以下に示す問題点が
ある。即ち、従来のフロアプランシステムは、束配線及
び束端子を含む接続情報をそのまま入力することができ
ないため、事前に接続情報中の束配線及び束端子を展開
し個別の配線及び端子に記述しておく必要がある。この
ため、回路図エディタ上で関連の強い配線群をまとめて
取り扱うため束配線として作成した情報が、フロアプラ
ンシステムに入力されるときには失われてしまう。従っ
て、フロアプランシステム上で配線を取り扱う際には、
展開後の配線の名称等からオペレータがその関連性を考
慮しなければならない。また、従来のフロアプランシス
テムは、束配線を会話的に入力する手段をもたないた
め、関連の強い配線群に同一の概略配線経路を指定する
場合、オペレータは各配線毎に経路を作成する操作を繰
り返さなければならない。更に、会話的に束配線を入力
する手段を備えていたとしても、ハードブロックの端子
は束端子ではなく個別の端子となっているため、直接束
配線を接続することができない。
【0011】本発明はかかる問題点に鑑みてなされたも
のであって、束配線の接続情報を直接入力し、束配線を
個別の配線に展開して端子との配線経路を作成すること
ができるLSIのフロアプランシステムを提供すること
を目的とする。
【0012】
【課題を解決するための手段】本発明に係るLSIのフ
ロアプランシステムは、機能ブロックの形状及び端子位
置を示す形状情報並びに束配線を含む配線の接続関係を
示す接続情報を入力しこれらの情報に基づいて前記束配
線を含む配線経路を暫定的に作成する暫定的配線経路作
成手段と、前記束配線を個別の配線に展開する束配線展
開手段と、前記束配線の展開により得た配線の端点と前
記機能ブロックの端子とを結ぶ配線経路を補完する配線
経路補完手段とを有することを特徴とする。
【0013】
【作用】本発明においては、暫定的配線経路作成手段に
より、束配線を含む配線経路を暫定的に作成する。この
場合に、束配線の端点は束端子に接続されるか、又は端
子群の近傍に未接続の状態で配置される。その後、束配
線展開手段が前記束配線を個別の配線に展開する。そし
て、この展開された配線の各端点と機能ブロックの端子
との間の配線経路を、配線経路補完手段により補完す
る。これにより、回路図エディタから出力される束配線
の接続情報を活かしつつ、束配線を展開した配線群の配
線経路を決定することができる。
【0014】なお、前記束配線展開手段に、前記機能ブ
ロックの端子に対応させて前記配線の端点を移動させる
配線端点移動処理手段を設けることにより、束配線が展
開されてなる配線の端点と機能ブロックの端子とを接続
する配線が斜め配線となることを回避できる。これによ
り、最短距離による配線ではないものの、配線の視認性
が向上するという効果を得ることができる。
【0015】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
【0016】図1は、本発明の第1の実施例に係るLS
Iのフロアプランシステムの概略を示すフローチャート
図である。
【0017】入力処理3は、従来と同様に、形状情報1
と接続情報2とを読み込む。但し、従来と異なり、接続
情報2には束配線形式の記述も含まれている。
【0018】配置処理4では、従来のフロアプランシス
テムと同様に、オペレータが会話的にブロックの配置を
決定する。
【0019】概略配線経路作成処理5では配線経路の作
成を会話的に行うが、従来の通常の配線に加えて、束配
線に関しても経路の作成を行う。
【0020】図2は、本実施例におけるフロアプラン画
面の例である。符号10〜13は機能ブロックであり、
特に符号12は束配線と接続をもつハードブロック、符
号13は束配線と接続をもつソフトブロックである。ま
た、ハードブロック12は、その内部のレイアウトが物
理的に確定している。従って、このブロック12では、
束配線と接続される端子も、個別の端子群14として存
在している。この端子群14に束配線16をそのまま接
続することはできないため、束配線16の端点は暫定的
に端子群14の近傍に未接続の状態で配置される。一
方、ソフトブロック13においては、束配線と接続され
る端子は仮想的に束端子15として設けられている。符
号16は作成された束配線の経路であり、このソフトブ
ロック13の束端子15に接続されている。
【0021】束配線展開処理6ではこのようにして配置
された束配線及び束端子の情報を展開する。図3は束配
線展開処理の詳細なフローチャート図である。
【0022】先ず、束配線情報展開処理17が行われ
る。図4は展開処理前及び処理後の配線を図形的に表し
たものである。図4(a)の符号21は展開処理前の束
配線であり、この束配線21には配線名としてbus
(0:7)が付けられている。この場合に、配線名bu
s(0:7)は名称busと添え字(0:7)とを連結
したものであり、添え字(0:7)はこの束配線が0か
ら7までの8本の配線の束であることを示している。束
配線情報展開処理17では、この束配線を図4(b)に
示すように8本の個別の配線からなる配線群22に展開
する。このとき、各配線の名称は展開前の束配線名の添
え字部分(0:7)を展開し、その各添え字を名称bu
sに連結することによって、bus0,bus1,bu
s2,…,bus7というように順に付けられる。
【0023】束端子情報展開処理18では、束配線の展
開と同様に、ソフトブロック上に存在する束端子も個別
の端子に展開する。そして、展開後の端子名の付与も、
束配線の場合と同様に行われる。
【0024】配線・端子対応付処理19では、束配線と
接続関係をもちながら、最初から個別の端子として存在
していたハードブロック上の端子群と、束配線が展開さ
れた配線群との対応付けを行う。ここで対応が付けられ
たものに関し、経路補完処理20で配線端点と端子との
間の経路を補完する。
【0025】図5は補完された配線経路の例である。例
えば、この例に示すように、束配線が展開された配線群
23の端点24と、各配線に対応する端子25との間
を、最短距離となるように配線26を補完する。
【0026】図6は経路補完処理20後の全体の経路を
示したものである。ブロック27〜30は夫々図2のブ
ロック10〜13に対応し、端子群31,32は夫々図
2の端子群14及び束端子15に対応し、配線群33は
図2の束配線16に対応している。図2において示した
束配線により形成され、且つ一部の端子には接続されて
いなかった不完全な配線経路が、経路補完処理後には、
図6に示すように、展開された個別の配線群33による
完全な配線経路となる。
【0027】束配線展開処理6が終了すると、出力処理
7が行われる。出力処理7では作成されたブロックの配
置・概略配線経路情報8と共に接続情報9も出力する。
この接続情報9では入力の接続情報2中に存在した束配
線の記述が、全て個別の配線に展開された記述になって
いる。
【0028】本実施例においては、束配線の記述を含む
接続情報を入力として、会話的に束配線の概略配線経路
を作成し、その後束配線を個別の配線に展開し、展開さ
れた個別の配線の集合としての概略配線経路を出力する
ことが可能となる。これにより、従来の配置配線ツール
へのインタフェースの整合をとることができる。
【0029】図7は本発明の第2の実施例に係るLSI
のフロアプランシステムの束配線展開処理を示すフロー
チャート図である。
【0030】本実施例は、第1の実施例の束配線展開処
理(図3参照)に対し、配線端点移動処理37が設けら
れている点が異なっている。即ち、束配線情報展開処理
34、束端子情報展開処理35、配線・端子対応付処理
36及び経路補完処理38は、図2に示す束配線情報展
開処理17、束端子情報展開処理18、配線・端子対応
付処理19及び経路補完処理20に対応し、同様の処理
を行なう。従って、本実施例の概略のフローチャート及
び束配線展開処理のその他の部分は、第1の実施例と基
本的に同一である。
【0031】図8は、配線端点移動処理37の内容を示
す図である。符号39は束配線が展開された配線群、符
号40はこれらの配線と接続をもつ端子群である。配線
bus0の配線端点移動処理前の端点はbの位置であ
る。この端点bと端子pin0とをそのまま最短距離で
結ぶと図中破線で示すように斜め配線を含む経路とな
る。配線端点移動処理37では、このような斜め配線を
回避するために、配線bus0の端点を図中aに示す位
置まで移動させる。このaの位置は、端子pin0とy
座標が等しい位置である。また、配線bus7について
は、その端点をcに示す位置からdに示す位置に移動さ
せる。このように各配線の端点を移動させることによ
り、経路補完処理38において補完される経路が斜め配
線となることを回避できる。
【0032】図9は、配線bus0〜bus7の全てに
ついて配線端点移動処理37を行ない、経路補完処理3
8を行なった後の状態を示す図である。配線群41の各
配線は相互に平行に配列されて、端子群42の各端子に
接続される。本実施例においては、第1の実施例(図
5)に比して、斜め配線の発生を防止したことにより、
最短の経路ではないものの、配線群41の視認性が高い
という効果を得ることができる。
【0033】
【発明の効果】以上説明したように本発明によれば、暫
定的配線経路作成手段により束配線を含む配線経路を作
成し、束配線展開手段により前記束配線を個別の配線に
展開し、配線経路補完手段により前記配線の端点と機能
ブロックの端子とを結ぶ配線経路を補完するから、レイ
アウト的にまとめて取り扱うことが好ましい配線群を束
配線の形式のままで入力することができて、前記配線群
を同一の配線経路に作成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るLSIのフロアプ
ランシステムの概略を示すフローチャート図である。
【図2】第1の実施例におけるフロアプラン画面の例で
ある。
【図3】第1の実施例における束配線展開処理の詳細な
フローチャート図である。
【図4】(a)は展開処理前の配線を図形的に表した
図、(b)は図4は展開処理後の配線を図形的に表した
図である。
【図5】第1の実施例において補完された配線経路の例
である。
【図6】第1の実施例における経路補完処理後の全体の
経路を示す図である。
【図7】本発明の第2の実施例に係るLSIのフロアプ
ランシステムの束配線展開処理を示すフローチャート図
である。
【図8】第2の実施例における配線端点移動処理の内容
を示す図である
【図9】第2の実施例において経路補完処理を行なった
後の状態を示す図である。
【図10】従来のフロアプランシステムの概略を示すフ
ローチャート図である。
【図11】回路図エディタ上でのイメージを示す図であ
る。
【図12】概略配線経路作成途中のフロアプラン画面の
イメージを示す図である。
【符号の説明】
10〜13,27〜30,108,109,119〜1
22,119〜122;機能ブロック 14,25,31,32,40,42,123,12
4;端子群 15,117,118;束端子 16,21,112;束配線 22,23,26,33,39,41,125;配線群 24;端点 110,111;配線 113〜116;端子

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 機能ブロックの形状及び端子位置を示す
    形状情報並びに束配線を含む配線の接続関係を示す接続
    情報を入力しこれらの情報に基づいて前記束配線を含む
    配線経路を暫定的に作成する暫定的配線経路作成手段
    と、前記束配線を個別の配線に展開する束配線展開手段
    と、前記束配線の展開により得た配線の端点と前記機能
    ブロックの端子とを結ぶ配線経路を補完する配線経路補
    完手段とを有することを特徴とするLSIのフロアプラ
    ンシステム。
  2. 【請求項2】 前記束配線展開手段は、前記機能ブロッ
    クの端子に対応させて前記配線の端点を移動させる配線
    端点移動処理手段を備えていることを特徴とする請求項
    1に記載のLSIのフロアプランシステム。
JP4262564A 1992-09-30 1992-09-30 レイアウト設計方法 Expired - Fee Related JP2921294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4262564A JP2921294B2 (ja) 1992-09-30 1992-09-30 レイアウト設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4262564A JP2921294B2 (ja) 1992-09-30 1992-09-30 レイアウト設計方法

Publications (2)

Publication Number Publication Date
JPH06120344A true JPH06120344A (ja) 1994-04-28
JP2921294B2 JP2921294B2 (ja) 1999-07-19

Family

ID=17377561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4262564A Expired - Fee Related JP2921294B2 (ja) 1992-09-30 1992-09-30 レイアウト設計方法

Country Status (1)

Country Link
JP (1) JP2921294B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116802A (ja) * 2007-11-09 2009-05-28 Nec Corp 配線検討用ネット作成方法、作成プログラム、記録媒体、及び作成装置
JP2011215874A (ja) * 2010-03-31 2011-10-27 Fujitsu Ltd 配線設計支援方法、配線設計支援プログラム、及び配線設計支援装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116802A (ja) * 2007-11-09 2009-05-28 Nec Corp 配線検討用ネット作成方法、作成プログラム、記録媒体、及び作成装置
JP2011215874A (ja) * 2010-03-31 2011-10-27 Fujitsu Ltd 配線設計支援方法、配線設計支援プログラム、及び配線設計支援装置

Also Published As

Publication number Publication date
JP2921294B2 (ja) 1999-07-19

Similar Documents

Publication Publication Date Title
US5046017A (en) Wiring design for semiconductor integrated circuit
JPH05136262A (ja) 集積回路構成およびその構成方法
EP0612023A2 (en) Net diagram routing method
JPH06120344A (ja) Lsiのフロアプランシステム
JP2005267302A (ja) 配線経路決定方法及びシステム
JP3307790B2 (ja) フロー図作成装置
JPH01232475A (ja) 平行線結線方法
JP2776402B2 (ja) 配線経路表示方法
JPH06266801A (ja) フロアプランを考慮した論理合成方法
JPS63137451A (ja) Cadシステム
JPH09330339A (ja) 自動記述分割装置
JP3071921B2 (ja) Lsi設計支援装置
JPH08221458A (ja) 束配線設計装置
JP3240170B2 (ja) Icパターン設計システム
JPH10340959A (ja) レイアウト方法
JP2946682B2 (ja) 集積回路設計装置
JPH06309414A (ja) 配線支援方法
JPH05102308A (ja) 半導体集積回路の自動レイアウト手法
JPH0645446A (ja) 配置配線方法
JPH02110672A (ja) 回路図レイアウト作成装置
JPH05216963A (ja) 配線方法
JPH09212538A (ja) 等長平衡配線用指示生成方法およびツール
JPH03245272A (ja) 論理回路作成方式
JPH08123831A (ja) 回路図データ編集方法
JPH01237771A (ja) 配線経路決定方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees