JPH06309414A - 配線支援方法 - Google Patents

配線支援方法

Info

Publication number
JPH06309414A
JPH06309414A JP5119056A JP11905693A JPH06309414A JP H06309414 A JPH06309414 A JP H06309414A JP 5119056 A JP5119056 A JP 5119056A JP 11905693 A JP11905693 A JP 11905693A JP H06309414 A JPH06309414 A JP H06309414A
Authority
JP
Japan
Prior art keywords
wiring
length
wiring pattern
point
waypoint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5119056A
Other languages
English (en)
Inventor
Masao Izumi
正夫 泉
Yoshihisa Hayakawa
佳寿 早川
Masayuki Aizawa
正幸 相沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5119056A priority Critical patent/JPH06309414A/ja
Publication of JPH06309414A publication Critical patent/JPH06309414A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 レイアウトエディタ等を用いてディスプレイ
上で配線パタンの設計を行う場合に、等線長配線や指定
線長配線の要求を満たす設計作業をより簡略化し、設計
期間の短縮と品質向上を図る。 【構成】 予め配線パタン9に許される最大配線長や最
小配線長等を入力しておくと、対象となるピンペア6、
7を指定した場合に、その設計条件の範囲内で配線パタ
ンを決定できる経由点設定可能領域8−1〜8−4がデ
ィスプレイ上に表示される。オペレータが、これらの領
域のいずれかに経由点を指定することにより、経由点を
通過する指定長の範囲内での配線パタンを自動的に決定
することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線や集積回
路において配線設計を行う場合に、設計者を支援するた
めの配線支援方法に関する。
【0002】
【従来の技術】プリント配線や集積回路には、極めて複
雑な配線パタンが形成されるものがある。このような配
線パタンを設計する場合に、従来からコンピュータによ
る配線支援システムが開発されている(特開平4−67
7号公報、特開平3−198162号公報)。上記文献
の発明は自動で配線処理を行う。しかし、自動処理後に
残された未結線ピンペアについては、人手配線が行われ
る。また、一定の範囲については最初から人手配線を行
うケースもある。このような場合には、グラフィックデ
ィスプレイ上に表示された回路要素や各種の配線パタン
を見ながら、目的とする配線パタンをレイアウトエディ
タ等を用いて入力していく。
【0003】図2に、一般の配線パタン決定方法説明図
を示す。例えば、この図に示すように、基板上に2個の
集積回路(IC)101及び102が配置されていると
する。このIC101のピン1とIC102のピン2の
間を接続するように配線パタン3を形成する場合を考え
る。この場合、オペレータは配線パタン3が経由すべき
経由点3A、3B、3C、3Dを指定し、これらを直線
で結んだ配線パタン3を表示させる。こうして、オペレ
ータが確認後、配線パタンが決定され、次の配線パタン
の処理に移る。
【0004】
【発明が解決しようとする課題】ところで、上記のよう
な配線パタンには、例えば予め信号の遅延や回路の動作
特性等を考慮して、一定の長さの範囲でパタンを形成す
ることが要求される場合がある。例えば、8ビットのク
ロック信号を伝送する8本の配線パタンは、ほぼ等しい
長さで配線されることが要求される。これを等線長配線
という。また、一定の特性を考慮し、特定のピンペア間
で指定長の配線の指示があるケースも存在する。オペレ
ータは、このような場合に、部品配置の完了後、回路図
や設計条件書等を参考にして、例えば電卓等を用いて配
線長を計算し、設計条件を満足しているかどうかを確認
しながら、図2に示したような配線パタンの経由点3A
〜3Dを選択していく。
【0005】しかしながら、上記のような方法では、配
線パタン長を設計条件の範囲内に収めるための計算や経
由点の選択作業が非常に煩雑になり、等線長配線や指定
線長配線の設計に要する期間が長期になるという問題が
あった。また、線長の計算過程で計算誤りを生じた場
合、その後、設計のやり直し等が要求され、見過ごせば
製品の特性が悪くなるといった問題もあった。本発明は
以上の点に着目してなされたもので、レイアウトエディ
タ等を用いてディスプレイ上で配線パタンの設計を行う
場合に、等線長配線や指定線長配線の要求を満たす設計
作業をより簡略化し、設計期間の短縮と品質向上を図る
ことを目的とするものである。
【0006】
【課題を解決するための手段】本発明の配線支援方法
は、基板上に任意に配置されたピンペアを、当該基板上
に設定された経由点を通過する配線パタンにより相互に
接続する場合に、前記配線パタンに許される最大配線長
以下で最小配線長以上の範囲で、当該配線パタンを決定
できる経由点が、前記基板上に設定できる領域を経由点
設定可能領域としたとき、前記基板上で相互に配線パタ
ンを介して接続されるべきピンペアの位置と、前記経由
点設定可能領域とをディスプレイに表示して、このディ
スプレイ上で前記経由点設定可能領域内の一点が指定さ
れたとき、その一点を経由点として、前記ピンペアの間
を接続する配線パタンを決定することを特徴とするもの
である。
【0007】
【作用】この方法では、予め配線パタンに許される最大
配線長や最小配線長等を入力しておくと、対象となるピ
ンペアを指定した場合に、その設計条件の範囲内で配線
パタンを決定できる経由点設定可能領域がディスプレイ
上に表示される。従って、オペレータが、これらの領域
のいずれかに経由点を指定することにより、経由点を通
過する指定長の範囲内での配線パタンを自動的に決定す
ることができる。
【0008】
【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図1は、本発明の方法を実施したディスプレイ
正面図を示す。本発明を実施した場合、この図に示すよ
うに、ディスプレイ10には基板5の上に配置された配
線対象となる集積回路(IC)101やIC102等が
表示される。この実施例では、IC101のピン6とI
C102のピン7の間を指定長で配線するための配線パ
タン9を決定する状態を示している。なお、これらのピ
ンペア6、7は、IC101、102の他のピンペア群
とグループを構成しており、これらのピンペア群はいず
れも、一定の範囲の長さで配線パタンを決定するよう、
いわゆる等線長配線が要求されているものとする。
【0009】このような場合に、本発明においては、デ
ィスプレイ10に対し、その条件を満足する経由点11
が存在する領域、即ち経由点設定可能領域8−1〜8−
4が表示される。このような経由点設定可能領域8−1
〜8−4の範囲では、いずれの点に経由点11を設定し
ても、要求される条件の範囲内で配線パタンを形成する
ことができる。
【0010】上記のような経由点設定可能領域8−1〜
8−4を表示制御するために、次のような構成が採用さ
れる。図3に、本発明の方法実施のためのハードウェア
ブロック図を示す。図において、ローカルエリアネット
ワーク21には、トランシーバ22を介して中央処理装
置(CPU)23が接続されている。このCPU23に
はバスライン24を介して磁気ディスク装置(DIS
K)25と、光ディスク装置(CDROM)26と、デ
ィスプレイ(CRT)27と、キーボード(KB)28
と、カートリッジテープ29が接続されている。
【0011】上記CPU23は本発明を実施するために
使用されるプロセッサから構成され、ローカルエリアネ
ットワーク21は設計後の配線データを転送し、他の処
理を実行するために設けられている。DISK(磁気デ
ィスク装置)25やCDROM(CDリードオンリメモ
リ)26は、いずれも設計条件や設計後のデータ等を格
納するための記憶装置である。CRT27は、図1に示
す回路部品やそのピンペアの位置及び配線パタン等を表
示するための表示装置である。KB28はオペレータが
装置を操作するために使用される。カートリッジテープ
29は、装置の処理に必要なデータ等を記憶する記憶装
置の一部である。
【0012】図4に、本発明の方法を実施する装置の機
能ブロック図を示す。図3に示した装置は、具体的には
このような機能ブロックにより構成される。まず、設計
のために必要なスケマティックキャプチャ31や設計条
件書32は、配線パタンの長さを指定する等線長情報フ
ァイル33等に格納される。また、この他の部品配置そ
の他のデータは、レイアウト設計データ34として記憶
装置に格納される。これらのデータを等線長配線の作成
部35が使用して、配線パタンの決定を行う。この等線
長配線の作成部35では、最小/最大配線長の作成部3
5Aにおいて、許される配線パタンの最大値と最小値が
求められる。また、経由点設定可能領域作成部35Bに
おいて、図1に示したような経由点設定可能領域の演算
処理が実行される。更に、指定長配線パタン作成部35
Cにおいて、経由点指定後の配線パタンが作成される。
レイアウトエディタ36は、このようなディスプレイを
用いた配線パタンの作成処理のサポートを行うソフトウ
ェアである。
【0013】図5に、最小/最大配線長情報説明図を示
す。この図に示すように、設計の段階で、各回路の接続
ピンペア毎に最大配線長と最小配線長とが指定される。
即ち、この最大配線長以下最小配線長以上の配線長で配
線パタンを決定すれば、回路で期待される特性が満足さ
れることを示している。なお、ネット名というのは回路
名をいう。
【0014】図6に、等線長情報説明図を示す。等線長
配線を要求される部分においては、例えばこの図に示す
ように、ネット名とグループ名と線長差とが表示指定さ
れる。ネット名は、各回路名を示し、グループ名はその
回路で等線長配線を要求されるピンペア群を総称した名
前である。線長差は、これらのピンペア群を接続する配
線パタンに許される線長の差で、最大配線長と最小配線
長の差に相当する。
【0015】図7に、本発明の方法による処理フローチ
ャートを示す。上記のような配線パタンの線長が指定さ
れている場合に、本発明はこの図に示すような手順で、
経由点設定可能領域の算出演算を行う。まず、ステップ
S1において、先に説明した等線長情報ファイルよりグ
ループ名、ネット名、線長差等を読み込む。次にステッ
プS2において、レイアウト設計データよりグループ毎
に接続ピンペア群の座標値を読み込み、最小/最大配線
長を求める。この演算は、次のようにして実行される。
次の(1)、(2)式は、最小配線長と最大配線長を求
めるための式である。 Lmini=Lm +α …(1) Lmax =Lm +Ls +α …(2)
【0016】即ち、最小配線長Lminiは、接続ピンペア
群の最大マンハッタン長Lm と配線余裕長αとを加算し
たものである。このマンハッタン長というのは、一対の
ピンペア間を直線的に結んだ距離ではなく、基準になる
X軸、Y軸に平行な折れ線でつないだ長さのうち最小の
ものをいう。実際の配線パタンはこのような形式で行わ
れるからである。最大配線長Lmax は、最小配線長L
miniに更に線長差Ls を加算したものである。本発明の
方法を実施する場合には、このように、予め接続対象と
なる全てのピンペア群について、それぞれ配線パタンの
最大配線長と最小配線長とを求めておく。その後、図7
のステップS3からステップS7等の等長配線処理に移
る。ステップS3は、等長配線処理が完了した場合に、
その処理を抜けるための判断ステップである。ステップ
S4において、まず等長配線するネット名の入力が行わ
れる。
【0017】図8に、このようなネット名の入力を行う
ためのウィンドウ正面図を示す。ウィンドウAには処理
対象となるネット名が予め表示される。この図におい
て、SD(63)〜SD(57)等の表示がネット名を
示す表示である。ウィンドウBには、このようなネット
名を選択した場合、そのネット名を入力するための枠が
設けられている。ここでネット名を選択すると、等長配
線を行うためのグループが指定され、各ピンペアに対す
る経由点設定可能領域の演算が実行される(ステップS
5)。
【0018】図9に、経由点設定可能領域説明図を示
す。この例では、例えば基板上の座標値が(xs,y
s)である始点と、(xe,ye)である終点との間
に、最大配線長Lmax 、最小配線長Lminiで配線パタン
を形成することができる経由点設定可能領域8−1〜8
−4を決定する。この場合、マンハッタン長Lは、
(3)式に示すようにして求められる。 L=|xe−xs|+|ye−ys| …(3)
【0019】ここで、例えば、始点から終点に向かう配
線パタンを経由点設定可能領域8−4を経由させて決定
する場合には、一旦始点から終点に向かう方向と逆方向
に配線パタンを形成し、再びその配線パタンを始点方向
に戻すことになる。従って、始点から経由点設定可能領
域8−4に至る距離の2倍がマンハッタン長Lに加算さ
れることになる。始点から経由点設定可能領域8−4ま
での最小距離をOmini、最大距離をOmax とすれば、こ
れらと最大配線長Lmax 、最小配線長Lmini及びマンハ
ッタン長Lとの関係は図に示すようになる。このような
条件のもとに、OminiやOmax が決定され、各経由点設
定可能領域8−1〜8−4の4頂点の座標が演算処理さ
れる。
【0020】図10に、このような経由点設定可能領域
演算フローチャートを示す。まず、図10のステップS
10において、先に説明したマンハッタン長の計算が行
われる。更に、ステップS11において、最大配線長及
び最小配線長を考慮した経由範囲の計算が行われる。こ
れによって、図9に示すような始点と終点を対角頂点と
した長方形からの経由点設定可能領域との最大距離O
max と最小距離Ominiが求められる。
【0021】図11に、経由範囲計算データ説明図を示
す。上記の計算により、この図に示すように、始点座標
は(xs,ys)、終点座標は(xe,ye)、最大配
線長はLmax 、最小配線長はLmini、経由領域の4頂点
の座標はそれぞれ(xmax 1,ymax 1)…(x
mini8,ymini8)と表される。図10のステップS1
2〜ステップS14は、始点と終点の各座標を比較し、
始点と終点を含む長方形から見てどちら側の経由点設定
可能領域についての頂点演算処理を行うかを決定する判
断である。これらに対応して、それぞれステップS1
5、S16、S17、S18の処理が実行され、各経由
点設定可能領域の頂点の座標が決定される。
【0022】図12に、経由点設定可能領域演算ステッ
プ説明図を示す。図12の(a)はステップS15によ
る処理、(b)はステップS16の処理、(c)はステ
ップS17の処理、(d)はステップS18の処理で、
これらの演算が終了後、ステップS19に移り、全ての
経由点設定可能領域の各頂点の演算処理が行われる。
【0023】再び図7に戻って、上記のような経由点設
定可能領域の演算処理が終了すると、ステップS6にお
いて、そのような経由点設定可能領域とラッツネストと
をディスプレイに表示する。この表示した状態が図1に
示す状態である。このように、例えば一対のピンペア
6、7の間を接続する配線パタン9についての経由点設
定可能領域8−1〜8−4が表示されると、これらの領
域内の任意の点に経由点11を指定し、これらによって
配線パタン9を決定する。このような作業を他のピンペ
アについても実行すれば、配線の自動的な設計が可能と
なる。
【0024】本発明は以上の実施例に限定されない。本
発明は等長配線に関わらず、一定の指定長配線について
広く採用することが可能である。また、上記のような本
発明の方法を実施するためのハードウェアは、上記のよ
うな例に限らず、各種の構成のコンピュータシステムを
使用することが可能である。
【0025】
【発明の効果】以上説明した本発明の配線支援方法によ
れば、基板上に任意に配置されたピンペアを基板上に設
定された経由点を通過する配線パタンにより相互に接続
する場合に、その配線パタンに許される最大配線長以下
最小配線長以上の範囲に配線パタンを決定できる経由点
設定可能領域をディスプレイに表示し、オペレータがデ
ィスプレイに表示されたピンペアを見ながら経由点を指
定し、配線パタンを決定することができるようにしたの
で、オペレータによる配線長の計算作業等を必要とせ
ず、計算ミス等を防止し、オペレータの負担を軽減する
ことができる。これによって、配線設計処理のスピード
アップと品質の向上、コストの削減等を図ることが可能
になる。
【図面の簡単な説明】
【図1】本発明の方法を実施したディスプレイ正面図で
ある。
【図2】一般の配線パタン決定方法説明図である。
【図3】本発明の方法の実施ためのハードウェアブロッ
ク図である。
【図4】本発明の方法を実施する装置の機能ブロック図
である。
【図5】最小/最大配線長情報説明図である。
【図6】等線長情報説明図である。
【図7】本発明の方法による処理フローチャートであ
る。
【図8】ネット名入力のためのウィンドウ正面図であ
る。
【図9】経由点設定可能領域説明図である。
【図10】経由点設定可能領域演算フローチャートであ
る。
【図11】経由範囲計算データ説明図である。
【図12】経由点設定可能領域演算ステップ説明図であ
る。
【符号の説明】
5 基板 6、7 ピンペア 8−1〜8−4 経由点設定可能領域 9 配線パタン 10 ディスプレイ 11 経由点

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板上に任意に配置されたピンペアを、
    当該基板上に設定された経由点を通過する配線パタンに
    より相互に接続する場合に、 前記配線パタンに許される最大配線長以下で最小配線長
    以上の範囲で、当該配線パタンを決定できる経由点が、
    前記基板上に設定できる領域を経由点設定可能領域とし
    たとき、 前記基板上で相互に配線パタンを介して接続されるべき
    ピンペアの位置と、前記経由点設定可能領域とをディス
    プレイに表示して、 このディスプレイ上で前記経由点設定可能領域内の一点
    が指定されたとき、 その一点を経由点として、前記ピンペアの間を接続する
    配線パタンを決定することを特徴とする配線支援方法。
JP5119056A 1993-04-22 1993-04-22 配線支援方法 Pending JPH06309414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5119056A JPH06309414A (ja) 1993-04-22 1993-04-22 配線支援方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5119056A JPH06309414A (ja) 1993-04-22 1993-04-22 配線支援方法

Publications (1)

Publication Number Publication Date
JPH06309414A true JPH06309414A (ja) 1994-11-04

Family

ID=14751818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5119056A Pending JPH06309414A (ja) 1993-04-22 1993-04-22 配線支援方法

Country Status (1)

Country Link
JP (1) JPH06309414A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6502228B1 (en) 1999-06-16 2002-12-31 Nec Toppan Circuit Solutions, Inc. Route determination support device, route determination support method and storage medium storing therein program for executing method thereof, and printed substrate wiring method
JP2011086267A (ja) * 2009-10-19 2011-04-28 Fujitsu Ltd 設計支援プログラム、設計支援装置、および設計支援方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6502228B1 (en) 1999-06-16 2002-12-31 Nec Toppan Circuit Solutions, Inc. Route determination support device, route determination support method and storage medium storing therein program for executing method thereof, and printed substrate wiring method
JP2011086267A (ja) * 2009-10-19 2011-04-28 Fujitsu Ltd 設計支援プログラム、設計支援装置、および設計支援方法

Similar Documents

Publication Publication Date Title
US6966045B2 (en) Method and computer program product for estimating wire loads
JP2800527B2 (ja) フロアプラン装置
US7546569B2 (en) Automatic trace determination method
US5406498A (en) Floor-planning system for predetermining a layout for a PCB or an LSI based on a block diagram
JPH06309414A (ja) 配線支援方法
JP2776402B2 (ja) 配線経路表示方法
JP3063415B2 (ja) 印刷配線板の計算機支援設計装置
JP2827271B2 (ja) プリント板cad装置
JPH06266801A (ja) フロアプランを考慮した論理合成方法
JP3422645B2 (ja) 回路素子配置装置
JPH0836596A (ja) 配線基板の配線方法及びその装置
JP2653013B2 (ja) 計算機利用設計システム
JP3112896B2 (ja) 半導体集積回路のフロアプランニング方法及び装置
JP2867522B2 (ja) 回路接続情報の表示装置
JP3076458B2 (ja) 部品配置位置決定装置
JPH118308A (ja) 遅延時間計算方法
JPS6362073A (ja) デイレイ観察装置
JP3249652B2 (ja) 曲面分割方法および装置
JPH07296027A (ja) プリント基板の自動束配線ルート決定方法
JP2866105B2 (ja) 図形処理装置におけるプリント基板のピン表示方法
JPH01220073A (ja) 設計支援方法及び設計支援装置
JP3179894B2 (ja) 配線経路自動設計装置
JP3271570B2 (ja) フロアプラン装置、フロアプラン方法、フロアプラン処理プログラムを記録した記録媒体
JPH02113370A (ja) 論理回路図作成方法
JPH04151853A (ja) 配線方法